JP2815170B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2815170B2 JP2815170B2 JP7786089A JP7786089A JP2815170B2 JP 2815170 B2 JP2815170 B2 JP 2815170B2 JP 7786089 A JP7786089 A JP 7786089A JP 7786089 A JP7786089 A JP 7786089A JP 2815170 B2 JP2815170 B2 JP 2815170B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- contact hole
- semiconductor region
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特にタング
ステンCVD法を利用したコンタクトホール（接続孔）の
埋込みプロセスに適用して有効な技術に関するものであ
る。
ステンCVD法を利用したコンタクトホール（接続孔）の
埋込みプロセスに適用して有効な技術に関するものであ
る。
従来より、半導体集積回路の配線材料には、電気抵抗
が低い、シリコン酸化膜（SiO2膜）との密着性が良い、
加工が容易である、などの理由からアルミニウム（Al）
が使用されている。
が低い、シリコン酸化膜（SiO2膜）との密着性が良い、
加工が容易である、などの理由からアルミニウム（Al）
が使用されている。
ところが、半導体集積回路の高密度化に伴って配線が
微細化されるに従い、シリコン基板と配線とを接続する
ためのコンタクトホールのアスペクト比（コンタクトホ
ールの深さ／径）が増大し、コンタクトホール内部での
Al膜のステップカバレージ低下に起因する断線などの不
良が深刻な問題となってきた。
微細化されるに従い、シリコン基板と配線とを接続する
ためのコンタクトホールのアスペクト比（コンタクトホ
ールの深さ／径）が増大し、コンタクトホール内部での
Al膜のステップカバレージ低下に起因する断線などの不
良が深刻な問題となってきた。
その対策の一つとして、高融点金属やポリシリコンな
どの導電膜をコンタクトホールに埋込み、この導電膜を
介してAl配線とシリコン基板とを接続する配線技術が考
えられている。その際、コンタクトホールに導電膜を埋
込む方法として特に注目されているのは、WF6＋H2やWF6
＋シランなどの反応ガスを用いてシリコン上にタングス
テン（Ｗ）膜を選択成長させる、選択Ｗ・CVD技術であ
る。この選択Ｗ・CVD技術については、例えば日本エス
・エス・ティ社発行、「ソリッド・ステイト・テクノロ
ジー（Solid State Technology）／日本版/1987年１
月」P45〜P53などに記載がある。
どの導電膜をコンタクトホールに埋込み、この導電膜を
介してAl配線とシリコン基板とを接続する配線技術が考
えられている。その際、コンタクトホールに導電膜を埋
込む方法として特に注目されているのは、WF6＋H2やWF6
＋シランなどの反応ガスを用いてシリコン上にタングス
テン（Ｗ）膜を選択成長させる、選択Ｗ・CVD技術であ
る。この選択Ｗ・CVD技術については、例えば日本エス
・エス・ティ社発行、「ソリッド・ステイト・テクノロ
ジー（Solid State Technology）／日本版/1987年１
月」P45〜P53などに記載がある。
しかしながら、選択Ｗ・CVD技術を量産プロセスに適
用するためには、解決しなければならない、いくつかの
問題点がある。
用するためには、解決しなければならない、いくつかの
問題点がある。
前記文献には、WF6＋H2反応ガスを用いた選択Ｗ・CVD
技術の問題点として、シリコン基板と酸化膜との界面に
発生するエンクローチメント現象や、シリコン基板とＷ
膜との界面で観測されるＷ粒子のトンネル現象（ワーム
・ホールとも呼ばれる）などの侵蝕現象が指摘されてい
る。
技術の問題点として、シリコン基板と酸化膜との界面に
発生するエンクローチメント現象や、シリコン基板とＷ
膜との界面で観測されるＷ粒子のトンネル現象（ワーム
・ホールとも呼ばれる）などの侵蝕現象が指摘されてい
る。
この侵蝕現象が、例えばMOS・FETのソース・ドレイン
領域などの浅いpn接合の上で発生すると、接合リーク電
流が発生し、MOS・FETの電気特性が劣化する原因とな
る。
領域などの浅いpn接合の上で発生すると、接合リーク電
流が発生し、MOS・FETの電気特性が劣化する原因とな
る。
WF6＋H2反応ガスを用いた場合、反応の初期にはWF6の
シリコン還元反応が支配的となり、この反応が飽和し始
めると、今度は水素還元反応が支配的になるとされてい
る。前記侵蝕現象は、このシリコン還元反応時にWF6と
シリコンとが直接反応し、シリコンが消費されることに
よって引き起こされるものと考えられている。また、水
素還元反応時に発生するF2やHFなどの副生成物も侵食現
象の原因になると考えられている。
シリコン還元反応が支配的となり、この反応が飽和し始
めると、今度は水素還元反応が支配的になるとされてい
る。前記侵蝕現象は、このシリコン還元反応時にWF6と
シリコンとが直接反応し、シリコンが消費されることに
よって引き起こされるものと考えられている。また、水
素還元反応時に発生するF2やHFなどの副生成物も侵食現
象の原因になると考えられている。
この侵蝕現象の発生を防ぐ対策として、シリコン還元
反応の初期におけるWF6の分圧を下げることや、H2の導
入時期を早めることなどが提案されている（前掲文献、
P47〜P48）が、他の条件からの制約もあるため、充分な
効果が得られていないのが現状である。
反応の初期におけるWF6の分圧を下げることや、H2の導
入時期を早めることなどが提案されている（前掲文献、
P47〜P48）が、他の条件からの制約もあるため、充分な
効果が得られていないのが現状である。
一方、WF6＋H2反応ガスに変わる反応ガスとして、WF6
＋シラン（SiH4,Si2H6,Si3H8など）系ガスが注目されて
いる。この反応ガスを用いた場合には、シラン還元反応
が支配的となるため、上記した侵蝕現象の発生が少ない
ことが知られている。また、この反応ガスは、WF6＋H2
反応ガスに比べて反応性に富み、Ｗ膜の成長速度が大き
いという利点がある。しかも、WF6＋H2反応ガスを用い
た場合よりも安定した膜質のＷ膜が得られるという利点
もある。
＋シラン（SiH4,Si2H6,Si3H8など）系ガスが注目されて
いる。この反応ガスを用いた場合には、シラン還元反応
が支配的となるため、上記した侵蝕現象の発生が少ない
ことが知られている。また、この反応ガスは、WF6＋H2
反応ガスに比べて反応性に富み、Ｗ膜の成長速度が大き
いという利点がある。しかも、WF6＋H2反応ガスを用い
た場合よりも安定した膜質のＷ膜が得られるという利点
もある。
ところが、侵蝕現象の発生が少ないということは、反
面、シリコン基板とＷ膜との接着性が乏しいことを意味
するため、この反応ガスを用いた場合には、WF6＋H2反
応ガスを用いた場合に比べてシリコン基板とＷ膜とのコ
ンタクト抵抗が増大してしまうという問題がある。
面、シリコン基板とＷ膜との接着性が乏しいことを意味
するため、この反応ガスを用いた場合には、WF6＋H2反
応ガスを用いた場合に比べてシリコン基板とＷ膜とのコ
ンタクト抵抗が増大してしまうという問題がある。
本発明の目的は、コンタクトホールにCVD法でＷ膜を
埋込む際に発生するシリコン基板の侵蝕現象を有効に防
止することのできる技術を提供することにある。
埋込む際に発生するシリコン基板の侵蝕現象を有効に防
止することのできる技術を提供することにある。
また、本発明の他の目的は、上記目的を達成するとと
もに、シリコン基板とＷ膜とのコンタクト抵抗の増大を
有効に防止することのできる技術を提供することにあ
る。
もに、シリコン基板とＷ膜とのコンタクト抵抗の増大を
有効に防止することのできる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、次のとおりである。
概要を簡単に説明すれば、次のとおりである。
すなわち、請求項１記載の半導体装置の製造方法は、
シリコン基板上の絶縁膜の一部にコンタクトホールを開
孔し、前記コンタクトホールの底部に露出したシリコン
半導体領域上にＷ膜を成長させることによって、前記コ
ンタクトホールの埋込みを行うにあたり、あらかじめ前
記コンタクトホールの底部に露出した前記シリコン半導
体領域上にシリコン膜を被着した後、まず、WF6＋H2反
応ガスを用いて前記シリコン膜上に第１のＷ膜を成長さ
せ、次いで、WF6＋シラン系反応ガスを用いて前記第１
のＷ膜上に第２のＷ膜を成長させるものである。
シリコン基板上の絶縁膜の一部にコンタクトホールを開
孔し、前記コンタクトホールの底部に露出したシリコン
半導体領域上にＷ膜を成長させることによって、前記コ
ンタクトホールの埋込みを行うにあたり、あらかじめ前
記コンタクトホールの底部に露出した前記シリコン半導
体領域上にシリコン膜を被着した後、まず、WF6＋H2反
応ガスを用いて前記シリコン膜上に第１のＷ膜を成長さ
せ、次いで、WF6＋シラン系反応ガスを用いて前記第１
のＷ膜上に第２のＷ膜を成長させるものである。
また、請求項２記載の半導体装置の製造方法は、シリ
コン基板上の絶縁膜の一部にコンタクトホールを開孔
し、前記コンタクトホールの底部に露出したシリコン半
導体領域上にＷ膜を成長させることによって、前記コン
タクトホールの埋込みを行うにあたり、あらかじめ前記
コンタクトホールの底部に露出した前記シリコン半導体
領域上にシリコン膜を被着した後、まず、WF6ガスとシ
リコンとの置換反応を利用して前記シリコン膜上に第１
のＷ膜を成長させ、次いで、WF6＋シラン系反応ガスを
用いて前記第１のＷ膜上に第２のＷ膜を成長させるもの
である。
コン基板上の絶縁膜の一部にコンタクトホールを開孔
し、前記コンタクトホールの底部に露出したシリコン半
導体領域上にＷ膜を成長させることによって、前記コン
タクトホールの埋込みを行うにあたり、あらかじめ前記
コンタクトホールの底部に露出した前記シリコン半導体
領域上にシリコン膜を被着した後、まず、WF6ガスとシ
リコンとの置換反応を利用して前記シリコン膜上に第１
のＷ膜を成長させ、次いで、WF6＋シラン系反応ガスを
用いて前記第１のＷ膜上に第２のＷ膜を成長させるもの
である。
上記した手段によれば、あらかじめコンタクトホール
の底部に露出したシリコン半導体領域上にシリコン膜を
被着した後、このシリコン膜の上にＷ膜を成長させるの
で、Ｗ膜の成長に用いる反応ガス中のWF6とシリコン半
導体領域とが直接反応することがなく、これにより、シ
リコン半導体領域に侵蝕が発生するのを有効に防止する
ことができる。
の底部に露出したシリコン半導体領域上にシリコン膜を
被着した後、このシリコン膜の上にＷ膜を成長させるの
で、Ｗ膜の成長に用いる反応ガス中のWF6とシリコン半
導体領域とが直接反応することがなく、これにより、シ
リコン半導体領域に侵蝕が発生するのを有効に防止する
ことができる。
また、シリコン半導体領域上に被着したシリコン膜の
上にＷ膜を成長させる際、最初にシリコン還元反応が生
じるので、シリコン膜に侵蝕が発生し、シリコン膜とＷ
膜との接着性が強固になる結果、シリコン半導体領域と
Ｗ膜とのコンタクト抵抗が低減する。
上にＷ膜を成長させる際、最初にシリコン還元反応が生
じるので、シリコン膜に侵蝕が発生し、シリコン膜とＷ
膜との接着性が強固になる結果、シリコン半導体領域と
Ｗ膜とのコンタクト抵抗が低減する。
さらにその後、反応ガスをWF6＋シラン系反応ガスに
切り換えることにより、WF6＋H2反応ガスを用いたとき
よりもＷ膜の成長速度が大きくなるので、コンタクトホ
ールの埋込みに要する時間を短縮することができる。ま
た、より安定な膜質のＷ膜を得ることができる。
切り換えることにより、WF6＋H2反応ガスを用いたとき
よりもＷ膜の成長速度が大きくなるので、コンタクトホ
ールの埋込みに要する時間を短縮することができる。ま
た、より安定な膜質のＷ膜を得ることができる。
本実施例は、MOS・FETで構成される半導体集積回路の
製造方法に適用されたものであり、第１図（ａ）は、こ
の半導体集積回路の製造工程の中途段階にある半導体基
板を示している。
製造方法に適用されたものであり、第１図（ａ）は、こ
の半導体集積回路の製造工程の中途段階にある半導体基
板を示している。
図において、p-形シリコン単結晶からなる基板１の主
面には、例えばSiO2からなるフィールド絶縁膜２および
ゲート絶縁膜３が形成されている。フィールド絶縁膜２
の下には、例えばホウ素をイオン注入したｐ形のチャネ
ルストッパ領域４が形成されている。
面には、例えばSiO2からなるフィールド絶縁膜２および
ゲート絶縁膜３が形成されている。フィールド絶縁膜２
の下には、例えばホウ素をイオン注入したｐ形のチャネ
ルストッパ領域４が形成されている。
ゲート絶縁膜３の上には、ｎチャネルMOS・FET（Q1,Q
2）のゲート電極５が形成されている。このゲート電極
５は、下層から順次ポリシリコン膜5a、WSi2（または、
MoSi2,TaSi2,TiSi2）などのシリサイド膜5bを積層した
ポリサイド構造となっている。ポリシリコン5a膜は、リ
ン（Ｐ）またはヒ素（As）などのｎ形不純物をドープし
てその抵抗値を低減してある。
2）のゲート電極５が形成されている。このゲート電極
５は、下層から順次ポリシリコン膜5a、WSi2（または、
MoSi2,TaSi2,TiSi2）などのシリサイド膜5bを積層した
ポリサイド構造となっている。ポリシリコン5a膜は、リ
ン（Ｐ）またはヒ素（As）などのｎ形不純物をドープし
てその抵抗値を低減してある。
ゲート電極５の側壁には、例えばSiO2からなるサイド
ウォール・スペーサ６が形成されている。ゲート電極５
の上には、同じくSiO2からなる絶縁膜７が形成されてい
る。
ウォール・スペーサ６が形成されている。ゲート電極５
の上には、同じくSiO2からなる絶縁膜７が形成されてい
る。
ゲート電極５の両側の基板１には、一対のｎチャネル
MOS・FET（Q1,Q2）のソース、ドレインを構成する低濃
度のn-形半導体領域８および高濃度のn+形半導体領域９
とが形成されている。すなわち、ソース、ドレインは、
いわゆるLDD（lightly doped drain）構造となってい
る。
MOS・FET（Q1,Q2）のソース、ドレインを構成する低濃
度のn-形半導体領域８および高濃度のn+形半導体領域９
とが形成されている。すなわち、ソース、ドレインは、
いわゆるLDD（lightly doped drain）構造となってい
る。
上記n-形半導体領域８は、ゲート電極５をマスクに用
いて基板１の表面にリンなどをイオン注入して形成され
ている。また、n+形半導体領域９は、ゲート電極５およ
びその側壁のサイドウォール・スペーサ６をマスクに用
いて基板１の表面にヒ素などをイオン注入して形成され
ている。
いて基板１の表面にリンなどをイオン注入して形成され
ている。また、n+形半導体領域９は、ゲート電極５およ
びその側壁のサイドウォール・スペーサ６をマスクに用
いて基板１の表面にヒ素などをイオン注入して形成され
ている。
上記ゲート電極５および半導体領域８、９で構成され
るMOS・FET（Q1,Q2）の上層には、基板１の表面を覆う
ように、例えばSiO2からなる絶縁膜10が形成されてい
る。この絶縁膜10の上には、例えばBPSG（boro phospho
silicate glass）からなる層間絶縁膜11が形成され、
これによって、基板１の表面の段差が低減されている。
るMOS・FET（Q1,Q2）の上層には、基板１の表面を覆う
ように、例えばSiO2からなる絶縁膜10が形成されてい
る。この絶縁膜10の上には、例えばBPSG（boro phospho
silicate glass）からなる層間絶縁膜11が形成され、
これによって、基板１の表面の段差が低減されている。
そこでまず、第１図（ｂ）に示すように、ホトレジス
ト（図示せず）をマスクに用いて、層間絶縁膜11、絶縁
膜10およびゲート絶縁膜３の各一部をエッチングするこ
とによって、配線（後述）を接続すべきn+形半導体領域
９に達するコンタクトホール12を開孔する。
ト（図示せず）をマスクに用いて、層間絶縁膜11、絶縁
膜10およびゲート絶縁膜３の各一部をエッチングするこ
とによって、配線（後述）を接続すべきn+形半導体領域
９に達するコンタクトホール12を開孔する。
次に、第１図（ｃ）に示すように、コンタクトホール
12の底部に露出したn+形半導体領域９の上に、例えばCV
D法を用いてシリコン膜13を選択成長させる。シリコン
膜13は、このシリコン膜13の上にＷ膜（後述）を選択成
長させる際、反応ガス中のWF6との還元反応によって消
費されるのに必要、かつ、十分な量となるよう、その膜
厚を制御する必要がある。すなわち、シリコン膜13の膜
厚が薄すぎると、シリコン膜13に発生した侵蝕現象が、
その下層のn+形半導体領域９にまで及んでしまう虞れが
ある。他方、シリコン膜13の膜厚が厚すぎると、n+形半
導体領域９とＷ膜とのコンタクト抵抗が大きくなってし
まう。
12の底部に露出したn+形半導体領域９の上に、例えばCV
D法を用いてシリコン膜13を選択成長させる。シリコン
膜13は、このシリコン膜13の上にＷ膜（後述）を選択成
長させる際、反応ガス中のWF6との還元反応によって消
費されるのに必要、かつ、十分な量となるよう、その膜
厚を制御する必要がある。すなわち、シリコン膜13の膜
厚が薄すぎると、シリコン膜13に発生した侵蝕現象が、
その下層のn+形半導体領域９にまで及んでしまう虞れが
ある。他方、シリコン膜13の膜厚が厚すぎると、n+形半
導体領域９とＷ膜とのコンタクト抵抗が大きくなってし
まう。
次に、第１図（ｄ）に示すように、WF6＋H2反応ガス
を用いた選択Ｗ・CVD法によって、上記シリコン膜13の
上にＷ膜14aを選択成長させる。反応ガスとして、上記W
F6＋H2反応ガスを用いることにより、反応初期のシリコ
ン還元反応でシリコン膜13に侵蝕現象が発生し、シリコ
ン膜13とＷ膜14aとの接着性が強固となるため、n+形半
導体領域９とＷ膜14aとのコンタクト抵抗を低減させる
ことができる。また、上記シリコン膜13の上にＷ膜14a
を選択成長させる際、反応ガスとしてWF6ガスを用い、
このWF6とシリコンとの置換反応を利用してシリコン膜1
3の上にＷ膜14aを選択成長させることもできる。この場
合においても、シリコン還元反応でシリコン膜13に侵蝕
現象が発生し、シリコン膜13とＷ膜14aとの接着性が強
固となるため、n+形半導体領域９とＷ膜14aとのコンタ
クト抵抗を低減させることができる。
を用いた選択Ｗ・CVD法によって、上記シリコン膜13の
上にＷ膜14aを選択成長させる。反応ガスとして、上記W
F6＋H2反応ガスを用いることにより、反応初期のシリコ
ン還元反応でシリコン膜13に侵蝕現象が発生し、シリコ
ン膜13とＷ膜14aとの接着性が強固となるため、n+形半
導体領域９とＷ膜14aとのコンタクト抵抗を低減させる
ことができる。また、上記シリコン膜13の上にＷ膜14a
を選択成長させる際、反応ガスとしてWF6ガスを用い、
このWF6とシリコンとの置換反応を利用してシリコン膜1
3の上にＷ膜14aを選択成長させることもできる。この場
合においても、シリコン還元反応でシリコン膜13に侵蝕
現象が発生し、シリコン膜13とＷ膜14aとの接着性が強
固となるため、n+形半導体領域９とＷ膜14aとのコンタ
クト抵抗を低減させることができる。
次に、本実施例では、第１図（ｅ）に示すように、Ｗ
膜14aがある程度成長した段階で、反応ガスをWF6＋シラ
ン系ガス（例えば、WF6＋SiH4）に切り換えることによ
り、上記Ｗ膜14aの上に新たなＷ膜14bを成長させる。す
なわち、WF6＋シラン系ガスの方が膜の成長速度が大き
いので、WF6＋H2反応ガスのみでコンタクトホール12を
埋込む場合よりも、埋込みプロセスのスループットを向
上させることができる。また、WF6＋シラン系ガスで成
長させたＷ膜14bは、WF6＋H2反応ガスで成長させたＷ膜
14aよりも膜質が安定しているため、埋込みプロセスの
信頼性を向上させることができる。
膜14aがある程度成長した段階で、反応ガスをWF6＋シラ
ン系ガス（例えば、WF6＋SiH4）に切り換えることによ
り、上記Ｗ膜14aの上に新たなＷ膜14bを成長させる。す
なわち、WF6＋シラン系ガスの方が膜の成長速度が大き
いので、WF6＋H2反応ガスのみでコンタクトホール12を
埋込む場合よりも、埋込みプロセスのスループットを向
上させることができる。また、WF6＋シラン系ガスで成
長させたＷ膜14bは、WF6＋H2反応ガスで成長させたＷ膜
14aよりも膜質が安定しているため、埋込みプロセスの
信頼性を向上させることができる。
このようにして、Ｗ膜14aおよびＷ膜14bでコンタクト
ホール12を埋込んだ後、第１図（ｆ）に示すように、層
間絶縁膜11の上にAl配線15をパターン形成することによ
り、Al配線15とn+形半導体領域９との電気的接続が完了
する。
ホール12を埋込んだ後、第１図（ｆ）に示すように、層
間絶縁膜11の上にAl配線15をパターン形成することによ
り、Al配線15とn+形半導体領域９との電気的接続が完了
する。
以上の工程からなる本実施例によれば、次のような効
果を得ることができる。
果を得ることができる。
（１）．コンタクトホール12の底部に露出したn+形半導
体領域９の上にあらかじめシリコン膜13を選択成長さ
せ、このシリコン膜13の上にＷ膜14aを選択成長させる
ようにしたので、Ｗ膜14aによるn+形半導体領域９の侵
蝕を防止することができる。これにより、Ｗ膜14aの侵
蝕に起因する接合リーク電流の発生を有効に防止するこ
とができるので、特性の良好なMOS・FET（Q1,Q2）が得
られる。
体領域９の上にあらかじめシリコン膜13を選択成長さ
せ、このシリコン膜13の上にＷ膜14aを選択成長させる
ようにしたので、Ｗ膜14aによるn+形半導体領域９の侵
蝕を防止することができる。これにより、Ｗ膜14aの侵
蝕に起因する接合リーク電流の発生を有効に防止するこ
とができるので、特性の良好なMOS・FET（Q1,Q2）が得
られる。
（２）.WF6ガスや、WF6＋H2反応ガスを用いてシリコン
膜13の上にＷ膜14aを選択成長させることにより、シリ
コン還元反応によってシリコン膜13に侵蝕現象が発生
し、シリコン膜13とＷ膜14aとの接着性が強固となるた
め、n+形半導体領域９とＷ膜14aとのコンタクト抵抗を
低減させることができる。
膜13の上にＷ膜14aを選択成長させることにより、シリ
コン還元反応によってシリコン膜13に侵蝕現象が発生
し、シリコン膜13とＷ膜14aとの接着性が強固となるた
め、n+形半導体領域９とＷ膜14aとのコンタクト抵抗を
低減させることができる。
（３）.W膜14aがある程度成長した段階で、反応ガスをW
F6＋SiH4系ガスに切り換えることにより、膜の成長速度
が大きくなるため、コンタクトホール12の埋込みプロセ
スのスループットが向上する。また、Ｗ膜14aよりも膜
質の安定したＷ膜14bが得られるため、Ｗ膜14aのみでコ
ンタクトホール12を埋込む場合に比べて、Al配線15とn+
形半導体領域９との接続信頼性が向上する。
F6＋SiH4系ガスに切り換えることにより、膜の成長速度
が大きくなるため、コンタクトホール12の埋込みプロセ
スのスループットが向上する。また、Ｗ膜14aよりも膜
質の安定したＷ膜14bが得られるため、Ｗ膜14aのみでコ
ンタクトホール12を埋込む場合に比べて、Al配線15とn+
形半導体領域９との接続信頼性が向上する。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
前記実施例では、MOS・FETで構成される半導体集積回
路の製造方法に適用した場合について説明したが、選択
Ｗ・CVD法を利用したコンタクトホールの埋込みプロセ
スを伴うすべての半導体集積回路の製造方法に適用する
ことができる。
路の製造方法に適用した場合について説明したが、選択
Ｗ・CVD法を利用したコンタクトホールの埋込みプロセ
スを伴うすべての半導体集積回路の製造方法に適用する
ことができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
（１）．シリコン基板上の絶縁膜の一部にコンタクトホ
ールを開孔した後、このコンタクトホールの底部に露出
したシリコン基板上にＷ膜を選択成長させる際、コンタ
クトホールの底部に露出したシリコン基板上にあらかじ
めシリコン膜を被着した後、このシリコン膜上にＷ膜を
選択成長させるようにしたので、Ｗ膜によるシリコン基
板の侵蝕を有効に防止することができる。これにより、
選択Ｗ・CVD法を利用したコンタクトホールの埋込みプ
ロセスに伴う接合リーク電流の発生を有効に防止するこ
とができるので、信頼性の高い半導体装置を製造するこ
とができる。
ールを開孔した後、このコンタクトホールの底部に露出
したシリコン基板上にＷ膜を選択成長させる際、コンタ
クトホールの底部に露出したシリコン基板上にあらかじ
めシリコン膜を被着した後、このシリコン膜上にＷ膜を
選択成長させるようにしたので、Ｗ膜によるシリコン基
板の侵蝕を有効に防止することができる。これにより、
選択Ｗ・CVD法を利用したコンタクトホールの埋込みプ
ロセスに伴う接合リーク電流の発生を有効に防止するこ
とができるので、信頼性の高い半導体装置を製造するこ
とができる。
（２）．また、上記したシリコン膜上にＷ膜を選択成長
させる際、まず、WF6＋H2反応ガス、あるいはWF6ガスを
用いてシリコン膜上にＷ膜を選択成長させ、次いで、WF
6＋SiH4系反応ガスを用いてＷ膜を選択成長させること
により、コンタクトホールに埋込まれたＷ膜とその下層
の基板とコンタクト抵抗を低減することができ、かつ、
コンタクトホールの埋込みプロセスのスループットを向
上させることができる。
させる際、まず、WF6＋H2反応ガス、あるいはWF6ガスを
用いてシリコン膜上にＷ膜を選択成長させ、次いで、WF
6＋SiH4系反応ガスを用いてＷ膜を選択成長させること
により、コンタクトホールに埋込まれたＷ膜とその下層
の基板とコンタクト抵抗を低減することができ、かつ、
コンタクトホールの埋込みプロセスのスループットを向
上させることができる。
第１図（ａ）〜（ｆ）は、本発明の一実施例である半導
体装置の製造方法を示す半導体基板の要部断面図であ
る。 １……シリコン基板、２……フィールド絶縁膜、３……
ゲート絶縁膜、４……チャネルストッパー領域、５……
ゲート電極、5a……ポリシリコン膜、5b……シリサイド
膜、６……サイドウォール・スペーサ、7,10……絶縁
膜、８……n-形半導体領域、９……n+形半導体領域、11
……層間絶縁膜、12……コンタクトホール、13……シリ
コン膜、14a,14b……Ｗ膜、15……Al配線、Q1,Q2……ｎ
チャネルMOS・FET。
体装置の製造方法を示す半導体基板の要部断面図であ
る。 １……シリコン基板、２……フィールド絶縁膜、３……
ゲート絶縁膜、４……チャネルストッパー領域、５……
ゲート電極、5a……ポリシリコン膜、5b……シリサイド
膜、６……サイドウォール・スペーサ、7,10……絶縁
膜、８……n-形半導体領域、９……n+形半導体領域、11
……層間絶縁膜、12……コンタクトホール、13……シリ
コン膜、14a,14b……Ｗ膜、15……Al配線、Q1,Q2……ｎ
チャネルMOS・FET。
Claims (2)
- 【請求項１】シリコン基板上の絶縁膜の一部にコンタク
トホールを開孔し、前記コンタクトホールの底部に露出
したシリコン半導体領域上にタングステン膜を成長させ
ることによって、前記コンタクトホールの埋込みを行う
工程を含む半導体装置の製造方法であって、あらかじめ
前記コンタクトホールの底部に露出した前記シリコン半
導体領域上にシリコン膜を被着した後、まず、WF6＋H2
反応ガスを用いて前記シリコン膜上に第１のタングステ
ン膜を成長させ、次いで、WF6＋シラン系反応ガスを用
いて前記第１のタングステン膜上に第２のタングステン
膜を成長させることを特徴とする半導体装置の製造方
法。 - 【請求項２】シリコン基板上の絶縁膜の一部にコンタク
トホールを開孔し、前記コンタクトホールの底部に露出
したシリコン半導体領域上にタングステン膜を成長させ
ることによって、前記コンタクトホールの埋込みを行う
工程を含む半導体装置の製造方法であって、あらかじめ
前記コンタクトホールの底部に露出した前記シリコン半
導体領域上にシリコン膜を被着した後、まず、WF6ガス
とシリコンとの置換反応を利用して前記シリコン膜上に
第１のタングステン膜を成長させ、次いで、WF6＋シラ
ン系反応ガスを用いて前記第１のタングステン膜上に第
２のタングステン膜を成長させることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7786089A JP2815170B2 (ja) | 1989-03-29 | 1989-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7786089A JP2815170B2 (ja) | 1989-03-29 | 1989-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02256239A JPH02256239A (ja) | 1990-10-17 |
| JP2815170B2 true JP2815170B2 (ja) | 1998-10-27 |
Family
ID=13645815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7786089A Expired - Fee Related JP2815170B2 (ja) | 1989-03-29 | 1989-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815170B2 (ja) |
-
1989
- 1989-03-29 JP JP7786089A patent/JP2815170B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02256239A (ja) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770571B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| US5656861A (en) | Self-aligning contact and interconnect structure | |
| JPH04211134A (ja) | 集積回路及びその製造方法 | |
| JP2000114262A (ja) | 半導体装置及びその製造方法 | |
| JPH0834310B2 (ja) | 半導体装置の製造方法 | |
| JPH07263680A (ja) | 半導体装置の製造方法 | |
| JP2522879B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0582661A (ja) | 自己整合型コンタクト構成体及びその製造方法 | |
| US6351016B1 (en) | Technology for high performance buried contact and tungsten polycide gate integration | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| US6288430B1 (en) | Semiconductor device having silicide layer with siliconrich region and method for making the same | |
| US5164801A (en) | A p channel mis type semiconductor device | |
| US6699758B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| JPH0562456B2 (ja) | ||
| US6080647A (en) | Process to form a trench-free buried contact | |
| KR100671563B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택 형성 방법 | |
| JP2815170B2 (ja) | 半導体装置の製造方法 | |
| JP3263941B2 (ja) | 半導体装置の製造方法 | |
| JP2713940B2 (ja) | 半導体装置 | |
| JPH08306917A (ja) | 半導体装置及びその製造方法 | |
| JPH04186733A (ja) | 半導体装置及びその製造方法 | |
| KR20060072827A (ko) | 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법 | |
| JPH09321294A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |