JPH02284424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02284424A JPH02284424A JP10623389A JP10623389A JPH02284424A JP H02284424 A JPH02284424 A JP H02284424A JP 10623389 A JP10623389 A JP 10623389A JP 10623389 A JP10623389 A JP 10623389A JP H02284424 A JPH02284424 A JP H02284424A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- diffusion layer
- polycrystalline silicon
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 100
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に電極配線
を有する半導体装置の製造方法に関する。
を有する半導体装置の製造方法に関する。
従来、半導体基板に設けた拡散層と金属配線間の電気的
接続は、特にコンタクト用開口部の直径が１μｍ以下の
微細な場合に於いては、拡散層上の層間絶縁膜に垂直に
設けた開口部を含んで層間絶縁股上に厚く多結晶シリコ
ン層を堆積して前記開口部内を多結晶シリコン層で埋め
た後、”多結晶シリコン層全面に前記拡散層と同一電導
型の不純物を拡散せしめ、熱処理を施すことにより、前
記不純物を前記開口部内の多結晶シリコン層を通過させ
て前記拡散層に至るまで拡散させた後、異方性エツチン
グにより全面エツチングを行ない、平坦部の前記多結晶
シリコン層を除去した後、金属配線を施すことにより拡
散層と、金属配線との電気的接続を行なっていた。
接続は、特にコンタクト用開口部の直径が１μｍ以下の
微細な場合に於いては、拡散層上の層間絶縁膜に垂直に
設けた開口部を含んで層間絶縁股上に厚く多結晶シリコ
ン層を堆積して前記開口部内を多結晶シリコン層で埋め
た後、”多結晶シリコン層全面に前記拡散層と同一電導
型の不純物を拡散せしめ、熱処理を施すことにより、前
記不純物を前記開口部内の多結晶シリコン層を通過させ
て前記拡散層に至るまで拡散させた後、異方性エツチン
グにより全面エツチングを行ない、平坦部の前記多結晶
シリコン層を除去した後、金属配線を施すことにより拡
散層と、金属配線との電気的接続を行なっていた。
第３図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
第３図（ａ）に示ずように、Ｐ型シリコン基板１の一主
面に選択的にＮ型拡散層２を設け、Ｎ型拡散層２を含む
表面に酸化シリコン膜３を設ける。次に、酸化シリコン
膜３を選択的にエツチングしてＮ型拡散層２の上に直径
約１μｍのコンタクト用の開口部４を設ける。
面に選択的にＮ型拡散層２を設け、Ｎ型拡散層２を含む
表面に酸化シリコン膜３を設ける。次に、酸化シリコン
膜３を選択的にエツチングしてＮ型拡散層２の上に直径
約１μｍのコンタクト用の開口部４を設ける。
次に、第３図（ｂ）に示すように、開口部４を含む表面
にＣＶＤ法により厚い多結晶シリコン層５を堆積して開
口部４を充填する。次に、イオン注入法又は拡散法によ
り多結晶シリコン層５の中にＮ型不純物を導入して不順
物濃度を１０１９〜１（）２１ｃｍ−３にした後、熱処
理を行ってＮ型不純物をＮ型拡散層２の表面に拡散しＮ
型拡散層２と接続するＮ＋型型数散層７形成する。
にＣＶＤ法により厚い多結晶シリコン層５を堆積して開
口部４を充填する。次に、イオン注入法又は拡散法によ
り多結晶シリコン層５の中にＮ型不純物を導入して不順
物濃度を１０１９〜１（）２１ｃｍ−３にした後、熱処
理を行ってＮ型不純物をＮ型拡散層２の表面に拡散しＮ
型拡散層２と接続するＮ＋型型数散層７形成する。
次に、第３図（Ｃ）に示すように全面を異方性エツチン
グして平坦部の多結晶シリコン層５を除去し、開口部４
内に多結晶シリコン層５を埋込む。
グして平坦部の多結晶シリコン層５を除去し、開口部４
内に多結晶シリコン層５を埋込む。
次に、第３図（ｄ）に示すように、全面にアルミニウム
層を堆積して選択的にエツチングし、Ｎ型拡散層２と電
気的に接続するアルミニウム配線８を形成する。
層を堆積して選択的にエツチングし、Ｎ型拡散層２と電
気的に接続するアルミニウム配線８を形成する。
上述した従来の半導体装置の製造方法は、多結晶シリコ
ン層中に不純物をドーピングする工程に於いて、例えば
イオン注入法を採用した場合、不純物のドーズ量かｌ
Ｘ １０１６ｃｍ−２以上を必要とし、イオン注入を行
なうのに長時間を要し、イオン注入装置のスループット
か著しく低下する。ドーズ量］、 Ｘ １０１６ｃｍ
”程度のイオン注入を行っても、コンタクト用開口部内
の多結晶シリコン層の不純物濃度は１０１９ｃｍ’程度
としかならず、金属配線と、第１の拡散層との接続抵抗
の増大を招いている。また不純物をドーピングする工程
を熱拡散法を採用した場合、高温・長時間の熱処理を必
要とするため、ＭＯＳ）ランジスタのソース トレイン
拡散層も深くなりＭ ＯＳ ＋−ランジスタの高集積化
のさまたげとなる。
ン層中に不純物をドーピングする工程に於いて、例えば
イオン注入法を採用した場合、不純物のドーズ量かｌ
Ｘ １０１６ｃｍ−２以上を必要とし、イオン注入を行
なうのに長時間を要し、イオン注入装置のスループット
か著しく低下する。ドーズ量］、 Ｘ １０１６ｃｍ
”程度のイオン注入を行っても、コンタクト用開口部内
の多結晶シリコン層の不純物濃度は１０１９ｃｍ’程度
としかならず、金属配線と、第１の拡散層との接続抵抗
の増大を招いている。また不純物をドーピングする工程
を熱拡散法を採用した場合、高温・長時間の熱処理を必
要とするため、ＭＯＳ）ランジスタのソース トレイン
拡散層も深くなりＭ ＯＳ ＋−ランジスタの高集積化
のさまたげとなる。
また、第６図に示す様に、開口部かトレンチ分離法によ
り分離された拡散層上に設けられ、かつ、開口部が分離
層９にはみ出した場合、開口部は、トレンチ内部にも深
く形成される。この時、多結晶シリコン層４の底部には
、不純物が拡散されないノンドープ領域１２が形成され
ることが多く、この領域で拡散層のジャンクションリー
クか生じる。これを防ぐためには、不純物のドース量を
増大させるとか、熱処理温度を上けること及び時間を延
長することなどが必要であるが、ＭＯＳトランジスタの
高集積化には適さない。
り分離された拡散層上に設けられ、かつ、開口部が分離
層９にはみ出した場合、開口部は、トレンチ内部にも深
く形成される。この時、多結晶シリコン層４の底部には
、不純物が拡散されないノンドープ領域１２が形成され
ることが多く、この領域で拡散層のジャンクションリー
クか生じる。これを防ぐためには、不純物のドース量を
増大させるとか、熱処理温度を上けること及び時間を延
長することなどが必要であるが、ＭＯＳトランジスタの
高集積化には適さない。
本発明の半導体装置の製造方法は、−導電型半導体基板
の一主面に逆導電型の第１の拡散層を選択的に設ける工
程と、前記第１の拡散層を含む表面に層間絶縁膜を設け
て選択的にエツチングし前記第１の拡散層上にコンタク
ト用の開口部を設ける工程と、前記開口部を含む表面に
薄い多結晶シリコン層と厚い高融点金属硅化物層を順次
堆積して前記開口部を充填する工程と、前記開口部を含
む前記高融点金属硅化物層中に逆導電型の不純物を導入
し熱処理により前記不純物を前記第１の拡散層中に拡散
させて前記第１の拡散層と接続するコンタクト用の第２
の拡散層を形成する工程と、全表面を異方性エツチング
して平坦部の前記高融点金属硅化物層及び多結晶シリコ
ン層を順次除去し開口部内にのみ前記多結晶シリコン層
及び前記高融点金属硅化物層を埋込む工程と、前記開口
部の前記高融点金属硅化物層を含む表面に前記多結晶シ
リコン層及び前記高融点金属硅化物層と接続する金属配
線を選択的に設ける工程とを含んで構成される。
の一主面に逆導電型の第１の拡散層を選択的に設ける工
程と、前記第１の拡散層を含む表面に層間絶縁膜を設け
て選択的にエツチングし前記第１の拡散層上にコンタク
ト用の開口部を設ける工程と、前記開口部を含む表面に
薄い多結晶シリコン層と厚い高融点金属硅化物層を順次
堆積して前記開口部を充填する工程と、前記開口部を含
む前記高融点金属硅化物層中に逆導電型の不純物を導入
し熱処理により前記不純物を前記第１の拡散層中に拡散
させて前記第１の拡散層と接続するコンタクト用の第２
の拡散層を形成する工程と、全表面を異方性エツチング
して平坦部の前記高融点金属硅化物層及び多結晶シリコ
ン層を順次除去し開口部内にのみ前記多結晶シリコン層
及び前記高融点金属硅化物層を埋込む工程と、前記開口
部の前記高融点金属硅化物層を含む表面に前記多結晶シ
リコン層及び前記高融点金属硅化物層と接続する金属配
線を選択的に設ける工程とを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
ます、第１図（ａ）に示すように、Ｐ型シリ：Ｊン基板
１の一主面に選択的にＮ型拡散層２を設け、Ｎ型拡散層
２を含む表面に酸化シリコン膜３を設ける。次に、酸化
シリコン膜３を選択的にエツチングしてＮ型拡散層２の
上に直径的１）ｔｍのコンタクト用開口部４を形成する
。
１の一主面に選択的にＮ型拡散層２を設け、Ｎ型拡散層
２を含む表面に酸化シリコン膜３を設ける。次に、酸化
シリコン膜３を選択的にエツチングしてＮ型拡散層２の
上に直径的１）ｔｍのコンタクト用開口部４を形成する
。
次に、第１図（ｂ）に示すように、開口部４を含む表面
にＣＶＤ法により多結晶シリコン層５を５０〜］、ＯＯ
ｎｍの厚さに堆積し、多結晶シリコン層５の上にＣＶＤ
法又はスパッタ法により硅化チタン層６を１μｍの厚さ
に堆積して開口部４を充填する。次に、硅化チタン層６
にＮ型不純物をイオン注入又は熱拡散により導入して９
００℃程度の熱処理を行ない、開口部４のＮ型拡散層２
と接続するＮ＋型型数散層７形成する。
にＣＶＤ法により多結晶シリコン層５を５０〜］、ＯＯ
ｎｍの厚さに堆積し、多結晶シリコン層５の上にＣＶＤ
法又はスパッタ法により硅化チタン層６を１μｍの厚さ
に堆積して開口部４を充填する。次に、硅化チタン層６
にＮ型不純物をイオン注入又は熱拡散により導入して９
００℃程度の熱処理を行ない、開口部４のＮ型拡散層２
と接続するＮ＋型型数散層７形成する。
次に、第１図（Ｃ）に示すように、異方性エツチングに
より全面をエツチングして平坦部の硅化チタン層６及び
多結晶シリコン層５を順次除去し開口部４内に多結晶シ
リコン層５及び経過チタン層６を埋込む。
より全面をエツチングして平坦部の硅化チタン層６及び
多結晶シリコン層５を順次除去し開口部４内に多結晶シ
リコン層５及び経過チタン層６を埋込む。
次に、第１図（ｄ）に示すように、全面にアルミニウム
層を堆積して選択的にエツチングしＮ型拡散層２と電気
的に接続するアルミニウム配線８を形成する。
層を堆積して選択的にエツチングしＮ型拡散層２と電気
的に接続するアルミニウム配線８を形成する。
ここで、硅化チタン膜６の表面に薄い酸化シリコン膜又
は窒化シリコン膜を設けた後に不純物をイオン注入して
も良く、不純物埋込のための熱処理工程で硅化チタン膜
６の表面より不純物が拡散されるのを防止する効果があ
る。
は窒化シリコン膜を設けた後に不純物をイオン注入して
も良く、不純物埋込のための熱処理工程で硅化チタン膜
６の表面より不純物が拡散されるのを防止する効果があ
る。
また、熱拡散法の場合に於いては、９００ ’Ｃ程度の
温度に於ける不純物拡散を行なうことにより、不純物は
、高融点金属硅化物層中の拡散係数がシリコン層のそれ
に比較し２桁程度大きいため、従来例に比し拡散時間を
短縮できる。
温度に於ける不純物拡散を行なうことにより、不純物は
、高融点金属硅化物層中の拡散係数がシリコン層のそれ
に比較し２桁程度大きいため、従来例に比し拡散時間を
短縮できる。
以上説明した様に本発明は、コンタクト様開］」部を介
して拡散層と金属配線との電気的接続を行なった場合、
開口部内に高融点金属硅化物層が存在しているため、拡
散層と金属配線との接続抵抗が多結晶シリコン層のみを
埋込んだ場合に比較し１／３〜１１５にできる。また高
融点金属硅化物層の下の多結晶シリコン層が薄いため、
ドーピングする不純物の量が少なくても、接続抵抗を低
くてき、イオン注入による不純物１〜−ピングの場合、
ドーズ量を低減することが可能となりイオン注入装置の
スループットを向上できる。また、熱拡散によるドーピ
ングの場合、拡散時間を短縮でき、Ｍｏ８）ランジスタ
のソース・トレイン拡散層の不純物の拡散を低減でき、
Ｍｏ５ｔ〜ランジスタの高集積化が行なえる。
して拡散層と金属配線との電気的接続を行なった場合、
開口部内に高融点金属硅化物層が存在しているため、拡
散層と金属配線との接続抵抗が多結晶シリコン層のみを
埋込んだ場合に比較し１／３〜１１５にできる。また高
融点金属硅化物層の下の多結晶シリコン層が薄いため、
ドーピングする不純物の量が少なくても、接続抵抗を低
くてき、イオン注入による不純物１〜−ピングの場合、
ドーズ量を低減することが可能となりイオン注入装置の
スループットを向上できる。また、熱拡散によるドーピ
ングの場合、拡散時間を短縮でき、Ｍｏ８）ランジスタ
のソース・トレイン拡散層の不純物の拡散を低減でき、
Ｍｏ５ｔ〜ランジスタの高集積化が行なえる。
さらに、高融点金属硅化物層での不純物の拡散係数が大
きいため、ドーピング後の熱処理時間を短縮できるだけ
でなく、第３図に示す様に、トレンチ分離法により分離
された拡散層に対して、開口部を形成し、開口部が分離
層９にかかった場合でも、高融点金属硅化物層中からの
不純物拡散により、深部の多結晶シリコン層にも不純物
拡散が行なわれ、コンタクト部でのジャンクションリー
クの発生を防止するという効果がある。
きいため、ドーピング後の熱処理時間を短縮できるだけ
でなく、第３図に示す様に、トレンチ分離法により分離
された拡散層に対して、開口部を形成し、開口部が分離
層９にかかった場合でも、高融点金属硅化物層中からの
不純物拡散により、深部の多結晶シリコン層にも不純物
拡散が行なわれ、コンタクト部でのジャンクションリー
クの発生を防止するという効果がある。
第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図、第２図は
本発明の詳細な説明するための半導体チップ断面図、第
３図（ａ）〜（ｄ）は従来の半導体装置の製造方法を説
明するための工程順に示した半導体チップの断面図、第
４図は従来の半導体装置の製造方法の問題点を説明する
ための半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・Ｎ型拡散層、３・・
・酸化シリコン膜、４・・・開口部、５・・・多結晶シ
リコン層、６・・・硅化チタン層、７・・・Ｎ＋型型数
散層８・アルミニウム配線、９・・・分＠層、１０・・
ゲート絶縁膜、１１・・ゲート電極、１２・・ノンドー
プ領域。
ための工程順に示した半導体チップの断面図、第２図は
本発明の詳細な説明するための半導体チップ断面図、第
３図（ａ）〜（ｄ）は従来の半導体装置の製造方法を説
明するための工程順に示した半導体チップの断面図、第
４図は従来の半導体装置の製造方法の問題点を説明する
ための半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・Ｎ型拡散層、３・・
・酸化シリコン膜、４・・・開口部、５・・・多結晶シ
リコン層、６・・・硅化チタン層、７・・・Ｎ＋型型数
散層８・アルミニウム配線、９・・・分＠層、１０・・
ゲート絶縁膜、１１・・ゲート電極、１２・・ノンドー
プ領域。
Claims (1)
- 一導電型半導体基板の一主面に逆導電型の第１の拡散層
を選択的に設ける工程と、前記第１の拡散層を含む表面
に層間絶縁膜を設けて選択的にエッチングし前記第１の
拡散層上にコンタクト用の開口部を設ける工程と、前記
開口部を含む表面に薄い多結晶シリコン層と厚い高融点
金属硅化物層を順次堆積して前記開口部を充填する工程
と、前記開口部を含む前記高融点金属硅化物層中に逆導
電型の不純物を導入し熱処理により前記不純物を前記第
１の拡散層中に拡散させて前記第１の拡散層と接続する
コンタクト用の第２の拡散層を形成する工程と、全表面
を異方性エッチングして平坦部の前記高融点金属硅化物
層及び多結晶シリコン層を順次除去し開口部内にのみ前
記多結晶シリコン層及び前記高融点金属硅化物層を埋込
む工程と、前記開口部の前記高融点金属硅化物層を含む
表面に前記多結晶シリコン層及び前記高融点金属硅化物
層と接続する金属配線を選択的に設ける工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10623389A JPH02284424A (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10623389A JPH02284424A (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02284424A true JPH02284424A (ja) | 1990-11-21 |
Family
ID=14428405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10623389A Pending JPH02284424A (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02284424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846881A (en) * | 1995-12-28 | 1998-12-08 | Micron Technology, Inc. | Low cost DRAM metallization |
-
1989
- 1989-04-25 JP JP10623389A patent/JPH02284424A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846881A (en) * | 1995-12-28 | 1998-12-08 | Micron Technology, Inc. | Low cost DRAM metallization |
| US6137180A (en) * | 1995-12-28 | 2000-10-24 | Micron Technology, Inc. | Low cost DRAM metallization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950013738B1 (ko) | 반도체장치의 제조방법 | |
| JPH0297027A (ja) | 半導体装置の製造方法 | |
| JPH01175260A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0562456B2 (ja) | ||
| JP2685033B2 (ja) | Ｍｉｓ型ｆｅｔおよびその製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH02284424A (ja) | 半導体装置の製造方法 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH07335873A (ja) | 半導体装置の製造方法 | |
| JPH0314241A (ja) | 半導体装置の製造方法 | |
| JPH06252090A (ja) | 半導体装置及びその製造方法 | |
| JPS63114175A (ja) | 半導体装置の最小表面積内に形成したコンタクト | |
| JPH03163832A (ja) | 半導体装置 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH0335534A (ja) | 半導体装置の製造方法 | |
| JPH05109648A (ja) | 半導体装置の製造方法 | |
| JP4880150B2 (ja) | Ｍｉｓ電界効果トランジスタ及びその製造方法 | |
| JPS61179575A (ja) | 半導体装置の製造方法 | |
| JPH0555475A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0897173A (ja) | 半導体装置の製造方法 | |
| JPS6085539A (ja) | 半導体装置の製造方法 | |
| JPS63148673A (ja) | 半導体装置の製造方法 |