JP2940986B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2940986B2 JP2940986B2 JP6399490A JP6399490A JP2940986B2 JP 2940986 B2 JP2940986 B2 JP 2940986B2 JP 6399490 A JP6399490 A JP 6399490A JP 6399490 A JP6399490 A JP 6399490A JP 2940986 B2 JP2940986 B2 JP 2940986B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- forming
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は異なる深さのコンタクト孔を介して接続さ
れた多層配線構造を有する半導体装置の製造方法に関す
るものである。
れた多層配線構造を有する半導体装置の製造方法に関す
るものである。
（従来の技術） 第２図は従来の半導体素子の製造方法による半導体素
子の配線構造を示す図である。このような半導体素子の
製造方法は、先ず半導体基板１に素子分離のための絶縁
膜２（例えばSiO2）および拡散層３を形成した後、例え
ばBPSGからなる絶縁膜４を化学気相成長（以下CVDとい
う）法にて形成し、更に熱処理を行って絶縁膜４をフロ
ーさせ、表面を平坦にする。その後コンタクトとなる開
孔部５を形成し、また必要に応じてこの開孔部５にイン
プラを行い、コンタクト形状をなだらかにするため再度
熱処理を行う。そして配線となるAl−Si系合金層６をス
パッタ法で形成し、配線パターンを形成する。これによ
って半導体素子が完成する。
子の配線構造を示す図である。このような半導体素子の
製造方法は、先ず半導体基板１に素子分離のための絶縁
膜２（例えばSiO2）および拡散層３を形成した後、例え
ばBPSGからなる絶縁膜４を化学気相成長（以下CVDとい
う）法にて形成し、更に熱処理を行って絶縁膜４をフロ
ーさせ、表面を平坦にする。その後コンタクトとなる開
孔部５を形成し、また必要に応じてこの開孔部５にイン
プラを行い、コンタクト形状をなだらかにするため再度
熱処理を行う。そして配線となるAl−Si系合金層６をス
パッタ法で形成し、配線パターンを形成する。これによ
って半導体素子が完成する。
しかしながら半導体素子の集積度が増加するにつれて
開孔部５の径は小さくなり、アスペクト比（コンタクト
深さ／コンタクト径）が大きくなるにつれて上記従来の
製造方法ではAl/Si合金層６のステップカバレージが悪
くなり、断線の恐れがある。
開孔部５の径は小さくなり、アスペクト比（コンタクト
深さ／コンタクト径）が大きくなるにつれて上記従来の
製造方法ではAl/Si合金層６のステップカバレージが悪
くなり、断線の恐れがある。
このためコンタクトの内部を金属で埋込む技術が開発
されており、その一つとして選択Ｗ（タングステン）CV
D法により半導体素子の構造を第３図に示す。この製造
方法は、先ず半導体基板11に上記第２図の製造方法と同
様に素子分離絶縁膜12および拡散層13を形成した後絶縁
膜14を形成し、コンタクトとなる開孔部15を形成する。
そして選択CVD法によりＷ膜16を開孔部15と絶縁膜14と
の段差が生じない程度に形成する。その後Al−Si系合金
膜17をスパッタ法で形成し、ホトリソエッチングにより
パターニングを行う。
されており、その一つとして選択Ｗ（タングステン）CV
D法により半導体素子の構造を第３図に示す。この製造
方法は、先ず半導体基板11に上記第２図の製造方法と同
様に素子分離絶縁膜12および拡散層13を形成した後絶縁
膜14を形成し、コンタクトとなる開孔部15を形成する。
そして選択CVD法によりＷ膜16を開孔部15と絶縁膜14と
の段差が生じない程度に形成する。その後Al−Si系合金
膜17をスパッタ法で形成し、ホトリソエッチングにより
パターニングを行う。
このような製造方法によれば、コンタクト内を金属で
埋込めるため、ステップカバレージの悪化による断線を
防止することができ、信頼性の高い配線構造を得ること
ができる。
埋込めるため、ステップカバレージの悪化による断線を
防止することができ、信頼性の高い配線構造を得ること
ができる。
（発明が解決しようとする課題） しかしながら実際のデバイスのコンタクト孔は全て同
じ深さではなく、例えばゲート電極のシリサイド等との
コンタクトと下地Siとのコンタクトとは異なる。このた
め、このようなウェハに選択CVDを行うと、深いコンタ
クト孔を段差が生じないよう埋込むと浅いコンタクト孔
はあふれてしまい、逆に浅いコンタクト孔を平坦に埋込
むと深いコンタクト孔にはＷが途中までしか埋らず、小
さいコンタクトになると上記のCVD法ではステップカバ
レージが悪く断線を生じる。また、Siと選択Ｗとの良好
なオーミックを得るためにコンタクトのSi表面濃度を高
くする必要があり、コンタクト部位への高濃度インプラ
は必要である。しかも下地の各々の段差を緩和するため
層間絶縁膜にフロー性の良好な例えばBPSG等の膜は不可
欠となっている。このためコンタクトインプラ後の熱処
理を行うとコンタクト孔もフローしてしまい、開孔部が
広がる。そして広がった開孔部で選択CVDを行うとＷも
広がって形成され、その上面がいわゆるマッシュルーム
型となり、これにより上の配線層の平坦性を損なうばか
りでなく、集積度も上げられないという問題点があっ
た。
じ深さではなく、例えばゲート電極のシリサイド等との
コンタクトと下地Siとのコンタクトとは異なる。このた
め、このようなウェハに選択CVDを行うと、深いコンタ
クト孔を段差が生じないよう埋込むと浅いコンタクト孔
はあふれてしまい、逆に浅いコンタクト孔を平坦に埋込
むと深いコンタクト孔にはＷが途中までしか埋らず、小
さいコンタクトになると上記のCVD法ではステップカバ
レージが悪く断線を生じる。また、Siと選択Ｗとの良好
なオーミックを得るためにコンタクトのSi表面濃度を高
くする必要があり、コンタクト部位への高濃度インプラ
は必要である。しかも下地の各々の段差を緩和するため
層間絶縁膜にフロー性の良好な例えばBPSG等の膜は不可
欠となっている。このためコンタクトインプラ後の熱処
理を行うとコンタクト孔もフローしてしまい、開孔部が
広がる。そして広がった開孔部で選択CVDを行うとＷも
広がって形成され、その上面がいわゆるマッシュルーム
型となり、これにより上の配線層の平坦性を損なうばか
りでなく、集積度も上げられないという問題点があっ
た。
この発明は、以上述べた異なる深さのコンタクトを形
成した場合に深いコンタクトが金属で完全に埋らず次工
程の配線層形成時に断線が生じる問題点と、フロー性を
有する層間絶縁膜を使用するとコンタクト孔に形成され
る金属膜が開孔部で大きく広がってしまう問題点を除去
し、配線層形成時の断線を防止しかつ集積度向上を図る
ことのできる半導体素子の製造方法を提供するものであ
る。
成した場合に深いコンタクトが金属で完全に埋らず次工
程の配線層形成時に断線が生じる問題点と、フロー性を
有する層間絶縁膜を使用するとコンタクト孔に形成され
る金属膜が開孔部で大きく広がってしまう問題点を除去
し、配線層形成時の断線を防止しかつ集積度向上を図る
ことのできる半導体素子の製造方法を提供するものであ
る。
（課題を解決するための手段） この発明は前記課題を解決するために、半導体装置の
製造方法において、半導体基体上に絶縁膜を形成し、前
記絶縁膜の所定領域をエッチング除去することにより第
１導電体を露出する相対的に深い第１のコンタクト孔と
第２の導電体を露出する相対的に浅い第２のコンタクト
孔とをこの第１のコンタクト孔と第２のコンタクト孔と
の容量が同一となるように形成し、前記各導電体を種と
する選択CVD法により前記第１のコンタクト孔及び前記
第２のコンタクト孔内に金属を選択的に同時に埋め込
み、これら金属に接続された配線層を形成するようにし
たものである。
製造方法において、半導体基体上に絶縁膜を形成し、前
記絶縁膜の所定領域をエッチング除去することにより第
１導電体を露出する相対的に深い第１のコンタクト孔と
第２の導電体を露出する相対的に浅い第２のコンタクト
孔とをこの第１のコンタクト孔と第２のコンタクト孔と
の容量が同一となるように形成し、前記各導電体を種と
する選択CVD法により前記第１のコンタクト孔及び前記
第２のコンタクト孔内に金属を選択的に同時に埋め込
み、これら金属に接続された配線層を形成するようにし
たものである。
（作用） 以上のように本発明によれば、深さの異なる第１のコ
ンタクト孔と第２のコンタクト孔とをそれらの容量が同
一となるように形成することにより、次工程においてこ
れらのコンタクト孔を選択CVD法にて選択的に金属で埋
め戻す際、同時に埋め込むことができ、これらの金属に
接続された配線層を平坦に形成することが容易に実現可
能となる。
ンタクト孔と第２のコンタクト孔とをそれらの容量が同
一となるように形成することにより、次工程においてこ
れらのコンタクト孔を選択CVD法にて選択的に金属で埋
め戻す際、同時に埋め込むことができ、これらの金属に
接続された配線層を平坦に形成することが容易に実現可
能となる。
（実施例） 第１図（ａ）〜（ｃ）はこの発明の一実施例による半
導体装置の製造方法を説明するための工程断面図であ
り、以下図面に沿って説明する。
導体装置の製造方法を説明するための工程断面図であ
り、以下図面に沿って説明する。
先ず、第１図（ａ）に示すように、Si基板21に素子分
離のためのSiO2からなる絶縁膜22および拡散層23を形成
した後、層間絶縁膜として例えばSiO2からなる絶縁膜24
をCVD法により形成する。その後、この絶縁膜24上に半
導体素子の例えばゲート電極等の結線として例えばWSi
からなるシリサイド層25を2000Å形成し、パターニング
する。そして更に層間絶縁膜26としてBPSGをCVD法にて5
000Å形成し、その後フローさせるための熱処理を行
う。この熱処理はN2雰囲気で900℃15分間行う。これに
より層間絶縁膜26の上面はほぼ平坦となる。更に、この
層間絶縁膜26上にフロー性を有しないSiO2膜27をCVD法
にて1000Å形成する。これは、SiO2膜27を形成すること
によって後の熱処理による層間絶縁層26のフローを抑
え、パターンくずれを防止するものである。
離のためのSiO2からなる絶縁膜22および拡散層23を形成
した後、層間絶縁膜として例えばSiO2からなる絶縁膜24
をCVD法により形成する。その後、この絶縁膜24上に半
導体素子の例えばゲート電極等の結線として例えばWSi
からなるシリサイド層25を2000Å形成し、パターニング
する。そして更に層間絶縁膜26としてBPSGをCVD法にて5
000Å形成し、その後フローさせるための熱処理を行
う。この熱処理はN2雰囲気で900℃15分間行う。これに
より層間絶縁膜26の上面はほぼ平坦となる。更に、この
層間絶縁膜26上にフロー性を有しないSiO2膜27をCVD法
にて1000Å形成する。これは、SiO2膜27を形成すること
によって後の熱処理による層間絶縁層26のフローを抑
え、パターンくずれを防止するものである。
次に、第１図（ｂ）に示すように、ホトリソエッチン
グによって、拡散層23上には拡散層23を露出する深く且
つ開口面積の小さい第１のコンタクト孔28と、シリサイ
ド層25上にはシリサイド層25をその露出表面積が拡散層
23の露出表面積と等しくなるように露出する浅く且つ開
口面積の大きい第２のコンタクト孔29とを形成すること
により両コンタクト孔をほぼ同一容量に形成する。次に
良好なオーミック性を得るために表面濃度を高くするこ
とおよびマスク合わせずれによるリーク電流制御を目的
としたインプラを行う。このインプラの条件はP+型の場
合BF2、30keV、５×1015ions/cm2、n+型の場合Ｐ（リ
ン）、40keV、５×1015ions/cm2である。その後活性化
のための熱処理をN2雰囲気850℃20分で行う。この際、
層間絶縁膜26は、その上にSiO2膜27を有するために、フ
ローされず安定している。
グによって、拡散層23上には拡散層23を露出する深く且
つ開口面積の小さい第１のコンタクト孔28と、シリサイ
ド層25上にはシリサイド層25をその露出表面積が拡散層
23の露出表面積と等しくなるように露出する浅く且つ開
口面積の大きい第２のコンタクト孔29とを形成すること
により両コンタクト孔をほぼ同一容量に形成する。次に
良好なオーミック性を得るために表面濃度を高くするこ
とおよびマスク合わせずれによるリーク電流制御を目的
としたインプラを行う。このインプラの条件はP+型の場
合BF2、30keV、５×1015ions/cm2、n+型の場合Ｐ（リ
ン）、40keV、５×1015ions/cm2である。その後活性化
のための熱処理をN2雰囲気850℃20分で行う。この際、
層間絶縁膜26は、その上にSiO2膜27を有するために、フ
ローされず安定している。
次に、第１図（ｃ）に示すように、選択WCVDを行う
が、SiH4ガス及びWH6ガスを用いて、2WH6＋3SiH4→2W＋
3SiF4＋6H2という反応により、第１のコンタクト孔28及
び第２のコンタクト孔29内に拡散層23及びシリサイド層
25を種としてＷ膜30を選択的に成長させて埋め込む。こ
の際、拡散層23とシリサイド層25とが同一露出表面積で
あり、又、第１のコンタクト孔28と第２のコンタクト孔
29とはほぼ同一容量であるため、同時に平坦に埋め込む
ことが可能となる。その後、配線となるAl−Si系合金膜
をスパッタ法により7000Å形成してホトリソエッチング
を行い、配線パターン31を形成する。
が、SiH4ガス及びWH6ガスを用いて、2WH6＋3SiH4→2W＋
3SiF4＋6H2という反応により、第１のコンタクト孔28及
び第２のコンタクト孔29内に拡散層23及びシリサイド層
25を種としてＷ膜30を選択的に成長させて埋め込む。こ
の際、拡散層23とシリサイド層25とが同一露出表面積で
あり、又、第１のコンタクト孔28と第２のコンタクト孔
29とはほぼ同一容量であるため、同時に平坦に埋め込む
ことが可能となる。その後、配線となるAl−Si系合金膜
をスパッタ法により7000Å形成してホトリソエッチング
を行い、配線パターン31を形成する。
本発明の実施例によれば、深さの異なる第１のコンタ
クト孔28と第２のコンタクト孔29とをその開口面積を調
整することによって、ほぼ同一容量としているので、こ
れらコンタクト孔内に選択的に金属を同時に埋め込むこ
とができ、且つこれら金属に接続された配線パターン31
を良好なカバレージで平坦に形成することができる。
クト孔28と第２のコンタクト孔29とをその開口面積を調
整することによって、ほぼ同一容量としているので、こ
れらコンタクト孔内に選択的に金属を同時に埋め込むこ
とができ、且つこれら金属に接続された配線パターン31
を良好なカバレージで平坦に形成することができる。
尚、本発明の実施例では、平坦性のため層間絶縁膜26
としてフロー性を有するBPSGを用いたが、フロー性のな
いSiO2でも平坦に形成すれば同様の効果を得ることがで
きる。また、金属としてＷ膜30を選択CVD法にて形成し
たが、選択CVD法にて形成可能な金属であれば、他の金
属を用いても良い。また、シリサイド層25の第２のコン
タクト孔により露出された平面形状は、その露出表面積
が拡散層23の露出表面積に等しければ、ドーナッ状、ス
リット状であっても良い。
としてフロー性を有するBPSGを用いたが、フロー性のな
いSiO2でも平坦に形成すれば同様の効果を得ることがで
きる。また、金属としてＷ膜30を選択CVD法にて形成し
たが、選択CVD法にて形成可能な金属であれば、他の金
属を用いても良い。また、シリサイド層25の第２のコン
タクト孔により露出された平面形状は、その露出表面積
が拡散層23の露出表面積に等しければ、ドーナッ状、ス
リット状であっても良い。
（発明の効果） 以上、詳細に説明したようにこの発明によれば、異な
る深さを有するコンタクト孔に対して、同時に選択的に
金属を埋め込むことができ、且つ表面が平坦な配線パタ
ーンを有した半導体装置を容易に製造するとができる。
従って断線不良の少ない集積度の高い半導体装置を製造
することができる。
る深さを有するコンタクト孔に対して、同時に選択的に
金属を埋め込むことができ、且つ表面が平坦な配線パタ
ーンを有した半導体装置を容易に製造するとができる。
従って断線不良の少ない集積度の高い半導体装置を製造
することができる。
第１図はこの発明の一実施例による半導体装置の製造方
法を説明するための工程断面図、第２図および第３図は
それぞれ従来の半導体装置の製造方法を説明するための
半導体装置の断面図である。 21……Si基板、25……シリサイド層、26……層間絶縁
膜、27……SiO2膜、28……第１のコンタクト孔、29……
第２のコンタクト孔、30……Ｗ膜、31……配線パター
ン。
法を説明するための工程断面図、第２図および第３図は
それぞれ従来の半導体装置の製造方法を説明するための
半導体装置の断面図である。 21……Si基板、25……シリサイド層、26……層間絶縁
膜、27……SiO2膜、28……第１のコンタクト孔、29……
第２のコンタクト孔、30……Ｗ膜、31……配線パター
ン。
Claims (4)
- 【請求項１】半導体基体上に絶縁膜を形成する工程と、 前記絶縁膜の所定領域をエッチング除去することにより
第１導電体を露出する相対的に深い第１のコンタクト孔
と第２導電体を露出する相対的に浅い第２のコンタクト
孔とを該第１のコンタクト孔及び第２のコンタクト孔の
容量が同一となるように形成する工程と、 前記各導電体を種とする選択化学気相成長法により前記
第１のコンタクト孔及び前記第２のコンタクト孔内に金
属を選択的に埋め込む工程と、 前記金属に接続された配線層を形成する工程とを備えて
なることを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１のコンタクト孔及び前記第２のコ
ンタクト孔は前記選択化学気相成長法における種となる
導電体を該導電体の表面積が等しくなるように露出する
ことを特徴とする第１請求項記載の半導体装置の製造方
法。 - 【請求項３】前記絶縁膜上に大・小の開口を有するマス
クパターンを形成し、該マスクパターンをマスクとして
前記絶縁膜をエッチングすることにより平面パターンの
小さい前記第１のコンタクト孔と平面パターンの大きい
前記第２のコンタクト孔を形成することを特徴とする第
１請求項記載の半導体装置の製造方法。 - 【請求項４】半導体基体上にフロー性を有する第１の絶
縁膜を形成する工程と、 前記第１の絶縁膜を熱処理によってフローさせる工程
と、 前記第１の絶縁膜上にフロー性を有しない第２の絶縁膜
を形成する工程と、 前記第１の絶縁膜及び前記第２の絶縁膜の所定領域をエ
ッチング除去することにより第１導電体を露出する相対
的に深い第１のコンタクト孔と第２導電体を露出する相
対的に浅い第２のコンタクト孔とを該第１のコンタクト
孔及び第２のコンタクト孔の容量が同一となるように形
成する工程と、 前記各導電体を種とする選択化学気相成長法により前記
第１のコンタクト孔及び前記第２のコンタクト孔内に金
属を選択的に埋め込む工程と、 前記金属に接続された配線層を形成する工程とを備えて
なることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6399490A JP2940986B2 (ja) | 1990-03-16 | 1990-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6399490A JP2940986B2 (ja) | 1990-03-16 | 1990-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03266438A JPH03266438A (ja) | 1991-11-27 |
| JP2940986B2 true JP2940986B2 (ja) | 1999-08-25 |
Family
ID=13245337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6399490A Expired - Fee Related JP2940986B2 (ja) | 1990-03-16 | 1990-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940986B2 (ja) |
-
1990
- 1990-03-16 JP JP6399490A patent/JP2940986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03266438A (ja) | 1991-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987099A (en) | Method for selectively filling contacts or vias or various depths with CVD tungsten | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| JP2578193B2 (ja) | 半導体素子の製造方法 | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| JP3017064B2 (ja) | 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法 | |
| JPH08204014A (ja) | 半導体装置とその製造方法 | |
| JPH08236729A (ja) | 半導体素子の製造方法 | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| US5459100A (en) | Method for forming metal wiring of semiconductor device | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPS60124967A (ja) | 集積回路構造体 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JP2940986B2 (ja) | 半導体装置の製造方法 | |
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| JP3079513B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| JPH0581181B2 (ja) | ||
| JPH01150338A (ja) | 配線形成方法 | |
| KR100281100B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2755226B2 (ja) | 半導体装置の製造方法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| KR0181961B1 (ko) | 반도체 장치의 접촉플러그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |