JPH03266438A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は異なる深さのコンタクト孔を介して接続され
た多層配線構造を有する半導体装置の製造方法に関する
ものである。

（従来の技術） 第２図は従来の半導体素子の製造方法による半導体素子
の配線構造を示す図である。このような半導体素子の製
造方法は、先ず半導体基板１に素子分離のための絶縁膜
２（例えばＳｉＯ□）および拡散層３を形成した後、例
えばＢＰＳＧからなる絶縁膜４を化学気相成長（以下Ｃ
ＶＤという）法にて形成し、更に熱処理を行って絶縁膜
４を７０−させ、表面を平坦にする。その後コンタクト
となる開孔部５を形成し、また必要に応じてこの開孔部
５にインプラを行い、コンタクト形状をなだらかにする
ため再度熱処理を行う。そして配線となるＡｊ−Ｓｉ系
合金層６をスパッタ法で形成し、配ｌｓ〜パターンを作
成する。これによって半導体素子が完成する。

しかしながら半導体素子の集積度が増加するにつれて開
孔部５の径は小さくなり、アスペクト比（コンタクト深
さ／コンタクト径）が大きくなるにつれて上記従来の製
造方法ではＡＪ／Ｓｉ合金層６のステップカバレージが
悪くなシ、断線の恐れがある。

このためコンタクトの内部を金属で埋込む技術が開発さ
れておシ、その一つとして選択Ｗ（タングステン）　Ｃ
ＶＤ法による半導体素子の構造を第３図に示す。この製
造方法は、先ず半導体基板１１に上記第２図の製造方法
と同様に素子分離絶縁膜１２および拡散層１３を形成し
た後絶縁膜１４を形成し、コンタクトとなる開孔部１５
を形成する。

そして選択ＣＶＤ法によりＷ膜１６を開孔部１５と絶縁
膜１４との段差が生じない程度に形成する。

その後Ａｊ−８ｉ系合金膜１７をスパッタ法で形成し、
ホトリソエツチングによりパターニングを行うにのよう
な製造方法によれば、コンタクト内を金属で埋込めるた
め、ステップカバレージの悪化による断線を防止するこ
とができ、信頼性の高い配線構造を得ることができる。

（発明が解決しようとする課題） しかしながら実際のデバイスのコンタクト孔は全て同じ
深さではなく、例えばダート電極のシリサイド等とのコ
ンタクトと下地Ｓｉとのコンタクトとは異なる。このた
め、このようなウエノ・に選択ＣＶＤを行うと、深いコ
ンタクト孔を段差が生じないよう埋込むと浅いコンタク
ト孔はあふれてしまい、逆に浅いコンタクト孔を平坦に
埋込むと深いコンタクト孔にはＷが途中までしか埋らず
、小さなコンタクトになると上記のＣＶＴ）法ではステ
ップカバレージが悪く断線を生じる。また、Ｓｔと選択
Ｗとの良好なオーミックを得るためにコンタクトのＳｔ
表面濃度を高くする必要があり、コンタクト部位への高
濃度インプラは必要である。しかも下地の各々の段差を
緩和するため層間絶縁膜にフロー性の良好な例えばＢＰ
ＳＧ等の膜は不可欠となっている。このためコンタクト
インプラ後の熱処理を行うとコンタクト孔もフローして
しまい、開孔部が広がる。そして広がった開孔部で選択
ＣＶＤを行うとＷも広がって形成され、その上面がいわ
ゆるマツシュルーム型となシ、これより上の配線層の平
坦性を損うばかシでなく、集積度も上げられないという
問題点があった。

この発明は、以上述べた異なる深さのコンタクトを形成
した場合に深いコンタクトが金属で完全に埋らず次工程
の配線層形成時に断線が生じる問題点と、フロー性を有
する層間絶縁膜を使用するとコンタクト孔に形成される
金属膜が開孔部で大きく広がってしまう問題点を除去し
、配線層形成時の断線を防止しかつ集積度向上を図るこ
とのできる半導体素子の製造方法を提供するものである
。

（課題を解決するだめの手段） この発明は前記課題を解決するために、半導体装置の製
造方法において、半導体基体上に絶縁膜を形成し、前記
絶縁膜の所定領域をエツチング除去することにより第１
導電体を露出する相対的に深い第１のコンタクト孔と第
２導電体を露出する相対的に浅い第２のコンタクト孔と
をこの第１のコンタクト孔と第２のコンタクト孔との容
量がほぼ同一となるように形成し、前記各導電体を種と
する選択ＣＶＤ法によ如前記第１のコンタクト孔及び前
記第２のコンタクト孔内に金属を選択的に同時に埋め込
み、これら金属に接続された配線層を形成するようにし
たものである。

（作用） 以上のように本発明によれば、深さの異なる第１のコン
タクト孔と第２のコンタクト孔とをそれらの容量がほぼ
同一となるように形成することにより、次工程において
これらのコンタクト孔を選択ＣＶＤ法にて選択的に金属
で埋め戻す際、同時に埋め込むことができ、これら金属
に接続された配線層を平坦に形成することが容易に実現
可能となる。

（実施例） 第１図（ａ）〜（ｃ）はこの発明の一実施例による半導
体装置の製造方法を説明するための工程断面図であシ、
以下図面に沿りて説明する。

先ず、第１図（、）に示すように、Ｓｔ基板２１に素子
分離のための８１０２からなる絶縁膜２２および拡散層
２３を形成した後、眉間絶縁膜として例えばＳ　ｉＯ２
からなる絶縁膜２４をＣ■法により形成する。

その後、この絶縁膜２４上に半導体素子の例えばダート
電極等の結線として例えばＷＳｉからなるシリサイド層
２５を２０００Ｘ形成し、ノｆター：ｔメグする。そし
て更に眉間絶縁膜２６としてＢＰＳＧをＣＶＤ法にて５
０００Ｘ形成し、その後フローさせるための熱処理を行
う。この熱処理はＮ２雰囲気で９００℃１５分間行う。

これにより層間絶縁膜２６の上面はほぼ平坦となる。更
に、この眉間絶縁膜２６上にフロー性を有しないＳ　ｉ
Ｏ２膜２７をＣＶ’Ｄ法にて１ｏｏｏＸ形成する。これ
は、Ｓ　ｔ　Ｏ２膜２７を形成することによって後の熱
処理による層間絶縁層２６のフローを抑え、パターンく
ずれを防止するものである。

次に、第１図（ｂ）に示すように、ホトリソエツチング
によって、拡散層２３上には拡散層２３を露出する深く
且つ開口面積の小さい第１のコンタクト孔２８と、シリ
サイド層２５上にはシリサイド層２５をその露出表面積
が拡散層２３の露出表面積と等しくなるように露出する
浅く且つ開口面積の大きい第２のコンタクト孔２９とを
形成することにより両コンタクト孔をほぼ同一容量に形
成する。次に良好なオーミック性を得るために表面濃度
を高くすることおよびマスク合わせずれによるリーク電
流抑制を目的としたインプラを行う◎このインシラの条
件はＰ＋型の場合ＢＦ２．３０　ｋｅＶ、５　Ｘ　１０
１５ｉｏｎｓ／ｃＩｎ２、ｎ＋型の場合Ｐ（リン）、４
０　ｋｅＶ、−５Ｘ　１０１５ｉｏｎ＋ｓ／ｚ２である
。その後活性化のための熱処理をＮ２雰囲気８５０℃２
０分で行う。この際、層間絶縁層２６は、その上にｓｉ
ｏ□膜２７全２７るために、フローされず安定している
。

次に、第１図（、）に示すように、選択ＷＣＶＤを行う
が、ＳｉＨ４ガス及びＷ６ガスを用いて、２ＷＦ６＋３
Ｓ　ｉＨ４→２　Ｗ　＋　３ＳｉＦ４＋　６Ｈ２という
反応により、第１のコンタクト孔２８及び第２のコンタ
クト孔２９内に拡散層２３及びシリサイド層２５を種と
してＷ膜３０を選択的に成長させて埋め込む。この際、
拡散層２３とシリサイド層２５とが同一露出表面積であ
り又、第１のコンタクト孔２８と第２のコンタクト孔２
９とはほぼ同一容量であるため、同時に平坦に埋め込む
ことが可能となる。その後。

配線となるＡｊ−８ｔ系合金膜をスパッタ法により７０
００Ｘ形成してホトリンエツチングを行い、配線・臂タ
ーン３１を形成する。

本発明の実施例によれば、深さの異なる第１のコンタク
ト孔２８と第２のコンタクト孔２９とをその開口面積を
調整することによりて、はぼ同一容量としているので、
これらコンタクト孔内に選択的に金属を同時に埋め込む
ことができ、且つこれら金属に接続された配線パターン
３１を良好なカバレージで平坦に形成することができる
。

尚、本発明の実施例では、平坦性のため層間絶縁膜２６
としてフロー性を有するＢＰＳＧを用いたが、フロー性
のないＳｉＯ２でも平坦に形成すれば同様の効果を得る
ことができる。また、金属としてＷ膜３０を選択ｃｖｐ
法にて形成したが１選択ＣＶＤ法にて形成可能な金属で
あれば他の金属を用いても良い。また、シリサイド層２
５の第２のコンタクト孔により露出された平面形状は、
その露出表面積が拡散層２３の露出表面積に等しければ
、ドーナツ状、スリット状であっても良い。

（発明の効果） 以上、詳細に説明したようにこの発明によれば、異方る
深さを有するコンタクト孔に対して、同時に選択的に金
属を埋め込むことができ、且つ表面が平坦な配線パター
ンを有した半導体装置を容易に製造することができる。

従って断線不良の少ない集積度の高い半導体装置を製造
することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の製造方
法を説明するための工程断面図、第２図および第３図は
それぞれ従来の半導体装置の製造方法を説明するだめの
半導体装置の断面図である。 ２１・・・Ｓｉ基板、２５・・・シリサイド層、２６−
・・層間絶縁膜、２７・・・Ｓ　ｉＯ２膜、２８・・・
第１のコンタクト孔、２９・・・第２のコンタクト孔、
３０・・・Ｗ膜、３１・・・配線パターン。

Claims (4)

【特許請求の範囲】
1. （１）半導体基体上に絶縁膜を形成する工程と、前記絶
   縁膜の所定領域をエッチング除去することにより第１導
   電体を露出する相対的に深い第１のコンタクト孔と第２
   導電体を露出する相対的に浅い第２のコンタクト孔とを
   該第１のコンタクト孔及び第２のコンタクト孔の容量が
   ほぼ同一となるように形成する工程と、 前記各導電体を種とする選択化学気相成長法により前記
   第１のコンタクト孔及び前記第２のコンタクト孔内に金
   属を選択的に埋め込む工程と、前記金属に接続された配
   線層を形成する工程とを備えてなることを特徴とする半
   導体装置の製造方法。
2. （２）前記第１のコンタクト孔及び前記第２のコンタク
   ト孔は前記選択化学気相成長法における種となる導電体
   を該導電体の表面積が等しくなるように露出することを
   特徴とする第１請求項記載の半導体装置の製造方法。
3. （３）前記絶縁膜上に大・小の開口を有するマスクパタ
   ーンを形成し、該マスクパターンをマスクとして前記絶
   縁膜をエッチングすることにより平面パターンの小さい
   前記第１のコンタクト孔と平面パターンの大きい前記第
   ２のコンタクト孔を形成することを特徴とする第１請求
   項記載の半導体装置の製造方法。
4. （４）半導体基体上にフロー性を有する第１の絶縁膜を
   形成する工程と、 前記第１の絶縁膜を熱処理によってフローさせる工程と
   、 前記第１の絶縁膜上にフロー性を有しない第２の絶縁膜
   を形成する工程と、 前記第１の絶縁膜及び前記第２の絶縁膜の所定領域をエ
   ッチング除去することにより第１導電体を露出する相対
   的に深い第１のコンタクト孔と第２導電体を露出する相
   対的に浅い第２のコンタクト孔とを該第１のコンタクト
   孔及び第２のコンタクト孔の容量がほぼ同一となるよう
   に形成する工程と、 前記各導電体を種とする選択化学気相成長法により前記
   第１のコンタクト孔及び前記第２のコンタクト孔内に金
   属を選択的に埋め込む工程と、前記金属に接続された配
   線層を形成する工程とを備えてなることを特徴とする半
   導体装置の製造方法。