JPH0230135A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH0230135A
JPH0230135A JP17918888A JP17918888A JPH0230135A JP H0230135 A JPH0230135 A JP H0230135A JP 17918888 A JP17918888 A JP 17918888A JP 17918888 A JP17918888 A JP 17918888A JP H0230135 A JPH0230135 A JP H0230135A
Authority
JP
Japan
Prior art keywords
contact hole
polysilicon layer
layer
insulating film
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17918888A
Other languages
English (en)
Inventor
Tsugumasa Chin
世昌 陳
Hidetoshi Wakamatsu
若松 秀利
Akihiro Sakamoto
明広 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP17918888A priority Critical patent/JPH0230135A/ja
Publication of JPH0230135A publication Critical patent/JPH0230135A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体素子の製造方法に係り、特に、ポリシ
リコンと高融点金属または高融点金属シリサイFの2層
構造からなる配線の製造方法に関するものである。
(従来の技術) 第4図は、従来のポリサイド配線の製造方法を示す。こ
の第4図は、スタンクト型構造のDRAMのピントライ
ンとしてポリサイド配線を形成する場合である。
まずシリコン基板1の表面にゲート酸化膜2を形成し、
その上にゲート電極3を形成し、その側壁にサイドウオ
ール4を形成した後、全表面に中間絶縁膜5を成長させ
る(第4図(d))。
次に、ゲート電極3上に一部重なるようにポリシリコン
でキャパシタの下部電極6を形成した後、その表面にキ
ャパシタ誘電体膜7を形成し、この誘電体膜7を挟んで
下部電極6に重なるようにキャパシタの上部電極8をポ
リシリコンで形成する(第4図(b))。
その後、全表面に層間絶縁IPJ9を形成し、リフロー
によって層間絶縁膜表面を少し平坦にする(第4図(c
))。
その後、層間絶縁膜9と中間絶縁膜5に基板面に達する
コンタクトホールlOを開孔した後、該コンタクトホー
ルlOの内壁部を含む層間絶縁膜9上の全面に、ピント
ラインとしてのポリサイド配線の下層としてポリシリコ
ン層11を形成する(第4図U )。
その後、ポリシリコン層11上にスバンタ法あるいはC
VD法で高融点金属シリサイド層12を堆積させ(第4
図(e))、この2層をビットライン状にパターニング
することにより、該2層からなるビットラインとしての
ポリサイド配線を完成させる。
(発明が解決しようとする課題) しかしながら、上記のような従来のポリサイド配線形成
法では、コンタクトホールlOのアスペクト比が大きい
と、該コンタクトホール10の内壁に沿って形成される
ポリシリコン層11の側壁部に、シャドウエフェクト(
Shadow Effect)の影響によって第4図(
e)に示すように高融点金属シリサイド層12を堆積で
きなくなり、コンタクトホール部で断線や高抵抗化が生
しるといった問題があった。
この発明は、ポリシリコンと高融点金属シリサイドある
いは高融点金属の2層で形成される配線の製造法におい
て、コンタクトホールのアスペクト比が大きくても1.
該コンタクトホール部における配線の断線あるいは高抵
抗化を防止し、信頼性の高い配線を得ようとするもので
ある。
(課題を解決するための手段) この発明では、半導体基板上に絶縁膜を形成し、この絶
縁膜にコンタクトホールを開孔した後、このコンタクト
ホール部を含む前記絶縁股上の全面に、コンタクトホー
ルを埋め込んで厚くポリシリコン層を堆積させ、このポ
リシリコン層の前記絶縁膜上部部分およびコンタクトホ
ール上方部分に不純物を拡散させる。そして、このよう
に不純物を拡散させた後、ポリシリコン層の全面エッチ
バンクを行い所定の膜厚とした後、該ポリシリコン層上
に高融点金属層あるいは高融点金属シリサイド層を堆積
させ、これら2層を配線パターン状にパターニングする
(作 用) 絶縁膜上に、コンタクトホールを埋め込んで厚くポリシ
リコン層を堆積させた後、例えば第1図(e)に示すよ
うにポリシリコン層の絶縁膜上部部分およびコンタクト
ホール上方部分に不純物を拡散させた状態で、該ポリノ
リコン層の全面エッチハックを行うと、該ポリシリコン
層中の不純物分布による選択エツチングによって、例え
ば第1図(f)に示すようにコンタクトホール部分には
厚くポリシリコンを残して、該ポリシリコン層を所定の
膜厚とすることができる。そして、コンタクトホール部
にポリシリコンが厚く残ったことによりコンタクトホー
ル部の急激な段差はなくなり、配線下層のポリシリコン
層の表面は大幅に平坦化されたことになり、その上に高
融点金属あるいは高融点金属シリサイド層を形成するこ
とにより、例えコンタクトホールが高アスペクト比であ
っても、コンタクトホール部に例えば第1図(川に示す
ように高融点金属あるいは高融点金属シリサイド層を均
一に形成することができる。
(実施例) 以下この発明の実施例を図面を参照して説明する。実施
例はいずれもスタンクト型構造のDRAMのピントライ
ンとしてポリサイド配線を形成した場合である。
第1図はこの発明の第1の実施例を示す。この第1の実
施例は、ポリノリコン層に対する不純物の選択拡散を、
層間絶縁膜表面の不純物拡散源j模から行うようにした
ものである。
まず、シリコン基板21の表面にゲート酸化膜22を形
成し、その上にゲート″]i23を形成し、その側壁に
サイドウオール24を形成した後、全表面に中間絶縁膜
25を成長させる(第1図(a))。
次に、ゲート電極23上に一部重なるようにポリシリコ
ンでキャパシタの下部電極26を形成した後、その表面
にキャパシタ誘電体膜27を形成し、この誘電体膜27
を挟んで下部電極26に重なるようにキャパシタの上部
電極28をポリシリコンで形成する(第1図(b))。
その後、全表面に層間絶縁膜29を形成し、さらにその
表面に不純物拡散a膜30を形成する(第1図(c1)
、この不純物拡散源膜30は、r’、As。
Bなどの不純物を高濃度に含んだSi3N、、BPSG
、PSGなどの絶縁膜であり、IVrl(ton Va
porDepos i日on)法などにより1ooo人
程度の厚さに形成される。
次に、この不純物拡散源膜30と層間絶縁膜29さらに
は中間絶縁膜25に基板面に達するコンタクトホール3
1を開花(第1図(d))した後、このコンタクトホー
ル部を含む眉間絶縁膜(表面には不純物拡散源膜30を
有する)」−の全面に、コンタクトホール31を埋め込
んで厚くポリシリコン層32を堆積させる(第1図(e
))。
その後、熱処理を行うことにより、層間絶縁膜29表面
の不純物拡散源膜30から不純物をポリシリコン層32
中に拡散させる。この時、コンタクトホール部を除く眉
間絶縁膜29表面に不純物拡散源膜30が形成されてい
るから、前記第1図(e)に示すように、不純物は、層
間絶縁膜上部部分のポリシリコン層32と、横からコン
タクトホール上方部分のポリシリコン層32に分布する
ようになる。
このように不純物が選択拡散されたポリシリコン層32
を次に異方性エツチングによって全面エッチバンクし、
所定の膜厚とする(第1図(f))。
この時、不純物の分布によって選択エツチングができる
。すなわち、不純物が分布している部分のエンチングレ
ートは速く、分布しない領域のエツチングレートは遅い
。これを利用して、第1図(e)の不純物分布状態にあ
るポリシリコン層32によれば、前記第1図(f)に示
すように、コンタクトホール31部分に厚くポリシリコ
ンを残し°ζ、所定の膜厚とすることができる。そして
、コンタクトホール部にポリシリコンが厚く残ったこと
によりコンタクトホール部の急激な段差はなくなり、ポ
リサイド配線下層材料のポリシリコン1132表面は大
幅に平坦化されたことになる。したがって、次に、第1
図(g)に示すようにポリシリコン層32上に高融点金
属シリサイド層33を形成するが、例えコンタクトホー
ル31が高アスペクト比であっても、該コンタクトホー
ル部においても高融点金属シリサイド層33を均一に形
成することができる。
そして、高融点金属シリサイド層33を形成したら、次
に、このシリサイド層33とその下のポリシリコン層3
2をビットライン状にパターニングすることにより、こ
れら2層からなるピントラインとしてのポリサイド配線
を完成させる。なお、高融点金属シリサイド層33形成
時の熱で、ポリシリコン層32中の不純物は、コンタク
トホール31内のポリシリコン層部分にも拡ntする。
第2図(a)〜(樽はこの発明の第2の実施例を示す。
この第2の実施例は、ポリシリコン層に対する不純物選
択拡散法として、層間絶縁膜表面に対する不純物の高濃
度イオン注入、その注入部からの拡散を用いる。その他
は第1の実施例と同一であり、そこで、上記相違点のみ
以下説明する。
第2図(c)に示すように全面に眉間絶縁膜29を形成
した後、同図のように、核層間絶縁膜29の表面に不純
物(リンなど)を高ドーズ量(少なくとも5 E 16
 cm−”)でイオンl主人する。このイオン注入部に
符号41を付す。
次いで、この眉間絶縁BIi!29と中間絶縁膜25に
コンタクトホール3Iを開孔(第2図(d))した後、
該コンタクトホール部を含む層間絶縁膜29上の全面に
、コンタクトホール31を埋め込んで厚くポリシリコン
層32を形成する(第2図(e))。
その後、熱処理する。すると、層間絶縁膜29の表面イ
オン注入部41から不純物がポリシリコン層32に拡散
され、ポリシリコン層32には前記第2図(e)に示す
ように、第1の実施例の場合と同様に、層間絶縁膜上部
部分およびコンタクトホール上方部分に不純物が拡散さ
れる。
その後は第1の実施例と同一の工程を進めることにより
、信頼性の高いポリサイド配線を形成することができる
第3図(a)〜(i)はこの発明の第3の実施例を示す
この第3の実施例は、コンタクトホール部を含む眉間絶
縁膜上の全面に形成されたポリシリコン層の、コンタク
トホール上方部分を除く表面部に高濃度に不純物をイオ
ン注入し、その部分からの拡散により、該ポリシリコン
層に対する不純物の選択拡散を行おうとするものである
。その他は第1および第2の実施例と同一である。そこ
で、第3の実施例独自の選択拡散法のみ以下詳述する。
第3図(c)に示すように全面に層間絶縁膜29を形成
し、この層間絶縁II!#29と中間絶縁膜25にコン
タクトホール31を開孔(第3図(d))した後、この
コンタクトホール部を含む層間絶縁膜29上の全面に、
コンタクトホール31を埋め込んで厚くポリシリコン層
32を堆積させる(第3図(e))。
次に、ポリシリコン層32の、コンタクトホール上方部
分の表面に、例えば層間絶縁膜と同一材質からなる選択
イオン注入のためのマスク51を形成する(第3図(f
))。
次いで、そのマスク51をマスクとして、同第3図(f
)に示すように、ポリシリコン層32の、コンタクトホ
ール上方部分を除く表面部に、不純物を高ドーズ量でイ
オン注入する。このイオン注入部に符号52を付す。
その後、マスク51を除去し、代わりに不純物の外向拡
散を防ぐ、意味で第3図(6)に示すようにキャンプ層
(SiO□、5iJn などからなる)53をポリシリ
コン層32の表面に形成した状態で熱処理を実施する。
すると、ポリシリコン層32の、コンタクトホール上方
部分を除く表面部のイオン注入部52から不純物が拡散
され、ポリシリコン層32には第1.第2の実施例と同
様に、第3図(濁に示すように、眉間絶縁膜上部部分お
よび:Jコンタクトホール上方部分不純物が拡散される
その後はキャップ層53を除去した上で第1゜第2の実
施例と同様の工程を進めることにより、信転性の高いポ
リサイド配線を形成することができる。
なお、以上の実施例は、いずれもポリサイド配線(ポリ
シリコン層と高融点金属シリサイド層の2層構造)を製
造する場合であるが、高融点金属シリサイド層に代えて
高融点金属層を形成すれば、咳高融点金属層とポリシリ
コン層からなる2層構造の配線を形成できる。この高融
点金属層とポリシリコン層の2層構造の配線でも従来ポ
リサイド配線と同様の問題点があり、この発明によれば
解決できる。
また、実施例はスタンクト型構造のDRAMのビットラ
インを製造する場合であるが、この発明はその他の配線
形成に応用できることは勿論である。
(発明の効果) 以上詳述したように、この発明の方法によれば、コンタ
クトホール部にポリシリコンを厚く残して該ポリシリコ
ン層を所定の膜厚とし得、コンタクトホール部での急激
な段差はなくせるから、ポリシリコン層と高融点金属シ
リサイド層または高融点金属層からなる2層構造の配線
をvjA造する場合において、コンタクトホール部が高
アスペクト比であっても、該コンタクトホール部に上層
の高融点金属シリサイド層あるいは高融点金属層を跡切
れなく均一に形成することができるようになり、コンタ
クトホール部で断線や高抵抗化が生じない信顛性の高い
配線を得ることができる。
【図面の簡単な説明】
第1図はこの発明の半導体素子の製造方法の第1の実施
例を示す工程断面図、第2図はこの発明の第2の実施例
を示す工程断面図、第3図はこの発明の第3の実施例を
示す工程断面図、第4図は従来のポリサイド配線の製造
方法を示す工程断面図である。 21・・・シリコン基板、29・・・層間絶縁膜、31
・・・コンタクトホール、32・・・ポリシリコン層、
33・・・高融点金属シリサイド層。 第 図 −tncn−〜η− 〜〜(’lQrつrつ寸 車列ヤシ[1MN〜J5)ミiで巳イタ′II め]ニ
オさ1訪ロイ)Eイ]第3図

Claims (1)

  1. 【特許請求の範囲】 (a)半導体基板上に絶縁膜を形成し、この絶縁膜にコ
    ンタクトホールを開孔する工程と、 (b)そのコンタクトホール部を含む前記絶縁膜上の全
    面に、コンタクトホールを埋め込んで厚くポリシリコン
    層を堆積させる工程と、 (c)そのポリシリコン層の前記絶縁膜上部部分および
    コンタクトホール上方部分に不純物を拡散させる工程と
    、 (d)このように不純物拡散が行われたポリシリコン層
    に対して全面エッチバックを施すことにより、コンタク
    トホール部には厚くポリシリコンを残して該ポリシリコ
    ン層を所定の膜厚とする工程と、(e)その後、ポリシ
    リコン層上に高融点金属層あるいは高融点金属シリサイ
    ド層を堆積させ、これら2層を配線パターン状にパター
    ニングする工程とを具備してなる半導体素子の製造方法
JP17918888A 1988-07-20 1988-07-20 半導体素子の製造方法 Pending JPH0230135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17918888A JPH0230135A (ja) 1988-07-20 1988-07-20 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17918888A JPH0230135A (ja) 1988-07-20 1988-07-20 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH0230135A true JPH0230135A (ja) 1990-01-31

Family

ID=16061478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17918888A Pending JPH0230135A (ja) 1988-07-20 1988-07-20 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0230135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216342A (ja) * 1992-11-24 1994-08-05 Hyundai Electron Ind Co Ltd 高集積半導体接続装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216342A (ja) * 1992-11-24 1994-08-05 Hyundai Electron Ind Co Ltd 高集積半導体接続装置及びその製造方法
JP2509456B2 (ja) * 1992-11-24 1996-06-19 ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド 高集積半導体接続装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPH0133945B2 (ja)
JP2578193B2 (ja) 半導体素子の製造方法
JPH09139429A (ja) 半導体装置の製造方法
US5192713A (en) Method of manufacturing semiconductor devices having multi-layered structure
JP2812288B2 (ja) 半導体装置の製造方法
JPH11340341A (ja) 半導体記憶装置およびその製造方法
JPH0230135A (ja) 半導体素子の製造方法
JPH0541457A (ja) 半導体装置の製造方法
JPH01201940A (ja) 半導体装置の電極配線形成方法
JPH067576B2 (ja) 多層配線構造を有する半導体装置の製造方法
JPS62224077A (ja) 半導体集積回路装置
JPH0637108A (ja) 半導体装置の製造方法
JPS5917866B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS61154150A (ja) 半導体装置の製造方法
JP2001023923A (ja) コンタクトパッドの製造方法
JPS6092623A (ja) 半導体装置の製造方法
JPS61112367A (ja) 半導体記憶装置の製造方法
JPH021922A (ja) 半導体装置の製造方法
JPH0410620A (ja) 半導体装置の製造方法
JPH06302544A (ja) 半導体装置及びその製造方法
JPS6038873A (ja) 半導体装置の製造方法
JPH03266438A (ja) 半導体装置の製造方法
JPH0513594A (ja) 半導体装置およびその製造方法
JPH07283326A (ja) コンタクト構造およびその製造方法
JPS60241249A (ja) 半導体装置