JPS5917866B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は、シリコンゲートＭＯＳ型半導体装置において
、半導体装置表面を平坦化し、且つ、短チャンネルＭＯ
Ｓトランジスタを形成し、さらにヌ そのたとえば負荷
部を低濃度に拡散された多結晶シリコン層によつて実現
しうる半導体装置の製造方法に関する。

従来、標準的なシリコンゲートＭＯＳトランジスタは第
１図に示すようにシリコンゲート近傍あＯ るいは配線
用多結晶シリコン膜近傍に大きな段差が発生することは
不可避である。

第１図において１はシリコン基板、２はソース領域、３
はドレイン領域、４は二酸化シリコン絶縁膜、５はゲー
ト用の二酸化シリコン絶縁膜、６はゲート用の多給５
晶シリコン膜、□は配線用の多結晶シリコン膜、８は気
相成長法による二酸化シリコン絶縁膜、９は例えばアル
ミニウムの電極をそれぞれ示す。第１図で気相成長法に
おける二酸化シリコン絶縁膜８とシリコン基板１との間
に生ずる段差はそ０ の角の部分でアルミニウムが薄く
なり、断線を起すことがしばしばあり、この断線を防ぐ
にはアルミニウムの厚みを厚くしたり、あるいはその幅
を大きくしたりする必要がある。また、工程中に生ずる
この段差はフォトリングラフィ工程における５ 転写精
度を悪くする。これらの理由により、第１図における標
準的なシリコンゲートＭＯＳトランジスタては、超高集
積度ＭＯＳＬＳＩを実現することが困難であると考えら
れる。上記欠点を改良する方法として、窒化シリコン０
膜をマスクとして用いた多結晶シリコン膜の選択酸化
法が用いられている。

この方法により構成される従来のＭＯＳトランジスタを
第２図に示す。第２図において、第１図と同じ部分を示
す部分に対応する番号は、第２図においても同じ番号を
付５ し、重複説明は省略する。第２図において、１０
は窒化シリコン膜、１０１は多結晶シリコンを選択酸化
して得られる二酸化シリコン絶縁膜である。第２図にお
いては、配線用多結晶シリコン膜７は窒化シリコン膜１
０をマスクとして用いた選択酸化により形成され、配線
用多結晶シリコン膜近傍は平坦化されている。しかし、
シリコンゲート６の近傍では依然として気相成長法によ
る二酸化シリコン絶縁膜８とシリコン基板１との間に生
ずる段差は残存している。従つて、前述した欠点は第１
図に示し素子より改善されているが、完全には平坦化さ
れておらず、前述した問題は一掃はされていない。次に
、短チヤンネルＭＯＳトランジスタにおいては、パンチ
スルー耐圧の向上、およびしきい電圧のチヤンネル長依
存性の減少を計るために、浅い拡散層を設ける必要があ
るが、他方、ソース，ドレイン拡散層の接合深さを浅く
することの欠点はシート抵抗の増大、ＰＮ接合耐圧の低
下等が見られる。

これらの点を考慮して、第３図に見られるようにソース
，ドレイン拡散層は各々接合部分の浅い部分と深い部分
で構成されている。第３図において、第１図と同じ部分
を示す部分に対応する番号は、第３図においても同じ番
号を付し、重複説明は省略する。第３図においてソース
およびドレイン拡散層２，３の接合部分の深い領域は熱
拡散により、浅い領域はイオン注入により形成されてお
り、工程としてはやや複雑であるとともに段差が存在し
、前述した問題がある。以上、シリコンゲートＭＯＳト
ランジスタについて、平坦化および短チヤンネルに関し
て説明したが、本発明によるシリコンゲートＭＯＳ型半
導体装置は従米例の問題点について鑑み、これらの問題
点を解決したシリコンゲートＭＯＳ型半導体装置の製造
方法を提供せんとするものである。

即ち、本発明による半導体装置の製造方法により、素子
表面の平坦化された短チヤンネルＭＯＳトランジスタお
よび抵抗を比較的簡単な工程により実現しうるものであ
る。すなわち、従来、ＭＯＳトランジスタの負荷部を単
一の拡散層で実現すると大面積を要しそのために、負荷
部もＭＯＳトランジスタで構成するのが通常であつた。

しかし、本発明によれば、多結晶シリコン層のシート抵
抗は極めて高い（数百ＭΩ／口以上）ために、この多結
晶シリコン層に任濃度に不純物を拡散して、ＭＯＳトラ
ンジスタの負荷部を比較的小さい面積で構成することが
出来る。以下、本発明による半導体装置の製造方法をｎ
チヤンネルＭＯＳトランジスタについて、図面に従つて
詳細に説明する。

第４図Ａに示すようにシリコン基板１０上にゲート部分
を含む二酸化シリコン絶縁膜１１を形成し、フオトレジ
スタ膜のパターンを用いて、シリコン基板１０中にソー
スおよびドレインの深い接合部分の拡散領域を設けるた
めの開孔部１２ａ，１２ｂを二酸化シリコン絶縁膜１１
の所望の部分に設ける。

次゛に、上記二酸化シリコン絶縁膜１１およびその開孔
部のシリコン基板１０上に多結晶シリコン層１３を形成
し、例えば、二酸化シリコン絶縁膜のマスク（図には示
していない）を用いてｎ型不純物（リン或いはヒ素）を
後の工程でフイールド領域となる部分に相当する多結晶
シリコン領域１３ａおよびＭＯＳトランジスタの拡散抵
抗となる部分に相当する多結晶シリコン領域１３ｂを除
いた多結晶シリコン領域１３ｃに添加する。この様子を
第４図Ｂに示す。次に、第４図Ｃに示すように多結晶シ
リコン１３上に窒化シリコン膜を形成する。

すなわち、窒化シリコン膜上に二酸化シリコン膜（図に
示していない）を形成し、フオトレジストマスクを用い
て二酸化シリコン膜のパターン出しを行ない、次に二酸
化シリコン膜をマスクとして窒化シリコン膜のパターン
出しを行なう。この工程で得られる窒化シリコン膜のパ
ターンマスク１４の形成すべき場所は、ゲート部に相当
する二酸化シリコン絶縁膜１２上で、この領域より小さ
く設けられた部分である。これにより、以下の工程でセ
ルフアライン拡散が可能となる。さらにこの部分は短チ
ヤンネルＭＯＳトランジスタを実現するために１〜４μ
ｍのゲート幅に相当するように窒化シリコン膜１４の幅
をする必要がある。窒化シリコン膜のパターンマスク１
４の形成すべき他の場所は二酸化シリコン絶縁膜１１の
開孔部１２ａ，１２ｂ上およびトランジスタの負荷部を
形成する領域である。次に、上記窒化シリコン膜１４を
用いて多結晶シリコン層１３を選択酸化する。

このとき、酸化される部分は最初の多結晶シリコン層の
厚みに比較してそのほぼ倍の厚みになるために、選択酸
化によつて素子表面を平坦化するためには、あらかじめ
二酸化シリコン膜（図に示していない）および窒化シリ
コ７膜をマスクとして多結晶シリコン層をケミカルエツ
チングあるいはプラズマエツチングにより、多結晶シリ
コン層の厚みをほぼ半分にしておく必要がある。この状
態で、選択酸化を行なうことにより素子表面が平坦化さ
れる。ここで１５ａはフイールド酸化膜、１５ｂは各電
極を互いに分離する二酸化シリコン絶縁膜、１６ａはソ
ースおよびドレイン電極部に相当する多結晶シリコン領
域、１６ｂは多結晶シリコンゲート領域１６ｃはＭＯＳ
トランジスタの負荷部を構成する拡散抵抗の引き出し部
の役目をする多結晶シリコン領域である。この選択熱酸
化により窒化シリコ７膜１４を除去後、素子表面が平坦
化されると共に、基板１０に二酸化シリコン絶縁膜の開
孔部１２ａ，１２ｂを通して不純物が拡散され深い拡散
領域１７が形成される。また、不純物を含む多結晶シリ
コンの領域が熱酸化されると、内部にドープされている
不純物が二酸化シリコンゲート絶縁膜１１を通してシリ
コン膜１０内へ拡散し、浅い拡散領域１８を形成する。
これは不純物が添加された多結晶シリコン層１３ｃが熱
酸化シリコン絶縁膜を一種の溶融状態にし、一種のドー
プド・オキサイド層が形成され、このドープト・オキサ
イドから不純物がシリコン基板１０に拡散されるためで
ある。この二酸化シリコン絶縁膜からの拡散は多結晶シ
リコンから直接シリコン基板に拡散され形成される接合
領域１７に比較して浅くなりこの浅い接合領域１８（０
．３μ程度）は熱酸化時間によつて制御出来、これによ
り１７，１８からなる短チヤンネルＭＯＳトランジスタ
のソースおよびドレイン領域が形成される。なお、上面
に窒化シリコ７膜１４が設けられており、酸化されない
部分で下面に二酸化シリコン絶縁膜がある部分すなわち
ゲート領域および抵抗層引出し領域ではシリコン基板１
０への拡散は起らない。

また、フイールド領域１５ａはもともと不純物が添加さ
れていないのでシリコン基板１０への拡散は起らない。
以上から判るように、本実施例では、不純物を添加した
多結晶シリコンを酸化して、二酸化シリコン膜とすると
きに、シリコン基板にソース・ドレイン領域を同時に形
成出米る。

この場合、いわゆるセルフアラインメント方式の拡散と
同じであるから、ゲート電極とソース，ドレインとの重
なりを小さくすることが出来る。また、ソース，ドレイ
ン領域は接合部分の浅い領域と深い領域を同時に形成出
来るために、ゲート電極幅を１〜４μｍに設定すること
により、工程数を増加させることなく、拡散層のシート
抵抗を小さくしてＭＯＳトランジスタの耐圧の向上が計
れる。さらに、ソース，ドレイン領域とアルミニウム金
属配線は直接接触させず、不純物を添加した多結晶シリ
コン層１６ａを中間の導電層として用いるために素子表
面全面にわたつて平坦化が実現出米る。

次に、第４図Ｄに示すように窒化シリコン膜１４を除去
後、例えばレジストマスク１９を用いて、イオン注入法
により所望の位置に低濃度のＰ或いはＡｓを多結晶シリ
コン中２０に導入しレジスト除去後熱処理を施す。

この部分のシート抵抗は容易に数百ＫΩ／口以上に出来
るので、小さな面積で負荷部を形成することが出来る。
なお、イオン注入はレジストマスクを用いずにウエハ全
面に行なつても問題ない。なぜなら、抵抗層を形成する
領域以外の場所は第４図Ｃ，Ｄに示すように、厚い酸化
膜あるいは高濃度のｎ型多結晶シリコン層であるからで
ある。次に、第４図Ｅに示すように、気相成長法により
二酸化シリコン膜２１を形成し、開孔部を設けてその上
面にアルミニウム膜２２を形成し、このアルミニウム膜
２２をフオトエツチングにより所望のパターンに形成し
て、配線を行なう。

なお、上記実施例中、第４図Ｅにおいて、アルミニウム
膜２１形成前に気相成長法による二酸化シリコン膜は必
ずしも設ける必要はない。

すなわち、第４図Ｃにおいて、不純物を添加した多結晶
シリコン層１６ａ，１６ｂ，１６ｃの上面でアルミニウ
ム膜とコンタクトすべき部分のみに前述したと同様に窒
化シリコン膜を形成し、選択酸化を施し窒化シリコン膜
を除去後、素子表面が平坦になるようにし、アルミニウ
ム膜を素子上面に形成し、このアルミニウム膜をフオト
エツチングにより所望のパターンに形成して上層の配線
を行なつてもよい。

但し、最初に形成する多結晶シリコンの厚みは、前述し
た場合より厚くする必要がある。この様子を第５図に示
す。第５図において、２３が第２回目の選択酸化によつ
て形成された多結晶シリコン領域、２４はアルミニウム
膜である。

第５図において、第４図と同じ部分を示す部分に対応す
る番号は、第５図においても同じ番号を付し、重複説明
は省略する。これから、判るように、本実施例ではセル
フアラインコンタクトが実現され、素子全面にわたつて
完全に平坦化がなされており、集積度の向上が更に期特
出来る。なお、上述の実施例では負荷抵抗を作成したが
、集積回路における通常の抵抗も同様に作成することが
できる。

以上、述べたことから判るように本発明による半導体装
置の製造方法によりソース，ドレイン領域形成時にイオ
ン注入を用いらず工程数の簡略化が計れ、１〜４μｍの
ゲート幅を有する短チヤンネルＭＯＳトランジスタで且
つ、素子表面が平坦化された半導体装置を実現出米る。

また、低濃度に不純物を添加した多結晶シリコン層のシ
ート抵抗を高くすることが出米るために、小さな面積で
、抵抗を形成することが出来る。すなわち、本発明によ
れば、（１）平坦化により、レジスト塗布面の凹凸は極
めて小さく、フオトレジストパターン形成精度の向上が
計れる。

（２）平坦化により、アルミニウム配線、多結晶シリコ
ンゲートの断線が防止出来る。

（３） ドープドオキサイドからのセルフアラインプロ
セス，セルフアラインコンタクトが実現出米、コンタク
ト面積の減少と不良防止が計れる。

（４）浅い接合部分の拡散領域があり、短チヤンネルＭ
ＯＳトランジスタおよび抵抗を容易に作成することがで
きる。

【図面の簡単な説明】

第１図は標準的なシリコンゲートＭＯＳトランジスタの
従来例を示す拡大断面図、第２図は選択酸化法を用いた
従来のシリコンゲートＭＯＳトランジスタの拡大断面図
、第３図は従来の短チヤンネルＭＯＳトランジスタの拡
大断面図、第４図Ａ〜Ｅは本発明の一実施例にかかるシ
リコンゲートＭＯＳトランジスタの製造工程断面図、第
５図は本発明による他の実施例のシリコンゲートＭＯＳ
トランジスタの一部の工程拡大断面図である。 １０・・・・・・シリコン基板、１１・・・・・・二酸
化シリコンゲート絶縁膜、１２ａ，１２ｂ・・・・・・
二酸化シリコンゲート絶縁膜に設けられた開孔部、１３
・・・・・・多結晶シリコン層、１３ａ，１３ｂ・・・
・・・不純物を添加しない多結晶シリコン層、１３ｃ・
・・・・・不純物を添加した多結晶シリコン層、１４・
・・・・・窒化シリコン層、１５ａ・・・・・・フイー
ルド酸化膜領域、１５ｂ・・・・・・二酸化シリコン層
、１６ａ・・・・・・不純物を添加した多結晶シリコン
層、１６ｂ・・・・・・多結晶シリコンゲート部、１７
・・・・・・深い拡散接合領域を有するソース，ドレイ
ン領域、１８・・・・・・浅い拡散領域を有するソース
あるいはドレイン領域、２０・・・・・・多結晶シリコ
ン中に設けられた負荷抵抗部。

Claims (1)

【特許請求の範囲】
1. １ シリコン基板表面にゲート絶縁膜となる二酸化シリ
   コン膜を形成する工程と、前記二酸化シリコン膜を選択
   的にエッチングして開孔部を形成する工程と、全面に多
   結晶シリコン膜を形成する工程と、前記多結晶シリコン
   膜のトランジスタ形成領域及び抵抗の引き出し部に相当
   する領域に不純物を選択的に拡散する工程と、前記多結
   晶シリコンのゲート形成領域、抵抗形成領域及び前記開
   孔部上に選択的に窒化シリコン膜を形成する工程と、前
   記窒化シリコン膜を酸化マスキングとして前記多結晶シ
   リコンを熱酸化により二酸化シリコン膜に変換すると同
   時に、前記ゲート酸化膜の開口部に位置する酸化しない
   多結晶シリコンから前記シリコン基板へ深い拡散を行な
   うとともに酸化された多結晶シリコンからゲート酸化膜
   を介してシリコン基板中へ浅い拡散を行なつてソース、
   ドレイン領域を形成する工程と、前記多結晶シリコン膜
   の抵抗形成領域に低濃度に不純物を拡散して抵抗領域を
   形成する工程とを備えたことを特徴とする半導体装置の
   製造方法。