CN107533972A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107533972A
CN107533972A CN201780000314.3A CN201780000314A CN107533972A CN 107533972 A CN107533972 A CN 107533972A CN 201780000314 A CN201780000314 A CN 201780000314A CN 107533972 A CN107533972 A CN 107533972A
Authority
CN
China
Prior art keywords
semiconductor device
manufacture method
semiconductor wafer
cover layer
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780000314.3A
Other languages
English (en)
Other versions
CN107533972B (zh
Inventor
小笠原淳
伊东浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107533972A publication Critical patent/CN107533972A/zh
Application granted granted Critical
Publication of CN107533972B publication Critical patent/CN107533972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体装置的制造方法,包含:半导体晶片准备工序,准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片;以及玻璃覆盖膜形成工序,在使无铅玻璃微粒子悬浮于溶媒的悬浮液中,将第一电极板与第二电极板以在所述悬浮液中浸渍后的状态对向设置,同时,在所述第一电极板与所述第二电极板之间将所述半导体晶片以所述玻璃覆盖膜形成面朝向所述第一电极板一侧的状态,通过电泳沉积法在所述玻璃覆盖膜形成面上形成玻璃覆盖膜。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
以往,众所周知有一种包含在半导体晶片(Wafer)的表面形成玻璃覆盖膜的玻璃覆盖膜形成工序的半导体装置的制造方法(例如,特开昭63-22457号公报、特开昭60-94729号公报、特开昭57-143832号公报)。
在该半导体装置的制造方法中,是通过电泳沉积法(EPD:ElectrophoreticDeposition),使不含铅的无铅玻璃微粒子在半导体晶片的台面(mesa)沟槽中沉积,然后,对在该沟槽中沉积的无铅玻璃微粒子进行烧制后,使其玻璃化,从而来形成半导体装置的钝化(passivation)膜。
在上述以往的半导体装置的制造方法中,在依靠电泳沉积法的玻璃覆盖膜形成工序中,使用的是将无铅玻璃微粒子悬浮于溶媒的悬浮液。而且,添加于该悬浮液中的电解质溶液的特性并不一定是固定的。
由于该电解质溶液特性的偏差,导致通过电泳沉积法使不含铅的无铅玻璃微粒子相对于半导体晶片的台面沟槽的附着性不稳定,从而无法将沉积于台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上(无铅玻璃微粒子沉积物在厚度达到规定的厚度前不附着)。
并且,例如由于该无铅玻璃微粒子沉积物的厚度的偏差,会导致对该沉积物进行烧制后玻璃化的钝化膜的膜厚也会偏差,因此就会导致从半导体晶片上切割分离后的半导体装置的钝化膜的绝缘性(反向特性)产生偏差从而降低该半导体装置的可靠性。
如上述般,在以往的半导体装置的制造方法中依靠电泳沉积法的玻璃覆盖膜形成工序中,由于添加于悬浮液中的电解质溶液特性的偏差,导致通过电泳沉积法使不含铅的无铅玻璃微粒子相对于半导体晶片的台面沟槽的附着性不稳定,从而无法将沉积于台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
因此,本发明的目的是:提供一种能够将沉积于台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上的半导体装置的制造方法。
发明内容
本发明的一种形态所涉及的半导体装置的制造方法,包含:
半导体晶片准备工序,准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片;以及玻璃覆盖膜形成工序,在使无铅玻璃微粒子悬浮于溶媒的悬浮液中,将第一电极板与第二电极板以在所述悬浮液中浸渍后的状态对向设置,同时,在所述第一电极板与所述第二电极板之间将所述半导体晶片以所述玻璃覆盖膜形成面朝向所述第一电极板一侧的状态,通过电泳沉积法在所述玻璃覆盖膜形成面上形成玻璃覆盖膜,
其特征在于:
其中,在所述玻璃覆盖膜形成工序中使用的所述悬浮液为:在将含有所述无铅玻璃微粒子的所述溶媒的介电常数控制在第一范围内后,在该溶媒中,加入表面活性剂、水、以及作为含有有机溶剂与硝酸的混合液的电解质溶液,从而将其导电系数控制在第二范围内,
所述溶媒的介电常数的所述第一范围为7~11,
所述悬浮液的导电系数的所述第二范围为100nS/cm~400nS/cm,
所述电解质溶液的导电系数的所述第三范围为90μs/cm~130μs/cm。
在所述半导体装置的制造方法中,其特征在于:
其中,通过对所述表面活性剂、所述水、以及所述电解质溶液中的至少任意一个进行调整,从而将所述悬浮液的所述导电系数控制在所述第二范围内。
在所述半导体装置的制造方法中,其特征在于:
其中,所述有机溶剂为异丙醇(isopropyl alcohol)或醋酸乙酯(ethylacetate)。
在所述半导体装置的制造方法中,其特征在于:
其中,通过对所述混合液中所述硝酸的配比进行调整,从而将所述电解质溶液的所述导电系数控制在所述第三范围内。
在所述半导体装置的制造方法中,其特征在于:
其中,所述溶媒为含有异丙醇与醋酸乙酯的混合溶媒。
在所述半导体装置的制造方法中,其特征在于:
其中,通过对所述混合液中所述醋酸乙酯的配比进行调整,从而将所述溶媒的介电常数控制在所述第一范围内。
在所述半导体装置的制造方法中,其特征在于:
其中,所述无铅玻璃微粒子中含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一种成分。
在所述半导体装置的制造方法中,其特征在于:
其中,所述表面活性剂为非离子表面活性剂。
在所述半导体装置的制造方法中,其特征在于:
其中,所述表面活性剂为聚乙二醇(Polyethyleneglycol)。
在所述半导体装置的制造方法中,其特征在于:
其中,所述半导体晶片准备工序包含:
准备在主面上具备平行pn结的半导体晶片的工序;
通过从所述半导体晶片的一方的表面形成深度超过所述pn结的沟槽,从而在所述沟槽的内面形成所述pn结露出部的工序;以及
在所述沟槽的内面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
在所述半导体装置的制造方法中,其特征在于:
其中,所述半导体晶片准备工序包含:
在所述半导体晶片的表面形成pn结露出部的工序;以及
所述半导体晶片的表面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
发明效果
本发明的一种形态所涉及的半导体装置的制造方法,包含:半导体晶片准备工序,准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片;以及玻璃覆盖膜形成工序,在使无铅玻璃微粒子悬浮于溶媒的悬浮液中,将第一电极板与第二电极板以在所述悬浮液中浸渍后的状态对向设置,同时,在所述第一电极板与所述第二电极板之间将所述半导体晶片以所述玻璃覆盖膜形成面朝向所述第一电极板一侧的状态,通过电泳沉积法在所述玻璃覆盖膜形成面上形成玻璃覆盖膜,其中,在所述玻璃覆盖膜形成工序中使用的所述悬浮液为:在将含有所述无铅玻璃微粒子的所述溶媒的介电常数控制在第一范围内后,在该溶媒中,加入表面活性剂、水、以及作为含有有机溶剂与硝酸的混合液的电解质溶液,从而将其导电系数控制在第二范围内,所述溶媒的介电常数的所述第一范围为7~11,所述悬浮液的导电系数的所述第二范围为100nS/cm~400nS/cm,所述电解质溶液的导电系数的所述第三范围为90μs/cm~130μs/cm。
即,在本发明的一种形态所涉及的半导体装置的制造方法中,先是将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围内,接着在介电常数被控制在第一范围内的溶媒中,加入表面活性剂、水、以及作为含有有机溶剂与硝酸的混合液的电解质溶液,通过使用导电系数被控制在第二范围内的悬浮液的电泳沉积法,使该悬浮液中的无铅玻璃微粒子沉积在半导体晶片的台面沟槽中。
通过这样,就能够将被沉积在半导体晶片上形成的台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
特别是,由于无铅玻璃微粒子沉积物的厚度被控制在了规定的厚度上,因此对该沉积物进行烧制后的玻璃化的钝化膜的膜厚也就被控制在了规定的膜厚上,因此就能够减少从半导体晶片上切割分离后的半导体装置的钝化膜的绝缘性(反向特性)的偏差从而提升该半导体装置的可靠性。
简单附图说明
图1是第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图2是紧接着图1的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图3是紧接着图2的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图4是紧接着图3的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图5是紧接着图4的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图6是紧接着图5的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图7是紧接着图6的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图8是紧接着图7的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图9是从横方向看玻璃覆盖膜形成装置1时的截面图。
图10是展示第一实施方式所涉及的半导体装置的制造方法中的电泳沉积法中所使用的悬浮液12的组成的一个例子的图。
图11是展示作为异丙醇与醋酸乙酯的混合液的溶媒的介电常数,与异丙醇和醋酸乙酯的体积比(%)之间的关系的一个例子的图。
图12是通过比较例所涉及的半导体装置的制造方法,使无铅玻璃微粒子沉积在台面沟槽中的半导体晶片的上方面展示图。
图13是通过第一实施方式所涉及的半导体装置的制造方法,使无铅玻璃微粒子沉积在台面沟槽中的半导体晶片的展示图。
图14是悬浮液导电系数的第二范围(EC)与利用该悬浮液处理后的无铅玻璃微粒子附着状态之间的关系图。
用于实施发明的最佳方式
以下,将基于附图对本发明涉及的实施方式进行说明。
【第一实施方式】
第一实施方式涉及的半导体装置的制造方法如图1至图8所示,依次包括:“半导体晶片准备工序”、“氧化膜去除工序”、“粗面化区域形成工序”、“电极形成工序”以及“半导体晶片切割工序”。下面,将按照工序顺序对实施方式涉及的半导体装置的制造方法进行说明。
(a)半导体晶片准备工序
首先,在通过从n-型半导体晶片(例如,直径4英寸的n-型硅晶片)110的一方的表面的p型掺杂物扩散来形成p+型扩散层112的同时,通过从另一方的表面的n型掺杂物扩散来形成n+型扩散层114,从而准备在主面上形成有平行pn结的半导体晶片(图1)。
然后,通过热氧化在p+型扩散层112以及n+型扩散层114的表面形成氧化膜116、118(图1)。
接下来,通过光刻蚀法,在氧化膜116的规定部位上形成规定的开口部。在对氧化膜蚀刻后,继续对半导体晶片继续进行蚀刻,从而从半导体晶片的一方的表面上形成深度超过pn结的沟槽120(台面沟槽)(图2)此时,沟槽120的内面上就会形成pn结露出部A。即,在半导体晶片的表面形成pn结露出部。
接下来,通过使用干氧(DryO2)的热氧化法,在沟槽120的内面形成由硅氧化膜构成的基底绝缘膜121(图3)。即,在半导体晶片的表面(沟槽120的内面)形成基底绝缘膜121从而使之覆盖pn结露出部A。
再有,基底绝缘膜121的厚度例如定在5nm~60nm范围内(例如20nm)。基底绝缘膜121的形成,是通过在将半导体晶片放入扩散炉后,以一边流通氧气一边在900℃的温度下处理十分钟的方式进行的。基底绝缘膜121的厚度如不足5nm则可能无法获得降低BT耐量的效果。另一方面,基底绝缘膜121的厚度如超过60nm则可能无法在接下来的玻璃覆盖膜形成工序中通过电泳沉积法来形成玻璃覆盖膜。
如上述般,在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片就准备好了。
(b)玻璃覆盖膜形成工序
接下来,在通过电泳沉积法在沟槽120的内面以及其近旁的半导体晶片表面形成玻璃覆盖膜124的同时,通过该玻璃覆盖膜124进行烧制,从而将该玻璃覆盖膜124致密化(图4)。
在实施该玻璃覆盖膜形成工序时,使用具备以下构成的玻璃覆盖膜形成装置,即,所使用的玻璃覆盖膜形成装置(图9)具备:用于储留使无铅玻璃微粒子悬浮后的悬浮液12的槽10;以对向的状态被设置在槽10中的第一电极板14以及第二电极板16;被设置在第一电极板14以及第二电极板16之间的,用于将半导体晶片配置在规定位置上的半导体晶片配置夹具(未图示);以及对第一电极板14以及第二电极板16施加电位的电源装置20。
并且,如图9所示,在储留有使无铅玻璃微粒子悬浮后的悬浮液12的槽10的内部,在将与正端子连接的第一电极板14和与负端子连接的第二电极板16浸渍在悬浮液12中的状态下对向设置的同时,以在这些第一电极板14与第二电极板16之间将半导体晶片W以玻璃覆盖膜形成预定面(图9中为沟槽的内面)朝向第一电极板14一侧的姿势进行配置的状态下,通过电泳沉积法在玻璃覆盖膜形成预定面上形成玻璃覆盖膜124。另外,第一电极板14与第二电极板16之间施加的电压为10V~800V(例如400V)。
这里,在该玻璃覆盖膜形成工序中所使用的悬浮液12为:在将含有无铅玻璃微粒子的溶媒(1)的介电常数控制在第一范围内后,在该溶媒(1)中,加入电解质溶液(2)、水(3)、以及表面活性剂(4),从而将其导电系数控制在第二范围内(参照图10)。
另外,作为由无铅玻璃构成的无铅玻璃微粒子,例如,使用的是以下的玻璃微粒子,即:含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一种成分,并且,由使实质上不含有Pb的原料溶融后获得的融液制作成的无铅玻璃微粒子。
而且,溶媒(1)为异丙醇与醋酸乙酯的混合溶媒。将该溶媒(1)的介电常数,通过调整混合溶媒中醋酸乙酯的配比,控制在已述的第一范围内。例如,例如,溶媒(1)的介电常数的第一范围为7~11(7~8则更为理想)。例如,如图11所示,当异丙醇与醋酸乙酯的体积比例为35:65时,溶媒(1)的介电常数为7,当异丙醇与醋酸乙酯的体积比例为55:45时,溶媒(1)的介电常数为10.6。通过这样的体积比例,则溶媒(1)的介电常数的第一范围就为7~11。
另外,电解质溶液(2)为有机溶剂(异丙醇(IPA))与硝酸(HNO3)的混合液。该混合液中有机溶剂与硝酸的体积比,例如为1000:1~5。有机溶剂也可为醋酸乙酯。
在本实施方式中,通过调整电解质溶液(2)、水(3)、以及表面活性剂(4)中的至少任意一个,来将悬浮液12的导电系数控制在已述的第二范围内。该悬浮液12的导电系数的第二范围为100nS/cm~400nS/cm。
在将以往的含有铅的铅玻璃粉末通过电泳沉积法沉积在半导体元件的台面沟槽中的情况下,使铅玻璃粉末悬浮后的悬浮液的导电系数(导电率)为150±50μs/cm(参照已述的特开昭57-143832号公报)。该铅玻璃粉末作为美利坚合众国的INNOTECH公司的商品名IP760在市场上进行销售(参照已述的特开昭57-143832号公报的第一页右下栏)。
该以往的悬浮液的导电系数的条件(150±50μs/cm)与上述本申请中的悬浮液12的导电系数的第二范围(100nS/cm~400nS/cm)相比有很大的不同(导电系数很高的范围)。
例如,特开昭57-143832号公报的第三页的左上栏至下栏中,记载有如下内容:“图2为使前述玻璃粒子(IP760)悬浮于丙酮(acetone),并作为电解质的在添加三氯化硼后形成的悬浮液的导电系数的变化与玻璃覆盖膜的附着速度连同膜厚的偏差之间的关系展示图,直线A表示附着速度(mg/cm2分钟)”的变化,曲线B、C则表示膜厚的最大值与最小值的变化。根据图中的展示可清楚的得知,悬浮液的导电率与附着速度几乎成正比关系,膜厚的最大值与最小值相对于导电率的变化则没有这样的关系。即:导电率在以下时几乎不会变化,两者的差Δt也极小。但是,当导电率在以上时则会急剧变化,并且两者的差Δt也变的极大。也就意味着玻璃覆盖膜的厚度偏差变大。在上述导电率低,且在以下时,虽然附着速度较小能形成厚度偏差小的玻璃覆盖膜,但是不仅在台面型半导体元件的PN结端部露出的面上,在其他的部分上,例如在SiO2膜上也会形成玻璃覆盖膜,因此会给之后的制造工序带来坏的影响。
另一方面,一旦导电率超过则虽然附着速度提升了,但相对于玻璃覆盖膜要附着的台面层的n型半导体层一侧与p型半导体层一侧会产生出选择性,导致有时无法形成期望的玻璃覆盖膜。因此,为了排除上述这种不良状况,就需要将悬浮液的导电率选定在的程度上。至于涉及的悬浮液的导电率,无论是改变电解质,还是改变溶媒,均得到了几乎同样的结果。”
如上述般,在特开昭57-143832号公报中,记载有:悬浮液的导电率在100nS/cm以下时,不仅是在台面型半导体元件的PN结端部露出的面上,例如在SiO2膜上也会形成玻璃覆盖膜,从而给之后的制造工序带来坏的影响。
即,特开昭57-143832号公报中所记载的使以往的含有铅的铅玻璃粉末沉积的电泳沉积法,并未设想在将悬浮液的导电率设定在100nS/cm以下的条件下使用。
相对于此,在本申请中,如已述般,是将悬浮液12的导电系数的第二范围,以使无铅玻璃微粒子高精度地沉积在台面沟槽中作为条件,设定在上述以往技术中不会使用的100nS/cm以下的,非常低的100nS/cm~400nS/cm的范围内。
另外,已经确认了以该以往的悬浮液的导电系数的条件(150±50μs/cm),则无法使本实施方式中适用的无铅玻璃通过电泳沉积法沉积在半导体元件的台面沟槽中。
接下来,在本实施方式中,在被添加至已述的溶媒(1)中以前,电解质溶液(2)被控制在导电系数的第三范围中。例如,将电解质溶液(2)的导电系数,通过调整混合液中硝酸的配比,控制在已述的第三范围中。该电解质溶液(2)的导电系数的第三范围为90nS/cm~130nS/cm。
再有,在将溶媒(1)的体积定在71的程度的情况下,电解质溶液(2)则为30~40cc程度,表面活性剂(3)则为30~40cc程度,水(4)则为20~50cc程度。
已述的表面活性剂(4)为非离子表面活性剂则更加理想。特别是,表面活性剂(4)为聚乙二醇。
悬浮液12中异丙醇与表面活性剂的体积比例如为100:1。
像这样,在本实施方式涉及的半导体装置的制造方法中,先是将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围(7~11)内,接着在介电常数被控制在第一范围内的溶媒(异丙醇(IPA)与醋酸乙酯的混合溶媒)中,加入电解质溶液(2)、水(3)、以及表面活性剂(4),通过使用导电系数被控制在第二范围(100nS/cm~400nS/cm)内的悬浮液的电泳沉积法,使该悬浮液中的无铅玻璃微粒子沉积在半导体晶片的台面沟槽中。特别是,在本实施方式中,在被添加至已述的溶媒(1)之前,电解质溶液(2)的导电系数被控制在第三范围(90nS/cm~130nS/cm)中。
通过这样,如后述版,就能够将被沉积在半导体晶片上形成的台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
特别是,由于无铅玻璃微粒子沉积物的厚度被控制在了规定的厚度上,因此对该沉积物进行烧制后的玻璃化的钝化膜的膜厚也就被控制在了规定的膜厚上,因此就能够减少从半导体晶片上切割分离后的半导体装置的钝化膜的绝缘性(反向特性)的偏差从而提升该半导体装置的可靠性。
(c)氧化膜去除工序
接下来,形成光刻胶(photoresist)126并使其覆盖玻璃覆盖膜124的表面后,以该光刻胶126作为掩膜进行氧化膜116蚀刻,从而将形成镍电镀电极膜的部位130中的氧化膜116去除(图5)。
(d)粗面化区域形成工序
接下来,对形成镍电镀电极膜的部位130中的半导体晶片表面进行粗面化处理,从而形成用于提高镍电镀电极与半导体晶片的密合性的粗面化区域132(图6)。
(e)电极形成工序
接下来,在半导体晶片上进行镍电镀,从而在粗面化区域132上形成阳电极134的同时,在半导体晶片的另一方的表面上形成阴电极136(图7)。
(f)半导体晶片切割工序
接下来,通过切割划片等(Dicing)方式,在玻璃覆盖膜124的中央部对半导体晶片进行切割使半导体晶片芯片化,从而制造半导体装置(台面型pn二极管)100(图8)。
通过上述方法,就能够制造半导体装置(台面型pn二极管)100。
这里,将对上述实施方式一涉及的半导体装置的制造方法的效果进行说明。图12是通过比较例所涉及的半导体装置的制造方法,使无铅玻璃微粒子沉积在台面沟槽中的半导体晶片的上方面展示图。图13是通过第一实施方式所涉及的半导体装置的制造方法,使无铅玻璃微粒子沉积在台面沟槽中的半导体晶片的展示图。图14是悬浮液导电系数的第二范围(EC)与利用该悬浮液处理后的无铅玻璃微粒子附着状态之间的关系图。
在图12的比较例中,电解质溶液的导电系数EC为大约30μs/cm。在图13的实施方式中,电解质溶液(2)的导电系数EC的第三范围为100μs/cm~130μs/cm。在图12的比较例以及图13的实施方式中,EPD时的电极间的电压为150V。
如图12所示,在比较例中,在通过电泳沉积法的沉积时间为两分钟的情况下,无铅玻璃微粒子的附着量仅为22mg,并且无铅玻璃微粒子相对于半导体晶片的附着性不稳定,因此无法将沉积在台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
与此相对的,如图13所示,在第一实施方式涉及的半导体装置的制造方法中,在通过电泳沉积法的沉积时间为两分钟的情况下,无铅玻璃微粒子的附着量为45mg(导电系数EC的第三范围为95μs/cm)、50mg(导电系数EC的第三范围为125μs/cm),并且无铅玻璃微粒子相对于半导体晶片的附着性很稳定,因此就能够将沉积在台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
另外,如图14所示,悬浮液的导电系数的第二范围(EC)例如在105nS/cm~380nS/cm时,利用该悬浮液处理后的无铅玻璃微粒子的附着状态是良好的。
但是,如图14所示,当悬浮液的导电系数的第二范围(EC)例如在50nS/cm、或4200nS/cm时,利用该悬浮液处理后的无铅玻璃微粒子的附着处于不良状态(在烧制后的产生了玻璃下垂)。
因此,如已述般,为了形成期望的玻璃覆盖膜,悬浮液的导电系数的第二范围(EC)会控制在100nS/cm~400nS/cm范围内。
如上述般,本发明的第一实施方式涉及的半导体装置的制造方法,包括:半导体晶片准备工序,准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片;以及玻璃覆盖膜形成工序,在使无铅玻璃微粒子悬浮于溶媒的悬浮液中,将第一电极板与第二电极板以在悬浮液中浸渍后的状态对向设置,同时,在第一电极板与第二电极板之间将半导体晶片以玻璃覆盖膜形成面朝向第一电极板一侧的状态,通过电泳沉积法在玻璃覆盖膜形成面上形成玻璃覆盖膜。其中,在玻璃覆盖膜形成工序中使用的悬浮液为:在将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围内后,在该溶媒中,加入表面活性剂、水、以及作为含有有机溶剂与硝酸的混合液的电解质溶液,从而将其导电系数控制在第二范围内。并且,通过对表面活性剂、水、以及电解质溶液中的至少任意一个进行调整,从而将悬浮液的导电系数控制在第二范围内。
即,在本发明的一种形态所涉及的半导体装置的制造方法中,先是将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围内,接着在介电常数被控制在第一范围内的溶媒(异丙醇与醋酸乙酯的混合溶媒)中,加入表面活性剂、水、以及作为含有有机溶剂与硝酸的混合液的电解质溶液,通过电泳沉积法,使该悬浮液中的无铅玻璃微粒子沉积在半导体晶片的台面沟槽中。
通过这样,就能够将被沉积在半导体晶片上形成的台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
特别是,由于无铅玻璃微粒子沉积物的厚度被控制在了规定的厚度上,因此对该沉积物进行烧制后的玻璃化的钝化膜的膜厚也就被控制在了规定的膜厚上,因此就能够减少从半导体晶片上切割分离后的半导体装置的钝化膜的绝缘性(反向特性)的偏差从而提升该半导体装置的可靠性。
还有,在上述实施方式中,虽然作为半导体晶片使用的是又硅构成的半导体晶片板,但本发明不限于此。例如,也可以使用有SiC、GaN、GaO等构成的半导体晶片。
以上,就本发明的几个实施方式进行了说明,这些实施方式是作为举例而提示的,并没有限定发明范围的意图。这些实施方式可以被其他的各种形态所实施,并且可以在不脱离发明要旨的范围内进行种种的省略、替换、以及更改。这些实施方式或是其变形例是包含于发明范围或要旨中的,同时,也是包含于与权利要求书所记载的发明相均等的范围中的。
符号说明
1 玻璃覆盖膜形成装置
10 槽
12 悬浮液
14 第一电极板
16 第二电极板
20 电源装置
100 半导体装置
110 n-型半导体基板
112 p+型扩散层
114 n-型扩散层
116、118 氧化膜
120 沟槽(台面沟槽)
121 基底绝缘膜
124 玻璃覆盖膜
126 光刻胶
130 形成镍电镀电极膜的部位
132 粗面化区域
134 阳电极
136 阴电极
V1 第一电极板的电位
V2 第二电极板的电位

Claims (11)

1.一种半导体装置的制造方法,包括:
半导体晶片准备工序,准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片;以及玻璃覆盖膜形成工序,在使无铅玻璃微粒子悬浮于溶媒的悬浮液中,将第一电极板与第二电极板以在所述悬浮液中浸渍后的状态对向设置,同时,在所述第一电极板与所述第二电极板之间将所述半导体晶片以所述玻璃覆盖膜形成面朝向所述第一电极板一侧的状态,通过电泳沉积法在所述玻璃覆盖膜形成面上形成玻璃覆盖膜,
其特征在于:
其中,在所述玻璃覆盖膜形成工序中使用的所述悬浮液为:在将含有所述无铅玻璃微粒子的所述溶媒的介电常数控制在第一范围内后,在该溶媒中,加入表面活性剂、水、以及作为含有有机溶剂与硝酸的混合液的电解质溶液,从而将其导电系数控制在第二范围内,
所述溶媒的介电常数的所述第一范围为7~11,
所述悬浮液的导电系数的所述第二范围为100nS/cm~400nS/cm,
所述电解质溶液的导电系数的所述第三范围为90μs/cm~130μs/cm。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于:
其中,通过对所述表面活性剂、所述水、以及所述电解质溶液中的至少任意一个进行调整,从而将所述悬浮液的所述导电系数控制在所述第二范围内。
3.根据权利要求1所述的半导体装置的制造方法,其特征在于:
其中,所述有机溶剂为异丙醇或醋酸乙酯。
4.根据权利要求3所述的半导体装置的制造方法,其特征在于:
其中,通过对所述混合液中所述硝酸的配比进行调整,从而将所述电解质溶液的所述导电系数控制在所述第三范围内。
5.根据权利要求1所述的半导体装置的制造方法,其特征在于:
其中,所述溶媒为含有异丙醇与醋酸乙酯的混合溶媒。
6.根据权利要求5所述的半导体装置的制造方法,其特征在于:
其中,通过对所述混合液中所述醋酸乙酯的配比进行调整,从而将所述溶媒的介电常数控制在所述第一范围内。
7.根据权利要求2所述的半导体装置的制造方法,其特征在于:
其中,所述无铅玻璃微粒子中含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一种成分。
8.根据权利要求2所述的半导体装置的制造方法,其特征在于:
其中,所述表面活性剂为非离子表面活性剂。
9.根据权利要求8所述的半导体装置的制造方法,其特征在于:
其中,所述表面活性剂为聚乙二醇。
10.根据权利要求2所述的半导体装置的制造方法,其特征在于:
其中,所述半导体晶片准备工序包含:
准备在主面上具备平行pn结的半导体晶片的工序;
通过从所述半导体晶片的一方的表面形成深度超过所述pn结的沟槽,从而在所述沟槽的内面形成所述pn结露出部的工序;以及
在所述沟槽的内面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
11.根据权利要求2所述的半导体装置的制造方法,其特征在于:
其中,所述半导体晶片准备工序包含:
在所述半导体晶片的表面形成pn结露出部的工序;以及
所述半导体晶片的表面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
CN201780000314.3A 2016-02-05 2017-01-24 半导体装置的制造方法 Active CN107533972B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2016/053459 2016-02-05
PCT/JP2016/053459 WO2017134808A1 (ja) 2016-02-05 2016-02-05 半導体装置の製造方法
PCT/JP2017/002218 WO2017135094A1 (ja) 2016-02-05 2017-01-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107533972A true CN107533972A (zh) 2018-01-02
CN107533972B CN107533972B (zh) 2020-07-24

Family

ID=59499487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000314.3A Active CN107533972B (zh) 2016-02-05 2017-01-24 半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP6235190B1 (zh)
CN (1) CN107533972B (zh)
TW (1) TWI612567B (zh)
WO (2) WO2017134808A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法
JP6396598B1 (ja) * 2017-04-19 2018-09-26 新電元工業株式会社 半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
US4476154A (en) * 1981-06-29 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a glass passivation semiconductor device
JPS6094729A (ja) * 1983-10-27 1985-05-27 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
RO114912B1 (ro) * 1996-07-17 1999-08-30 Luminiţa Grigore Procedeu şi instalaţie de depunere electroforetică a sticlei de pasivare
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN105152532A (zh) * 2010-01-28 2015-12-16 日本电气硝子株式会社 半导体覆盖用玻璃和使用该玻璃形成的半导体覆盖用材料
CN204999994U (zh) * 2015-09-02 2016-01-27 四川洪芯微科技有限公司 一种半导体玻璃钝化电泳装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596640A (en) * 1979-01-19 1980-07-23 Hitachi Ltd Method of forming glass film on semiconductor substrate
JPS5951533A (ja) * 1982-09-17 1984-03-26 Matsushita Electronics Corp 半導体装置の製造方法
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
US4476154A (en) * 1981-06-29 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a glass passivation semiconductor device
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS6094729A (ja) * 1983-10-27 1985-05-27 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
RO114912B1 (ro) * 1996-07-17 1999-08-30 Luminiţa Grigore Procedeu şi instalaţie de depunere electroforetică a sticlei de pasivare
CN105152532A (zh) * 2010-01-28 2015-12-16 日本电气硝子株式会社 半导体覆盖用玻璃和使用该玻璃形成的半导体覆盖用材料
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN204999994U (zh) * 2015-09-02 2016-01-27 四川洪芯微科技有限公司 一种半导体玻璃钝化电泳装置

Also Published As

Publication number Publication date
WO2017134808A1 (ja) 2017-08-10
JP6235190B1 (ja) 2017-11-22
TWI612567B (zh) 2018-01-21
TW201732907A (zh) 2017-09-16
JPWO2017135094A1 (ja) 2018-02-08
CN107533972B (zh) 2020-07-24
WO2017135094A1 (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
US3640806A (en) Semiconductor device and method of producing the same
TWI584381B (zh) A method of manufacturing a semiconductor device, and a glass film forming apparatus
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN108292681A (zh) 垂直晶体管的可变栅极长度
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
CN109121423B (zh) 半导体装置的制造方法
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
CN107533972A (zh) 半导体装置的制造方法
CN103035746A (zh) 一种恒流二极管及其制造方法
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
US20150084094A1 (en) Scr component with temperature-stable characteristics
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
CN106133922A (zh) 太阳能电池的制造方法以及太阳能电池
CN108172613A (zh) 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法
JPWO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
TW201839807A (zh) 一種磊晶接合基板及其製造方法
JP2017191830A (ja) パワー半導体素子およびその製造方法
JP2005294772A (ja) 半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPS6155253B2 (zh)
CN103208534A (zh) 一种制程简化的肖特基器件及制造方法
JP2006093185A (ja) メサ型半導体装置の製造方法
JPS61236169A (ja) 半導体整流素子の製造方法
JP2003347293A (ja) ガラス及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant