WO2017135094A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2017135094A1
WO2017135094A1 PCT/JP2017/002218 JP2017002218W WO2017135094A1 WO 2017135094 A1 WO2017135094 A1 WO 2017135094A1 JP 2017002218 W JP2017002218 W JP 2017002218W WO 2017135094 A1 WO2017135094 A1 WO 2017135094A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
range
manufacturing
semiconductor wafer
suspension
Prior art date
Application number
PCT/JP2017/002218
Other languages
English (en)
French (fr)
Inventor
小笠原　淳
浩二 伊東
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2017523009A priority Critical patent/JP6235190B1/ja
Priority to CN201780000314.3A priority patent/CN107533972B/zh
Priority to TW106103485A priority patent/TWI612567B/zh
Publication of WO2017135094A1 publication Critical patent/WO2017135094A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • a method of manufacturing a semiconductor device including a glass film forming step of forming a glass film on the surface of a semiconductor wafer is known (for example, Japanese Patent Laid-Open Nos. 63-22457 and 60-94729, No. 57-143832).
  • lead-free glass fine particles not containing lead are deposited on a mesa groove of a semiconductor wafer by electrophoretic deposition (EPD), and then the lead-free glass deposited in the mesa groove.
  • the passivation film of the semiconductor device is formed by firing the fine particles to vitrify.
  • the adhesion of lead-free glass particles to the semiconductor wafer by the electrophoretic deposition method is not stable, and the thickness of the lead-free glass particles deposited in the mesa groove is accurately determined to a predetermined value.
  • the thickness cannot be controlled (it does not adhere until the thickness of the deposit of lead-free glass fine particles reaches a predetermined thickness).
  • the semiconductor device cut and separated from the semiconductor wafer As a result, the insulation properties (reverse characteristics) of the passivation film vary and the reliability of the semiconductor device is lowered.
  • the lead-free glass fine particles by the electrophoretic deposition method are dispersed due to variations in the characteristics of the electrolyte solution added to the suspension.
  • the adhesion to the semiconductor wafer is not stable, and the thickness of the lead-free glass fine particles deposited in the mesa groove cannot be accurately controlled to a predetermined thickness.
  • an object of the present invention is to provide a method of manufacturing a semiconductor device capable of accurately controlling the thickness of the lead-free glass fine particles deposited in the mesa groove to a predetermined thickness.
  • a method for manufacturing a semiconductor device includes: A semiconductor wafer preparation step of preparing a semiconductor wafer having mesa grooves formed on a glass coating formation surface, and a suspension in which lead-free glass fine particles are suspended in a solvent, the first electrode plate and the second electrode plate are A state in which the semiconductor wafer is placed between the first electrode plate and the second electrode plate while facing each other while being immersed in the suspension, and the glass film forming surface faces the first electrode plate side A glass film forming step of forming a glass film on the glass film forming surface by electrophoretic deposition, and a method for manufacturing a semiconductor device,
  • the suspension used in the glass film forming step is a surfactant, water, and an organic solvent after the dielectric constant of the solvent containing the lead-free glass fine particles is controlled in the first range.
  • An electrolyte solution which is a mixed liquid containing nitric acid and nitric acid, and its electric conductivity is controlled to a second range
  • the first range of the dielectric constant of the solvent is in the range of 7-11
  • the second range of electrical conductivity of the suspension is in the range of 100 nS / cm to 400 nS / cm
  • the third range of the electric conductivity of the electrolyte solution is in a range of 90 ⁇ S / cm to 130 ⁇ S / cm.
  • the electrical conductivity of the suspension is controlled in the second range by adjusting at least one of the surfactant, the water, and the electrolyte solution.
  • the organic solvent is isopropyl alcohol or ethyl acetate.
  • the electrical conductivity of the electrolyte solution is controlled to the third range by adjusting a ratio of the nitric acid in the mixed solution.
  • the solvent is a mixed solvent containing isopropyl alcohol and ethyl acetate.
  • the dielectric constant of the solvent is controlled to the first range by adjusting a ratio of the ethyl acetate in the mixed solvent.
  • the lead-free glass fine particles are lead-free glass fine particles containing at least one of SiO 2 , Al 2 O 3 , CaO, MgO, ZnO, B 2 O 3 , and BaO.
  • the surfactant is a nonionic surfactant.
  • the surfactant is polyethylene glycol.
  • the semiconductor wafer preparation step includes a step of preparing a semiconductor wafer having a pn junction parallel to the main surface; Forming an exposed portion of the pn junction on the inner surface of the groove by forming a groove having a depth exceeding the pn junction from one surface of the semiconductor wafer; And a step of forming a base insulating film on the inner surface of the groove so as to cover the exposed portion of the pn junction.
  • the semiconductor wafer preparation step A step of forming an exposed portion of a pn junction on the surface of the semiconductor wafer; and a step of forming a base insulating film on the surface of the semiconductor wafer so as to cover the exposed portion of the pn junction.
  • a method of manufacturing a semiconductor device includes a semiconductor wafer preparation step of preparing a semiconductor wafer having mesa grooves formed on a glass film forming surface, and a suspension in which lead-free glass fine particles are suspended in a solvent.
  • the first electrode plate and the second electrode plate are placed facing each other in a state of being immersed in the suspension, and the semiconductor wafer is placed between the first electrode plate and the second electrode plate in the glass.
  • the suspension used in the film forming step is controlled in the first range of the dielectric constant of the solvent containing the lead-free glass fine particles, and then the surfactant, water, an organic solvent, nitric acid, In a mixed solution containing And the electric conductivity of the suspension is controlled in the second range, and the first range of the dielectric constant of the solvent is in the range of 7 to 11,
  • the second range of conductivity is in the range of 100 nS / cm to 400 nS / cm;
  • the third range of the electrical conductivity of the electrolyte solution is in the range of 90 ⁇ S / cm to 130 ⁇ S / cm.
  • the dielectric constant of the solvent containing lead-free glass fine particles is controlled within the first range, and then the dielectric constant is controlled within the first range.
  • the suspension is subjected to electrophoretic deposition using a suspension in which a surfactant, water, and a mixed solution containing an organic solvent and nitric acid are added and the electric conductivity is controlled in the second range.
  • Lead-free glass particles in the suspension are deposited on the mesa grooves of the semiconductor wafer.
  • the thickness of the lead-free glass fine particles deposited in the mesa groove formed on the semiconductor wafer can be accurately controlled to a predetermined thickness.
  • the thickness of the lead-free glass particulate deposit is controlled to a predetermined thickness
  • the thickness of the passivation film obtained by firing and depositing the deposit is also controlled to a predetermined thickness. It is possible to improve the reliability of the semiconductor device by reducing variations in the insulating properties (reverse characteristics) of the passivation film of the semiconductor device cut and separated from the semiconductor wafer.
  • FIG. 1 is a diagram illustrating a process of a method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 2 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 1.
  • FIG. 3 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 2.
  • FIG. 4 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 3.
  • FIG. 5 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 4.
  • FIG. 6 is a diagram illustrating steps in the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 5.
  • FIG. 5 is a diagram illustrating steps in the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 5.
  • FIG. 7 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 6.
  • FIG. 8 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 7.
  • FIG. 9 is a cross-sectional view of the glass film forming apparatus 1 as seen from the lateral direction.
  • FIG. 10 is a diagram illustrating an example of the composition of the suspension 12 used in the electrophoretic deposition method of the semiconductor device manufacturing method according to the first embodiment.
  • FIG. 11 is a diagram showing an example of the relationship between the dielectric constant of a solvent that is a mixed solvent of isopropyl alcohol and ethyl acetate and the volume ratio (%) of isopropyl alcohol and ethyl acetate.
  • FIG. 12 is a view showing an upper surface of a semiconductor wafer in which lead-free glass fine particles are deposited in mesa grooves by the semiconductor device manufacturing method according to the comparative example.
  • FIG. 13 is a view of a semiconductor wafer in which lead-free glass particles are deposited in mesa grooves by the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 14 is a diagram showing the relationship between the second range (EC) of the electrical conductivity of the suspension and the state of adhesion of the lead-free glass particles treated with the suspension.
  • EC second range
  • the method of manufacturing a semiconductor device according to the first embodiment includes a “semiconductor wafer preparation step”, a “glass film formation step”, an “oxide film removal step”, and a “roughened region”.
  • the “forming process”, “electrode forming process”, and “semiconductor wafer cutting process” are performed in this order.
  • the semiconductor device manufacturing method according to the embodiment will be described below in the order of steps.
  • a p + type diffusion layer 112 is formed by diffusion of p type impurities from one surface of an n ⁇ type semiconductor wafer (for example, an n ⁇ type silicon wafer having a diameter of 4 inches) 110,
  • An n + -type diffusion layer 114 is formed by diffusion of n-type impurities from the other surface to prepare a semiconductor wafer in which a pn junction parallel to the main surface is formed (FIG. 1).
  • oxide films 116 and 118 are formed on the surfaces of the p + type diffusion layer 112 and the n + type diffusion layer 114 by thermal oxidation (FIG. 1).
  • a predetermined opening is formed in a predetermined portion of the oxide film 116 by a photoetching method.
  • the semiconductor wafer is subsequently etched to form a groove (mesa groove) 120 having a depth exceeding the pn junction from one surface of the semiconductor wafer (FIG. 2).
  • the exposed portion A of the pn junction is formed on the inner surface of the groove 120. That is, an exposed portion of the pn junction is formed on the surface of the semiconductor wafer.
  • a base insulating film 121 made of a silicon oxide film is formed on the inner surface of the groove 120 by a thermal oxidation method using dry oxygen (DryO 2 ) (FIG. 3). That is, the base insulating film 121 is formed on the surface of the semiconductor wafer (the inner surface of the groove 120) so as to cover the exposed portion A of the pn junction.
  • DryO 2 dry oxygen
  • the thickness of the base insulating film 121 is, for example, in the range of 5 nm to 60 nm (for example, 20 nm).
  • the base insulating film 121 is formed by placing the semiconductor wafer in a diffusion furnace and then treating it at a temperature of 900 ° C. for 10 minutes while flowing an oxygen gas. If the thickness of the base insulating film 121 is less than 5 nm, the effect of reducing the BT resistance may not be obtained. On the other hand, if the thickness of the base insulating film 121 exceeds 60 nm, it may not be possible to form a glass film by electrophoretic deposition in the next glass film forming process.
  • a semiconductor wafer having a mesa groove formed on the glass film forming surface is prepared.
  • a glass film forming apparatus having the following configuration, that is, a tank 10 for storing the suspension 12 in which the lead-free glass fine particles are suspended, and in a state facing each other.
  • the first electrode plate 14 and the second electrode plate 16 installed in the tank 10 are installed between the first electrode plate 14 and the second electrode plate 16 to dispose the semiconductor wafer W at a predetermined position.
  • a glass film forming apparatus including a semiconductor wafer placement jig (not shown) and a power supply device 20 for applying a potential to the first electrode plate 14 and the second electrode plate 16 is used (FIG. 9).
  • the first electrode plate 14 connected to the plus terminal and the first terminal connected to the minus terminal are inside the tank 10 storing the suspension 12 in which the lead-free glass particles are suspended.
  • the two electrode plates 16 are placed facing each other while being immersed in the suspension 12, and the semiconductor wafer W is formed between the first electrode plate 14 and the second electrode plate 16 on the surface on which the glass film is to be formed (FIG. 9).
  • the glass coating 124 is formed on the surface on which the glass coating is to be formed by electrophoretic deposition in a state where the inner surface of the groove is arranged in a posture facing the first electrode plate 14 side.
  • a voltage applied between the first electrode plate 14 and the second electrode plate 16 a voltage of 10V to 800V (for example, 400V) is applied.
  • the suspension 12 used in this glass coating forming step is controlled to have a dielectric constant of the solvent (1) containing lead-free glass fine particles in the first range, and then the electrolyte solution ( 2), water (3), and surfactant (4) are added, and the electric conductivity (EC: Electro Conductivity) is controlled to the second range (see FIG. 10).
  • EC Electro Conductivity
  • the lead-free glass particles made of lead-free glass include, for example, at least one of the following glass particles, that is, SiO 2 , Al 2 O 3 , CaO, MgO, ZnO, B 2 O 3 , BaO. And lead-free glass particles prepared from a melt obtained by melting a raw material containing substantially no Pb.
  • the solvent (1) is a mixed solvent of isopropyl alcohol and ethyl acetate.
  • the dielectric constant of the solvent (1) is controlled to the first range described above by adjusting the ratio of ethyl acetate in the mixed solvent.
  • the first range of the dielectric constant of the solvent (1) is in the range of 7 to 11 (more preferably 7 to 8).
  • the dielectric constant of the solvent (1) is 10.6 (FIG. 11). In such a volume ratio range, the first range of the dielectric constant of the solvent (1) is 7 to 11.
  • the electrolyte solution (2) is a mixed solution of an organic solvent (isopropyl alcohol (IPA)) and nitric acid (HNO 3 ).
  • the volume ratio of the organic solvent and nitric acid in this mixed solution is, for example, 1000: 1 to 5.
  • the organic solvent may be ethyl acetate.
  • the electric conductivity of the suspension 12 is adjusted as described above. Control to a range of 2.
  • the second range of the electrical conductivity of the suspension 12 is in the range of 100 nS / cm to 400 nS / cm.
  • the electrical conductivity (conductivity) of the suspension in which the lead glass powder is suspended is 150. ⁇ 50 ⁇ S / cm (refer to the above-mentioned JP-A-57-143832).
  • the lead glass powder is commercially available under the trade name IP760 from Innotech, USA (see the lower right column on page 1 of JP-A-57-143832).
  • the electrical conductivity condition (150 ⁇ 50 ⁇ S / cm) of this conventional suspension is compared with the second range (100 nS / cm to 400 nS / cm) of the electrical conductivity of the suspension 12 of the present application described above. Differ greatly (in the range of high electrical conductivity).
  • Japanese Patent Application Laid-Open No. 57-143832 discloses that when the conductivity of the suspension is 100 ⁇ S / cm or less, not only the surface where the PN junction end of the mesa semiconductor element is exposed, but also other It is described that a glass film is also formed on this portion, for example, a SiO 2 film, and this has an adverse effect in the subsequent manufacturing process.
  • the conventional electrophoretic deposition method for depositing lead glass powder containing lead described in JP-A-57-143832 is used by setting the conductivity of the suspension to 100 ⁇ S / cm or less. Not supposed to do.
  • the second range of the electric conductivity of the suspension 12 is the above-described conventional condition as a condition for depositing the lead-free glass fine particles in the mesa groove with high accuracy. It is not used in the technology and is set to a very low range of 100 nS / cm to 400 nS / cm, which is 100 ⁇ S / cm or less.
  • the lead-free glass applied in the present embodiment cannot be deposited in the mesa groove of the semiconductor element by the electrophoretic deposition method under the condition (150 ⁇ 50 ⁇ S / cm) of the electrical conductivity of the conventional suspension. Has been confirmed.
  • the electric conductivity of the electrolyte solution (2) is controlled within the third range.
  • the electrical conductivity of the electrolyte solution (2) is controlled to the third range described above by adjusting the ratio of nitric acid in the mixed solution.
  • the third range of the electric conductivity of the electrolyte solution (2) is in the range of 90 ⁇ S / cm to 130 ⁇ S / cm.
  • the electrolyte solution (2) is about 30 to 40 cc
  • the surfactant (3) is about 30 to 40 cc
  • the water (4) is It is about 20-50cc.
  • the surfactant (4) described above is more preferably a nonionic surfactant.
  • the surfactant (4) is polyethylene glycol.
  • volume ratio of isopropyl alcohol to the surfactant in the suspension 12 is, for example, 100: 1.
  • the dielectric constant of the solvent containing lead-free glass fine particles is controlled to the first range (7 to 11), and then the dielectric constant is changed to the first dielectric constant.
  • Electrolytic solution (2), water (3), and surfactant (4) are added to a range-controlled solvent (a mixed solvent of isopropyl alcohol (IPA) and ethyl acetate), and the electric conductivity is adjusted to a second value.
  • the lead-free glass particles in the suspension are deposited on the mesa grooves of the semiconductor wafer by electrophoretic deposition using a suspension controlled in the range (100 nS / cm to 400 nS / cm).
  • the electric conductivity of the electrolyte solution (2) is controlled within the third range (90 ⁇ S / cm to 130 ⁇ S / cm).
  • the thickness of the lead-free glass fine particles deposited in the mesa groove formed in the semiconductor wafer can be accurately controlled to a predetermined thickness.
  • the thickness of the lead-free glass particulate deposit is controlled to a predetermined thickness
  • the thickness of the passivation film obtained by firing and depositing the deposit is also controlled to a predetermined thickness. It is possible to improve the reliability of the semiconductor device by reducing variations in the insulating properties (reverse characteristics) of the passivation film of the semiconductor device cut and separated from the semiconductor wafer.
  • Electrode forming step Ni plating is performed on the semiconductor wafer to form the anode electrode 134 on the roughened region 132 and the cathode electrode 136 is formed on the other surface of the semiconductor wafer (FIG. 7).
  • the semiconductor device (mesa type pn diode) 100 can be manufactured.
  • FIG. 12 is a view showing an upper surface of a semiconductor wafer in which lead-free glass fine particles are deposited in mesa grooves by the semiconductor device manufacturing method according to the comparative example.
  • FIG. 13 is a view of a semiconductor wafer in which lead-free glass fine particles are deposited in mesa grooves by the semiconductor device manufacturing method according to the first embodiment.
  • FIG. 14 is a diagram showing the relationship between the second range (EC) of the electrical conductivity of the suspension and the state of adhesion of the lead-free glass particles treated with the suspension.
  • EC second range
  • the electrical conductivity EC of the electrolyte solution is about 30 ⁇ S / cm.
  • the third range of the electrical conductivity EC of the electrolyte solution (2) is in the range of 100 ⁇ S / cm to 130 ⁇ S / cm.
  • the voltage between the electrodes during EPD is 150V.
  • the adhesion amount of the lead-free glass particles is only 22 mg, and the adhesion of the lead-free glass particles to the semiconductor wafer is stabilized. Therefore, the thickness of the lead-free glass fine particles deposited in the mesa groove cannot be accurately controlled to a predetermined thickness.
  • the adhesion amount of lead-free glass particles is 45 mg (electrical conductivity EC
  • the third range is 95 ⁇ S / cm) and 50 mg (the third range of electrical conductivity EC is 125 ⁇ S / cm), and the adhesion of lead-free glass particles to the semiconductor wafer is stable and deposited in the mesa groove.
  • the thickness of the lead-free glass fine particle deposit can be controlled to a predetermined thickness with high accuracy.
  • the second range (EC) of the electrical conductivity of the suspension is, for example, 105 nS / cm to 380 nS / cm
  • the lead-free glass treated with the suspension The state of adhesion of fine particles is good.
  • the second range (EC) of the electrical conductivity of the suspension is, for example, 50 nS / cm or 420 nS / cm
  • the lead treated with the suspension The state of adhesion of free glass fine particles is poor (glass sag occurs after firing).
  • the second range (EC) of the electric conductivity of the suspension is controlled to a range of 100 nS / cm to 400 nS / cm. .
  • a method for manufacturing a semiconductor device includes a semiconductor wafer preparation step of preparing a semiconductor wafer having a mesa groove formed on a glass film forming surface, and suspending lead-free glass fine particles in a solvent.
  • the first electrode plate and the second electrode plate are placed opposite to each other in a state where the first electrode plate and the second electrode plate are immersed in the suspension, and the semiconductor wafer is glass between the first electrode plate and the second electrode plate.
  • a glass film forming step of forming a glass film on the glass film forming surface by an electrophoretic deposition method with the film forming surface facing the first electrode plate.
  • the suspension used in the glass film forming step is a method in which the dielectric constant of the solvent containing glass fine particles is controlled within the first range, and then the surfactant, water is added to the solvent whose dielectric constant is controlled within the first range. , And an electrolyte solution to control the electric conductivity in the second range. Then, the electrical conductivity of the suspension is controlled in the second range by adjusting at least one of the surfactant, water, and the electrolyte solution.
  • the dielectric constant of the solvent containing lead-free glass fine particles is controlled within the first range, and then the dielectric constant is controlled within the first range.
  • the suspension is subjected to electrophoretic deposition using a suspension in which a surfactant, water, and an electrolyte solution are added to (a mixed solvent of isopropyl alcohol and ethyl acetate) and the electric conductivity is controlled in the second range.
  • Lead-free glass particles in the suspension are deposited on the mesa grooves of the semiconductor wafer.
  • the thickness of the lead-free glass fine particles deposited in the mesa groove formed on the semiconductor wafer can be accurately controlled to a predetermined thickness.
  • the thickness of the lead-free glass particulate deposit is controlled to a predetermined thickness
  • the thickness of the passivation film obtained by firing and depositing the deposit is also controlled to a predetermined thickness. It is possible to improve the reliability of the semiconductor device by reducing variations in the insulating properties (reverse characteristics) of the passivation film of the semiconductor device cut and separated from the semiconductor wafer.
  • a semiconductor wafer plate made of silicon is used as the semiconductor wafer, but the present invention is not limited to this.
  • a semiconductor wafer made of SiC, GaN, GaO or the like can be used.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導体装置の製造方法は、ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する発明である。
　従来、半導体ウェーハの表面にガラス被膜を形成するガラス被膜形成工程を含む半導体装置の製造方法が知られている（例えば、特開昭６３－２２４５７号公報、特開昭６０－９４７２９号公報、特開昭５７－１４３８３２号公報参照）。
　この半導体装置の製造方法においては、電気泳動堆積法（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ　Ｄｅｐｏｓｉｔｉｏｎ）により、鉛を含まない鉛フリーガラス微粒子を半導体ウェーハのメサ溝に堆積させ、その後、当該メサ溝に堆積した鉛フリーガラス微粒子を焼成して、ガラス化することで、半導体装置のパッシベーション膜を形成する。
　上述の従来の半導体装置の製造方法では、電気泳動堆積法によるガラス被膜形成工程において、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液を用いる。そして、この懸濁液に添加する電解質溶液の特性は、必ずしも一定では無い。
　この電解質溶液の特性のばらつきにより、電気泳動堆積法による鉛フリーガラス微粒子の半導体ウェーハに対する付着性が安定せず、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができない（鉛フリーガラス微粒子の堆積物の厚さが所定の厚さになるまで付着しない）問題があった。
　そして、例えば、この鉛フリーガラス微粒子の堆積物の厚さのばらつきにより、この堆積物を焼成してガラス化したパッシベーション膜の膜厚もばらつくこととなるため、半導体ウェーハから切断分離された半導体装置のパッシベーション膜の絶縁性（逆方向特性）がばらついて当該半導体装置の信頼性が低下してしまうこととなる。
　上述のように、従来の半導体装置の製造方法では、電気泳動堆積法によるガラス被膜形成工程において、懸濁液に添加される電解質溶液の特性のばらつきにより、電気泳動堆積法による鉛フリーガラス微粒子の半導体ウェーハに対する付着性が安定せず、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができない問題がある。
　そこで、本発明では、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することが可能な半導体装置の製造方法を提供することを目的とする。
　本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
　ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む半導体装置の製造方法であって、
　前記ガラス被膜形成工程で用いられる前記懸濁液は、前記鉛フリーガラス微粒子を含む前記溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、界面活性剤、水、及び、有機溶剤と硝酸とを含む混合液である電解質溶液を加えて、その電気伝導度を第２の範囲に制御した懸濁液であり、
　前記溶媒の誘電率の前記第１の範囲は、７～１１の範囲であり、
　前記懸濁液の電気伝導度の前記第２の範囲は、１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍの範囲であり、
　前記電解質溶液の電気伝導度の前記第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲である
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記界面活性剤、前記水、及び、前記電解質溶液の少なくとも何れか１つを調整することで、前記懸濁液の前記電気伝導度を前記第２の範囲に制御する
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記有機溶剤は、イソプロピルアルコール又は酢酸エチルであることを特徴とする。
　前記半導体装置の製造方法において、
　前記電解質溶液の前記電気伝導度を、前記混合液における前記硝酸の割合を調整することにより、前記第３の範囲に制御することを特徴とする。
　前記半導体装置の製造方法において、
　前記溶媒は、イソプロピルアルコールと酢酸エチルとを含む混合溶媒であることを特徴とする。
　前記半導体装置の製造方法において、
　前記溶媒の誘電率を、前記混合溶媒における前記酢酸エチルの割合を調整することにより、前記第１の範囲に制御する
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記鉛フリーガラス微粒子は、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ、ＭｇＯ、ＺｎＯ、Ｂ２Ｏ３、ＢａＯの少なくとも何れか１つを含む鉛フリーガラス微粒子である
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記界面活性剤は、非イオン系界面活性剤であることを特徴とする。
　前記半導体装置の製造方法において、
　前記界面活性剤は、ポリエチレングリコールであることを特徴とする。
　前記半導体装置の製造方法において、
　前記半導体ウェーハ準備工程は、主面に平行なｐｎ接合を備える半導体ウェーハを準備する工程と、
　前記半導体ウェーハの一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内面に前記ｐｎ接合の露出部を形成する工程と、
　前記ｐｎ接合の露出部を覆うように前記溝の内面に下地絶縁膜を形成する工程と、を含む
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記半導体ウェーハ準備工程は、
　半導体ウェーハの表面にｐｎ接合の露出部を形成する工程と、前記ｐｎ接合の露出部を覆うように前記半導体ウェーハの表面に下地絶縁膜を形成する工程と、を含む
　ことを特徴とする。
　本発明の一態様に係る半導体装置の製造方法は、ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む半導体装置の製造方法であって、ガラス被膜形成工程で用いられる前記懸濁液は、前記鉛フリーガラス微粒子を含む前記溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、界面活性剤、水、及び有機溶剤と硝酸とを含む混合液である電解質溶液を加えて、その電気伝導度を第２の範囲に制御した懸濁液であり、溶媒の誘電率の前記第１の範囲は、７～１１の範囲であり、懸濁液の電気伝導度の第２の範囲は、１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍの範囲であり、
電解質溶液の電気伝導度の第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲である。
　すなわち、本発明の一態様に係る半導体装置の製造方法においては、先ず鉛フリーガラス微粒子を含む溶媒の誘電率を第１の範囲に制御し、次に誘電率を第１の範囲に制御した溶媒に、界面活性剤、水、及び有機溶剤と硝酸とを含む混合液である電解質溶液を加えて、電気伝導度を第２の範囲に制御した懸濁液を用いる電気泳動堆積法により、当該懸濁液中の鉛フリーガラス微粒子を半導体ウェーハのメサ溝に堆積させる。
　これにより、半導体ウェーハに形成されたメサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができる。
　特に、鉛フリーガラス微粒子の堆積物の厚さが所定の厚さに制御されるため、この堆積物を焼成してガラス化したパッシベーション膜の膜厚も所定の膜厚に制御されることとなり、半導体ウェーハから切断分離された半導体装置のパッシベーション膜の絶縁性（逆方向特性）のばらつきを低減して当該半導体装置の信頼性を向上ことが可能となる。
図１は、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図２は、図１に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図３は、図２に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図４は、図３に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図５は、図４に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図６は、図５に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図７は、図６に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図８は、図７に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図９は、ガラス被膜形成装置１を横方向から見た断面図である。 図１０は、第１の実施形態に係る半導体装置の製造方法の電気泳動堆積法で用いられる懸濁液１２の組成の一例を示す図である。 図１１は、イソプロピルアルコールと酢酸エチルとの混合溶媒である溶媒の誘電率と、イソプロピルアルコールと酢酸エチルとの体積比率（％）との関係の一例を示す図である。 図１２は、比較例に係る半導体装置の製造方法により、鉛フリーガラス微粒子をメサ溝に堆積させた半導体ウェーハの上面を示す図である。 図１３は、第１の実施形態に係る半導体装置の製造方法により、鉛フリーガラス微粒子をメサ溝に堆積させた半導体ウェーハの図である。 図１４は、懸濁液の電気伝導度の第２の範囲（ＥＣ）と、当該懸濁液で処理した鉛フリーガラス微粒子の付着の状態との関係を示す図である。
以下、本発明に係る実施形態について図面に基づいて説明する。
第１の実施形態
　第１の実施形態に係る半導体装置の製造方法は、図１ないし図８に示すように、「半導体ウェーハ準備工程」、「ガラス被膜形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体ウェーハ切断工程」をこの順序で実施する。以下、実施形態に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体ウェーハ準備工程
　まず、ｎ－型半導体ウェーハ（例えば、直径４インチのｎ－型シリコンウェーハ）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２を形成するとともに、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体ウェーハを準備する（図１）。
　その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６、１１８を形成する（図１）。
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体ウェーハのエッチングを行い、半導体ウェーハの一方の表面からｐｎ接合を超える深さの溝（メサ溝）１２０を形成する（図２）。このとき、溝１２０の内面にｐｎ接合の露出部Ａが形成される。すなわち、半導体ウェーハの表面にｐｎ接合の露出部を形成する。
　次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる下地絶縁膜１２１を形成する（図３）。すなわち、ｐｎ接合の露出部Ａを覆うように半導体ウェーハの表面（溝１２０の内面）に下地絶縁膜１２１を形成する。
　なお、下地絶縁膜１２１の厚さは、例えば、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。下地絶縁膜１２１の形成は、半導体ウェーハを拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。下地絶縁膜１２１の厚さが５ｎｍ未満であるとＢＴ耐量低減の効果が得られなくなる場合がある。一方、下地絶縁膜１２１の厚さが６０ｎｍを超えると次のガラス被膜形成工程で電気泳動堆積法によりガラス被膜を形成することができなくなる場合がある。
　以上のようにして、ガラス被膜形成面にメサ溝が形成された半導体ウェーハが準備される。
　（ｂ）ガラス被膜形成工程
　次に、電気泳動堆積法により溝１２０の内面及びその近傍の半導体ウェーハ表面にガラス被膜１２４を形成するとともに、当該ガラス被膜１２４を焼成することにより、当該ガラス被膜１２４を緻密化する（図４）。
　このガラス被膜形成工程を実施するにあたっては、以下の構成を備えるガラス被膜形成装置、すなわち、鉛フリーガラス微粒子を懸濁させた懸濁液１２を貯留するための槽１０と、互いに対向した状態で槽１０の中に設置された第１電極板１４及び第２電極板１６と、第１電極板１４と第２電極板１６との間に設置され、所定位置に半導体ウェーハＷを配設するための半導体ウェーハ配設治具（図示せず。）と、第１電極板１４および第２電極板１６に電位を与える電源装置２０と、を備えるガラス被膜形成装置を用いる（図９）。
　そして、図９に示すように、鉛フリーガラス微粒子を懸濁させた懸濁液１２を貯留した槽１０の内部に、プラス端子に接続された第１電極板１４とマイナス端子に接続された第２電極板１６とを懸濁液１２に浸漬した状態で対向して設置するとともに、これら第１電極板１４と第２電極板１６との間に半導体ウェーハＷをガラス被膜形成予定面（図９では溝の内面）が第１電極板１４側に向いた姿勢で配置した状態で、電気泳動堆積法によりガラス被膜形成予定面にガラス被膜１２４を形成する。なお、第１電極板１４と第２電極板１６との間に印加する電圧としては、１０Ｖ～８００Ｖ（例えば４００Ｖ）の電圧を与える。
　ここで、このガラス被膜形成工程で用いられる懸濁液１２は、鉛フリーガラス微粒子を含む溶媒（１）の誘電率を第１の範囲に制御した後、当該溶媒（１）に、電解質溶液（２）、水（３）、及び界面活性剤（４）を加えて、その電気伝導度（ＥＣ：Ｅｌｅｃｔｒｏ　Ｃｏｎｄｕｃｔｉｖｉｔｙ）を第２の範囲に制御した懸濁液である（図１０参照）。
　なお、鉛フリーガラスからなる鉛フリーガラス微粒子として、例えば、次のようなガラス微粒子、すなわち、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ、ＭｇＯ、ＺｎＯ、Ｂ２Ｏ３、ＢａＯの少なくとも何れか１つを含有し、かつ、Ｐｂを実質的に含有しない原料を溶融させて得られる融液から作製された鉛フリーガラス微粒子を用いる。
　そして、溶媒（１）は、イソプロピルアルコールと酢酸エチルとの混合溶媒である。この溶媒（１）の誘電率を、混合溶媒における酢酸エチルの割合を調整することにより、既述の第１の範囲に制御する。例えば、溶媒（１）の誘電率の第１の範囲は、７～１１（より好ましくは７～８）の範囲である。例えば、図１１に示すように、イソプロピルアルコール酢酸エチルとの体積比率が３５：６５の場合、溶媒（１）の誘電率が７であり、イソプロピルアルコール酢酸エチルとの体積比率が５５：４５の場合、溶媒（１）の誘電率が１０．６である（図１１）。このような体積比率の範囲で、溶媒（１）の誘電率の第１の範囲は、７～１１となる。　
　また、電解質溶液（２）は、有機溶剤（イソプロピルアルコール（ＩＰＡ））と硝酸（ＨＮＯ３）との混合液である。この混合液の有機溶剤と硝酸との体積比は、例えば、１０００：１～５である。なお、有機溶剤は、酢酸エチルであってもよい。
　ここで、本実施形態では、電解質溶液（２）、水（３）及び界面活性剤（４）の少なくとも何れか１つを調整することで、懸濁液１２の電気伝導度を既述の第２の範囲に制御する。この懸濁液１２の電気伝導度の第２の範囲は、１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍの範囲である。
　なお、従来の鉛を含有させた鉛ガラス粉末を電気泳動堆積法により半導体素子のメサ溝に堆積させる場合、鉛ガラス粉末を懸濁させた懸濁液の電気伝導度（導電率）は、１５０±５０μＳ/ｃｍである（既述の特開昭５７－１４３８３２号公報参照）。なお、当該鉛ガラス粉末はアメリカ合衆国イノテック社から商品名ＩＰ７６０として市販されている（特開昭５７－１４３８３２号公報の１ページ右下欄参照）。
　この従来の懸濁液の電気伝導度の条件（１５０±５０μＳ/ｃｍ）は、上述の本願の懸濁液１２の電気伝導度の第２の範囲（１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍ）と比較して大きく異なる（電気伝導度が高い範囲である）。
Figure JPOXMLDOC01-appb-I000001
　このように、特開昭５７－１４３８３２号公報には、懸濁液の導電率が１００μＳ/ｃｍ以下である場合には、メサ型半導体素子のＰＮ接合端部が露出する面のみならず、他の部分、例えば、ＳｉＯ２膜上にもガラス被膜が形成され、この後の製造工程において悪影響がもたらされることが記載されている。
　すなわち、特開昭５７－１４３８３２号公報に記載された、従来の鉛を含有させた鉛ガラス粉末を堆積させる電気泳動堆積法は、懸濁液の導電率を１００μＳ/ｃｍ以下に設定して使用することを想定していない。
　これに対し、本願の実施形態においては、既述のように、懸濁液１２の電気伝導度の第２の範囲は、鉛フリーガラス微粒子を精度よくメサ溝に堆積させる条件として、上記の従来技術では使用しない１００μＳ/ｃｍ以下の非常に低い、１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍの範囲に設定するものである。
　なお、この従来の懸濁液の電気伝導度の条件（１５０±５０μＳ/ｃｍ）では、本実施形態で適用する鉛フリーガラスを電気泳動堆積法により半導体素子のメサ溝に堆積させることができないことが確認されている。
　次に、本実施形態では、既述の溶媒（１）に加えられる前に、電解質溶液（２）は、電気伝導度が第３の範囲に制御される。例えば、電解質溶液（２）の電気伝導度を、混合液における硝酸の割合を調整することにより、既述の第３の範囲に制御する。この電解質溶液（２）の電気伝導度の第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲である。
　なお、溶媒（１）の体積を、例えば、７ｌ程度とした場合、電解質溶液（２）は３０～４０ｃｃ程度であり、界面活性剤（３）は３０～４０ｃｃ程度であり、水（４）は２０～５０ｃｃ程度である。
　なお、既述の界面活性剤（４）は、より好ましくは、非イオン系界面活性剤である。特に、界面活性剤（４）は、ポリエチレングリコールである。
　なお、懸濁液１２における、イソプロピルアルコールと界面活性剤との体積比は、例えば、１００：１である。
　このように、本実施形態に係る半導体装置の製造方法においては、先ず鉛フリーガラス微粒子を含む溶媒の誘電率を第１の範囲（７～１１）に制御し、次に誘電率を第１の範囲に制御した溶媒（イソプロピルアルコール（ＩＰＡ）と酢酸エチルとの混合溶媒）に、電解質溶液（２）、水（３）、及び界面活性剤（４）を加えて、電気伝導度を第２の範囲（１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍ）に制御した懸濁液を用いる電気泳動堆積法により、当該懸濁液中の鉛フリーガラス微粒子を半導体ウェーハのメサ溝に堆積させる。特に、本実施形態では、既述の溶媒（１）に加えられる前に、電解質溶液（２）は、電気伝導度が第３の範囲（９０μＳ/ｃｍ～１３０μＳ/ｃｍ）に制御される。
　これにより、後述のように、半導体ウェーハに形成されたメサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができる。
　特に、鉛フリーガラス微粒子の堆積物の厚さが所定の厚さに制御されるため、この堆積物を焼成してガラス化したパッシベーション膜の膜厚も所定の膜厚に制御されることとなり、半導体ウェーハから切断分離された半導体装置のパッシベーション膜の絶縁性（逆方向特性）のばらつきを低減して当該半導体装置の信頼性を向上ことが可能となる。
　（ｃ）酸化膜除去工程
　次に、ガラス被膜１２４の表面を覆うようにフォトレジスト１２６を形成した後、当該フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図５）。
　（ｄ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体ウェーハ表面の粗面化処理を行い、Ｎｉめっき電極と半導体ウェーハとの密着性を高くするための粗面化領域１３２を形成する（図６）。
　（ｅ）電極形成工程
　次に、半導体ウェーハにＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体ウェーハの他方の表面にカソード電極１３６を形成する（図７）。
　（ｆ）半導体ウェーハ切断工程
　次に、ダイシング等により、ガラス被膜１２４の中央部において半導体ウェーハを切断して半導体ウェーハをチップ化して、半導体装置（メサ型のｐｎダイオード）１００を製造する（図８）。
　以上のようにして、半導体装置（メサ型のｐｎダイオード）１００を製造することができる。
　ここで、上述の第１の実施形態に係る半導体装置の製造方法の効果を説明する。図１２は、比較例に係る半導体装置の製造方法により、鉛フリーガラス微粒子をメサ溝に堆積させた半導体ウェーハの上面を示す図である。また、図１３は、第１の実施形態に係る半導体装置の製造方法により、鉛フリーガラス微粒子をメサ溝に堆積させた半導体ウェーハの図である。また、図１４は、懸濁液の電気伝導度の第２の範囲（ＥＣ）と、当該懸濁液で処理した鉛フリーガラス微粒子の付着の状態との関係を示す図である。
　なお、図１２の比較例では、電解質溶液の電気伝導度ＥＣは、約３０μＳ/ｃｍである。また、図１３の実施形態では、電解質溶液（２）の電気伝導度ＥＣの第３の範囲が１００μＳ/ｃｍ～１３０μＳ/ｃｍの範囲である。また、図１２の比較例及び図１３に示す実施形態において、ＥＰＤ時の電極間の電圧は、１５０Ｖである。
　図１２に示すように、比較例では、電気泳動堆積法による堆積時間が２分では、鉛フリーガラス微粒子の付着量が２２ｍｇしか付着せず、鉛フリーガラス微粒子の半導体ウェーハに対する付着性が安定せず、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができない。
　一方、図１３に示すように、第１の実施形態に係る半導体装置の製造方法においては、電気泳動堆積法による堆積時間を２分では、鉛フリーガラス微粒子の付着量が４５ｍｇ（電気伝導度ＥＣの第３の範囲が９５μＳ/ｃｍ）、５０ｍｇ（電気伝導度ＥＣの第３の範囲が１２５μＳ/ｃｍ）付着し、鉛フリーガラス微粒子の半導体ウェーハに対する付着性が安定して、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができる。
　また、図１４に示すように、懸濁液の電気伝導度の第２の範囲（ＥＣ）が、例えば、１０５ｎＳ/ｃｍ～３８０ｎＳ/ｃｍの場合には、当該懸濁液で処理した鉛フリーガラス微粒子の付着の状態は良好である。
　しかし、図１４に示すように、懸濁液の電気伝導度の第２の範囲（ＥＣ）が、例えば、５０ｎＳ/ｃｍ、又は、４２０ｎＳ/ｃｍの場合には、当該懸濁液で処理した鉛フリーガラス微粒子の付着の状態は不良である（焼成後にガラスダレが発生している）。
　したがって、既述のように、所望のガラス被膜を形成するために、懸濁液の電気伝導度の第２の範囲（ＥＣ）は、１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍの範囲に制御するものである。
　以上のように、本発明の一態様に係る半導体装置の製造方法は、ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを懸濁液に浸漬した状態で対向して設置するとともに、第１電極板と第２電極板との間に半導体ウェーハをガラス被膜形成面が第１電極板側に向いた状態で、電気泳動堆積法によりガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む。そして、ガラス被膜形成工程で用いられる懸濁液は、ガラス微粒子を含む溶媒の誘電率を第１の範囲に制御した後、誘電率を第１の範囲に制御した溶媒に、界面活性剤、水、及び電解質溶液を加えて、その電気伝導度を第２の範囲に制御した懸濁液である。そして、界面活性剤、水及び電解質溶液の少なくとも何れかを調整することで、懸濁液の電気伝導度を第２の範囲に制御する。
　すなわち、本発明の一態様に係る半導体装置の製造方法においては、先ず鉛フリーガラス微粒子を含む溶媒の誘電率を第１の範囲に制御し、次に誘電率を第１の範囲に制御した溶媒（イソプロピルアルコールと酢酸エチルとの混合溶媒）に、界面活性剤、水、及び電解質溶液を加えて、電気伝導度を第２の範囲に制御した懸濁液を用いる電気泳動堆積法により、当該懸濁液中の鉛フリーガラス微粒子を半導体ウェーハのメサ溝に堆積させる。
　これにより、半導体ウェーハに形成されたメサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができる。
　特に、鉛フリーガラス微粒子の堆積物の厚さが所定の厚さに制御されるため、この堆積物を焼成してガラス化したパッシベーション膜の膜厚も所定の膜厚に制御されることとなり、半導体ウェーハから切断分離された半導体装置のパッシベーション膜の絶縁性（逆方向特性）のばらつきを低減して当該半導体装置の信頼性を向上ことが可能となる。
　なお、上記実施形態においては、半導体ウェーハとしてシリコンからなる半導体ウェーハ板を用いたが、本発明はこれに限定されるものではない。例えば、ＳｉＣ、ＧａＮ、ＧａＯなどからなる半導体ウェーハを用いることもできる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１　ガラス被膜形成装置　
１０　槽　
１２　懸濁液　
１４　第１電極板　
１６　第２電極板　
２０　電源装置　
１００　半導体装置
１１０　ｎ－型半導体基板
１１２　ｐ＋型拡散層
１１４　ｎ－型拡散層
１１６，１１８　酸化膜
１２０　溝（メサ溝）
１２１　下地絶縁膜
１２４　ガラス被膜
１２６　フォトレジスト
１３０　Ｎｉめっき電極膜を形成する部位
１３２　粗面化領域
１３４　アノード電極
１３６　カソード電極
Ｖ１　第１電極板の電位
Ｖ２　第２電極板の電位

Claims (11)

  1. 　ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む半導体装置の製造方法であって、
    　前記ガラス被膜形成工程で用いられる前記懸濁液は、前記鉛フリーガラス微粒子を含む前記溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、界面活性剤、水、及び、有機溶剤と硝酸とを含む混合液である電解質溶液を加えて、その電気伝導度を第２の範囲に制御した懸濁液であり、
    　前記溶媒の誘電率の前記第１の範囲は、７～１１の範囲であり、
    　前記懸濁液の電気伝導度の前記第２の範囲は、１００ｎＳ/ｃｍ～４００ｎＳ/ｃｍの範囲であり、
    　前記電解質溶液の電気伝導度の前記第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲である
    　ことを特徴とする半導体装置の製造方法。
  2. 　前記界面活性剤、前記水、及び、前記電解質溶液の少なくとも何れか１つを調整することで、前記懸濁液の前記電気伝導度を前記第２の範囲に制御する
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記有機溶剤は、イソプロピルアルコール又は酢酸エチルであることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記電解質溶液の前記電気伝導度を、前記混合液における前記硝酸の割合を調整することにより、前記第３の範囲に制御することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 　前記溶媒は、イソプロピルアルコールと酢酸エチルとを含む混合溶媒であることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記溶媒の誘電率を、前記混合溶媒における前記酢酸エチルの割合を調整することにより、前記第１の範囲に制御する
    　ことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 　前記鉛フリーガラス微粒子は、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ、ＭｇＯ、ＺｎＯ、Ｂ２Ｏ３、ＢａＯの少なくとも何れか１つを含む鉛フリーガラス微粒子である
    　ことを特徴とする請求項２に記載の半導体装置の製造方法。
  8. 　前記界面活性剤は、非イオン系界面活性剤であることを特徴とする請求項２に記載の半導体装置の製造方法。
  9. 　前記界面活性剤は、ポリエチレングリコールであることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記半導体ウェーハ準備工程は、主面に平行なｐｎ接合を備える半導体ウェーハを準備する工程と、
    　前記半導体ウェーハの一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内面に前記ｐｎ接合の露出部を形成する工程と、
    　前記ｐｎ接合の露出部を覆うように前記溝の内面に下地絶縁膜を形成する工程と、を含む
    　ことを特徴とする請求項２に記載の半導体装置の製造方法。
  11. 　前記半導体ウェーハ準備工程は、
    　半導体ウェーハの表面にｐｎ接合の露出部を形成する工程と、前記ｐｎ接合の露出部を覆うように前記半導体ウェーハの表面に下地絶縁膜を形成する工程と、を含む
    　ことを特徴とする請求項２に記載の半導体装置の製造方法。
PCT/JP2017/002218 2016-02-05 2017-01-24 半導体装置の製造方法 WO2017135094A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017523009A JP6235190B1 (ja) 2016-02-05 2017-01-24 半導体装置の製造方法
CN201780000314.3A CN107533972B (zh) 2016-02-05 2017-01-24 半导体装置的制造方法
TW106103485A TWI612567B (zh) 2016-02-05 2017-02-02 半導體裝置的製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2016/053459 2016-02-05
PCT/JP2016/053459 WO2017134808A1 (ja) 2016-02-05 2016-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2017135094A1 true WO2017135094A1 (ja) 2017-08-10

Family

ID=59499487

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2016/053459 WO2017134808A1 (ja) 2016-02-05 2016-02-05 半導体装置の製造方法
PCT/JP2017/002218 WO2017135094A1 (ja) 2016-02-05 2017-01-24 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053459 WO2017134808A1 (ja) 2016-02-05 2016-02-05 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6235190B1 (ja)
CN (1) CN107533972B (ja)
TW (1) TWI612567B (ja)
WO (2) WO2017134808A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法
WO2018193554A1 (ja) * 2017-04-19 2018-10-25 新電元工業株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596640A (en) * 1979-01-19 1980-07-23 Hitachi Ltd Method of forming glass film on semiconductor substrate
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS5951533A (ja) * 1982-09-17 1984-03-26 Matsushita Electronics Corp 半導体装置の製造方法
JPH033931B2 (ja) * 1983-10-27 1991-01-21 Nippon Electric Glass Co
WO2013168314A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582034A (ja) * 1981-06-29 1983-01-07 Toshiba Corp 半導体装置の製造方法
RO114912B1 (ro) * 1996-07-17 1999-08-30 Luminiţa Grigore Procedeu şi instalaţie de depunere electroforetică a sticlei de pasivare
WO2011093177A1 (ja) * 2010-01-28 2011-08-04 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
CN204999994U (zh) * 2015-09-02 2016-01-27 四川洪芯微科技有限公司 一种半导体玻璃钝化电泳装置
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596640A (en) * 1979-01-19 1980-07-23 Hitachi Ltd Method of forming glass film on semiconductor substrate
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS5951533A (ja) * 1982-09-17 1984-03-26 Matsushita Electronics Corp 半導体装置の製造方法
JPH033931B2 (ja) * 1983-10-27 1991-01-21 Nippon Electric Glass Co
WO2013168314A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN107533972A (zh) 2018-01-02
TW201732907A (zh) 2017-09-16
JPWO2017135094A1 (ja) 2018-02-08
JP6235190B1 (ja) 2017-11-22
CN107533972B (zh) 2020-07-24
TWI612567B (zh) 2018-01-21
WO2017134808A1 (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
TWI388528B (zh) 製備由無鉛玻璃鈍化之電子元件的方法
TWI482229B (zh) 製造經無鉛玻璃鈍化之電子元件之方法
US7936065B2 (en) Semiconductor devices and method of manufacturing them
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP6396598B1 (ja) 半導体装置の製造方法
JP6235190B1 (ja) 半導体装置の製造方法
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
WO2016153461A1 (en) Memristive device with doped sol-gel switching layer
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JPS6161533B2 (ja)
JP6251846B1 (ja) 半導体装置の製造方法
CN106910769A (zh) 台面型半导体器件及其制造方法
JPS5934798B2 (ja) 陽極酸化方法
KR20150045670A (ko) 정전척

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017523009

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17747253

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17747253

Country of ref document: EP

Kind code of ref document: A1