JPS5852867A - 抵抗装置 - Google Patents
抵抗装置Info
- Publication number
- JPS5852867A JPS5852867A JP15069581A JP15069581A JPS5852867A JP S5852867 A JPS5852867 A JP S5852867A JP 15069581 A JP15069581 A JP 15069581A JP 15069581 A JP15069581 A JP 15069581A JP S5852867 A JPS5852867 A JP S5852867A
- Authority
- JP
- Japan
- Prior art keywords
- region
- shaped
- inverted
- resistance
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体の抵抗装置の改良に関するものであ
る。
る。
従来の抵抗装置の抵抗領域の構造断面図を第１図に示す
。第１図（ａ）は横断面図、第１図中）は縦断面図であ
る。これらの図において、ｌは第１の伝導型のシリコン
基板、２は第１の伝導型の埋込層、３は第２の伝導型の
エピタキシャル層、４は第２の伝導型のエピタキシャル
層からなる抵抗領域、５は第１の伝導型の拡散層であり
、抵抗領域４は拡散層５および埋込層２により、外部と
電気的に分離されている。また、６は第２の伝導型の拡
散層からなる抵抗領域、７は絶縁保護膜、８はメタル電
極であり、抵抗領域６および４のうち、抵抗領域６は抵
抗領域４の抵抗値を補正する役割をもっている。
。第１図（ａ）は横断面図、第１図中）は縦断面図であ
る。これらの図において、ｌは第１の伝導型のシリコン
基板、２は第１の伝導型の埋込層、３は第２の伝導型の
エピタキシャル層、４は第２の伝導型のエピタキシャル
層からなる抵抗領域、５は第１の伝導型の拡散層であり
、抵抗領域４は拡散層５および埋込層２により、外部と
電気的に分離されている。また、６は第２の伝導型の拡
散層からなる抵抗領域、７は絶縁保護膜、８はメタル電
極であり、抵抗領域６および４のうち、抵抗領域６は抵
抗領域４の抵抗値を補正する役割をもっている。
第１図に示す従来の抵抗装置で、とくに高抵抗値を達成
しようとすれば、抵抗領域４，６の深さが抵抗値に大き
く反映するが、この深さはエピタキシャル膜厚の不均一
性の影Ｉ＃ヲ強く受けるという欠点があった。たとえば
、エピタキシャル膜厚が２．５〜２．８μｍと不均一に
なり、この結果、抵抗領域４の深さが０．５〜０．８ｔ
ｓｎとなった場合を考える この場合に、拡散層のシー
ト抵抗を５にル句。
しようとすれば、抵抗領域４，６の深さが抵抗値に大き
く反映するが、この深さはエピタキシャル膜厚の不均一
性の影Ｉ＃ヲ強く受けるという欠点があった。たとえば
、エピタキシャル膜厚が２．５〜２．８μｍと不均一に
なり、この結果、抵抗領域４の深さが０．５〜０．８ｔ
ｓｎとなった場合を考える この場合に、拡散層のシー
ト抵抗を５にル句。
エピタキシャル層の抵抗率をｏ、５Ω・１とすると、抵
抗領域全体のシート抵抗は３．３にΩ〜２．７８にΩと
なり２〇−近くも抵抗値が不均一になる。
抗領域全体のシート抵抗は３．３にΩ〜２．７８にΩと
なり２〇−近くも抵抗値が不均一になる。
さらに、前述した従来の抵抗装置では、分離拡散層５と
抵抗領域４．６の接合容量が大きくなり、デバイスの高
速化を妨げるという欠点もあった。
抵抗領域４．６の接合容量が大きくなり、デバイスの高
速化を妨げるという欠点もあった。
この発明は、半導体基板上に逆Ｖ字状に形成したエピタ
キシャル層に抵抗領域をつくることにより、上述した従
来のものの欠点を除去することを目的としている。
キシャル層に抵抗領域をつくることにより、上述した従
来のものの欠点を除去することを目的としている。
以下、この発明の一実施例について説明する第２図（１
１）〜（Ｃ）はこの発明の一実施例の横断面図を製造工
程順に示したものである。第２図（ａ）Ｋ示すように、
第１の導電製のシリコン基板２１上に第１の導電型の埋
込層２３を形成する。続いて絶縁膜を形成し、フォトリ
ソグラフィ（以下フォトリソという）工程により、絶縁
膜の島２２を埋込層２３の周辺に接してこれの外側に形
成する。次に第２図（ｂ）に示すように、エピタキシャ
ル成長を行なうが、この場合に、エピタキシャル層２４
は、絶縁膜２２の上方部分２５が多結晶シリコンとなり
、さらに絶縁膜２２のサイドより基板２１の結晶方位で
決まる角度で積層欠陥が発生し、絶縁膜２２０両側に接
する領域２７は極めてエツチングレートが速（なる。従
って、埋込層２３上の通常の単結晶領域２６は破線で示
すように逆■字形となり、この逆■字形の高さは、エピ
タキシャル膜厚１が基板の結晶方位と絶縁膜２２の間隔
（イ）より決まるある一定の大きさよりも大きければ、
（ｔ＞乙ｔａｎ＃、ただしθは逆Ｖ字領域の底角で基板
の結晶方位により決まる）、常に一定で（ｔ／２ ）
ｔａｎθとなる。次に、通常のフォトリソ工程により異
方性エツチングを行なえば、領域２７を家極めてエツチ
ングレートが速いために、第２図（Ｃ）のような逆Ｖ字
領域が容易にかつ精度よく形成される。この逆Ｖ字領域
に、必要ならば第２の導電型の不純物拡散上行ない、領
域２８を設ける。こＱ〕領域２６゜２８が゛アクティブ
な抵抗領域として働く。この後、通常の工程で絶縁保護
膜２９を設け、第２図に１示していないが、コンタクト
孔を設け、電極を形成することにより、抵抗装置が完成
する。
１）〜（Ｃ）はこの発明の一実施例の横断面図を製造工
程順に示したものである。第２図（ａ）Ｋ示すように、
第１の導電製のシリコン基板２１上に第１の導電型の埋
込層２３を形成する。続いて絶縁膜を形成し、フォトリ
ソグラフィ（以下フォトリソという）工程により、絶縁
膜の島２２を埋込層２３の周辺に接してこれの外側に形
成する。次に第２図（ｂ）に示すように、エピタキシャ
ル成長を行なうが、この場合に、エピタキシャル層２４
は、絶縁膜２２の上方部分２５が多結晶シリコンとなり
、さらに絶縁膜２２のサイドより基板２１の結晶方位で
決まる角度で積層欠陥が発生し、絶縁膜２２０両側に接
する領域２７は極めてエツチングレートが速（なる。従
って、埋込層２３上の通常の単結晶領域２６は破線で示
すように逆■字形となり、この逆■字形の高さは、エピ
タキシャル膜厚１が基板の結晶方位と絶縁膜２２の間隔
（イ）より決まるある一定の大きさよりも大きければ、
（ｔ＞乙ｔａｎ＃、ただしθは逆Ｖ字領域の底角で基板
の結晶方位により決まる）、常に一定で（ｔ／２ ）
ｔａｎθとなる。次に、通常のフォトリソ工程により異
方性エツチングを行なえば、領域２７を家極めてエツチ
ングレートが速いために、第２図（Ｃ）のような逆Ｖ字
領域が容易にかつ精度よく形成される。この逆Ｖ字領域
に、必要ならば第２の導電型の不純物拡散上行ない、領
域２８を設ける。こＱ〕領域２６゜２８が゛アクティブ
な抵抗領域として働く。この後、通常の工程で絶縁保護
膜２９を設け、第２図に１示していないが、コンタクト
孔を設け、電極を形成することにより、抵抗装置が完成
する。
以上説明したように、この発明の一実施例で％１逆■字
領域の高さがエピタキシャル膜厚の不均性によらず一定
であるため、抵抗領域の深さの不均一が少な（、精度の
よい抵抗装置が形成できる。
領域の高さがエピタキシャル膜厚の不均性によらず一定
であるため、抵抗領域の深さの不均一が少な（、精度の
よい抵抗装置が形成できる。
また、両側が酸化膜で被われているため、容量が軽減で
き、デバイスの高速化が達成できる。さらに、逆ｖ字領
域の高さは、エピタキシャル成長前の絶縁膜幅で決まり
、容易に変更することができるので、相異なる抵抗値を
同一チップ上に形成することも容易である。
き、デバイスの高速化が達成できる。さらに、逆ｖ字領
域の高さは、エピタキシャル成長前の絶縁膜幅で決まり
、容易に変更することができるので、相異なる抵抗値を
同一チップ上に形成することも容易である。
この発明において、前記実施例では、抵抗領域の下部に
埋込層を設けたが、この埋込層はなくてもよく、この場
合には、フォトリソ工程が１目減じる。
埋込層を設けたが、この埋込層はなくてもよく、この場
合には、フォトリソ工程が１目減じる。
以上説明したように、この発明は残留エピタキシャル層
を利用して精度のよい抵抗値をもつ抵抗装置を提供する
ことができるという効果があり、エピタキシャル技術を
利用するすべてのデバイスに利用することができる
を利用して精度のよい抵抗値をもつ抵抗装置を提供する
ことができるという効果があり、エピタキシャル技術を
利用するすべてのデバイスに利用することができる
第１図（ａ）およびΦ）は従来の抵抗装置を示す横断面
図および縦断面図、第２図（ａ）、中） 、 （Ｃ）は
この発明の一実施例による抵抗装置を製造工程順に示す
横断面図である。 １．２１・・・シリコン基板、２．２３・・・埋込層、
３．２４・・・エピタキシャル層、４，６，２６，２８
・・・抵抗領域、５・・・分離拡散層、７，２９・・・
絶縁保護膜、８・・・電極、２２・・・絶縁膜、２５・
・・多結晶シリコン、２７・・・欠陥の多い単結晶領域
。 才１図 手続補正書 昭和５７年３月３和 特許庁長官 島田春檎殿 １、事件の表示 昭和５６年 特 許 願第 １５０６９５ 号２、発
明の名称 抵抗装置 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業体式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 ｔｓａｔｔ１壷の発明の詳細な説明Ｑ１２） 同３頁末
行ｒ Ａ Ｊ ｋ ｒ （ｔ／２ Ｊ Ｊと釘止する。
図および縦断面図、第２図（ａ）、中） 、 （Ｃ）は
この発明の一実施例による抵抗装置を製造工程順に示す
横断面図である。 １．２１・・・シリコン基板、２．２３・・・埋込層、
３．２４・・・エピタキシャル層、４，６，２６，２８
・・・抵抗領域、５・・・分離拡散層、７，２９・・・
絶縁保護膜、８・・・電極、２２・・・絶縁膜、２５・
・・多結晶シリコン、２７・・・欠陥の多い単結晶領域
。 才１図 手続補正書 昭和５７年３月３和 特許庁長官 島田春檎殿 １、事件の表示 昭和５６年 特 許 願第 １５０６９５ 号２、発
明の名称 抵抗装置 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業体式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 ｔｓａｔｔ１壷の発明の詳細な説明Ｑ１２） 同３頁末
行ｒ Ａ Ｊ ｋ ｒ （ｔ／２ Ｊ Ｊと釘止する。
Claims (1)
- 半導体基板上に選択エピタキシャル成長によ、り逆Ｖ字
形領域を形成し、この領域に抵抗領域を形成したことを
特徴とする抵抗装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15069581A JPS5852867A (ja) | 1981-09-25 | 1981-09-25 | 抵抗装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15069581A JPS5852867A (ja) | 1981-09-25 | 1981-09-25 | 抵抗装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852867A true JPS5852867A (ja) | 1983-03-29 |
Family
ID=15502412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15069581A Pending JPS5852867A (ja) | 1981-09-25 | 1981-09-25 | 抵抗装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852867A (ja) |
-
1981
- 1981-09-25 JP JP15069581A patent/JPS5852867A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| US3457631A (en) | Method of making a high frequency transistor structure | |
| US3988759A (en) | Thermally balanced PN junction | |
| JPH11121466A (ja) | 半導体装置の製造方法 | |
| JPS5852867A (ja) | 抵抗装置 | |
| US3512054A (en) | Semiconductive transducer | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| JPS593851B2 (ja) | 誘電体分離方法 | |
| JPH01125872A (ja) | 圧力感知素子を有する半導体装置の製造法 | |
| JPS63138771A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JP2969669B2 (ja) | 半導体装置の製造方法 | |
| JP2857206B2 (ja) | 縦型サイリスタの製造方法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPS5866367A (ja) | 半導体整流装置及びその製造方法 | |
| JPH0414266A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPH05243497A (ja) | 半導体装置 | |
| JPS6228571B2 (ja) | ||
| JPS644665B2 (ja) | ||
| JPS63152170A (ja) | 半導体装置の製造方法 | |
| JPS6136934A (ja) | 半導体装置の製造方法 | |
| JPS6043653B2 (ja) | 半導体装置の製造方法 | |
| JPS62183189A (ja) | 半導体圧力変換器の製造方法 |