JPS593851B2 - 誘電体分離方法 - Google Patents
誘電体分離方法Info
- Publication number
- JPS593851B2 JPS593851B2 JP14743076A JP14743076A JPS593851B2 JP S593851 B2 JPS593851 B2 JP S593851B2 JP 14743076 A JP14743076 A JP 14743076A JP 14743076 A JP14743076 A JP 14743076A JP S593851 B2 JPS593851 B2 JP S593851B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- silicon
- type
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板上に絶縁層によつて完全に分離され
た島領域を形成する誘電体分離方法に関するものである
。
た島領域を形成する誘電体分離方法に関するものである
。
従来、半導体集積回路の素子分離法としては、ＰＮ接合
分離法が最も一般的に使用されているが、この方法では
分離層の容量が大きくなること、逆方向リーク電流が無
視できない場合があること、５ 寄生トランジスタを生
じやすいことなどの欠点があつた。
分離法が最も一般的に使用されているが、この方法では
分離層の容量が大きくなること、逆方向リーク電流が無
視できない場合があること、５ 寄生トランジスタを生
じやすいことなどの欠点があつた。
これらの欠点を解決する方法として誘電体分離法が開発
された。その代表的な一例の製造工程を第１図ａ−ｄに
示す。まず第１図ａのように単結晶シリコン基板１を選
択的にエッチングし１０た後、同図ｂに示すように全面
に二酸化珪素膜２を形成する。その後、同図ｃに示すよ
うに二酸化珪素膜２上に多結晶シリコン３を堆積し、つ
づいて裏面の単結晶シリコン基板１側から、ｄ−ｄ断面
まで研磨する。このようにして、同図ｄに示す１５よう
に、二酸化珪素膜２で分離された単結晶シリコンからな
る島領域４を形成することができる。しかしながら、こ
の方法では、最終的に支持基板となる多結晶シリコンの
堆積に非常な時間がかかること、及び、研磨の工程にお
いては表面が一２０様で、破壊層がなく、かつ厚さ精度
のよい単結晶層を得ることが技術的に難しい等の欠点が
ある。本発明は、以上のような欠点を有せずに、絶縁膜
で完全に分離された単結晶半導体の島領域を形成するこ
とのできる誘電体分離方法を与えるもの２５である。以
下図面とともに本発明を実施例に基いて説明する。第２
図ａ−れは本発明の一実施例を示す工程断面図であわ、
同図ｃ’は同図ｃ工程の平面図である。
された。その代表的な一例の製造工程を第１図ａ−ｄに
示す。まず第１図ａのように単結晶シリコン基板１を選
択的にエッチングし１０た後、同図ｂに示すように全面
に二酸化珪素膜２を形成する。その後、同図ｃに示すよ
うに二酸化珪素膜２上に多結晶シリコン３を堆積し、つ
づいて裏面の単結晶シリコン基板１側から、ｄ−ｄ断面
まで研磨する。このようにして、同図ｄに示す１５よう
に、二酸化珪素膜２で分離された単結晶シリコンからな
る島領域４を形成することができる。しかしながら、こ
の方法では、最終的に支持基板となる多結晶シリコンの
堆積に非常な時間がかかること、及び、研磨の工程にお
いては表面が一２０様で、破壊層がなく、かつ厚さ精度
のよい単結晶層を得ることが技術的に難しい等の欠点が
ある。本発明は、以上のような欠点を有せずに、絶縁膜
で完全に分離された単結晶半導体の島領域を形成するこ
とのできる誘電体分離方法を与えるもの２５である。以
下図面とともに本発明を実施例に基いて説明する。第２
図ａ−れは本発明の一実施例を示す工程断面図であわ、
同図ｃ’は同図ｃ工程の平面図である。
まず、Ｎ形のシリコン基板１１として、例え３０ば面指
数Ｃｌｌｌ）比抵抗１Ω−ｍのものを用いる。この基板
に例えばＢ＋イオン１２を１００ｋｅＶで５×１０１３
／一打ち込み、その後窒素雰囲気中で１０００℃の温度
で３０分間拡散することによつてＰ形領域１３を形成す
る（同図ａ）。３５しかる後、Ｎ形単結晶シリコン１４
を例えば１μｍの厚さに気相成長させる（同図ｂ）。
数Ｃｌｌｌ）比抵抗１Ω−ｍのものを用いる。この基板
に例えばＢ＋イオン１２を１００ｋｅＶで５×１０１３
／一打ち込み、その後窒素雰囲気中で１０００℃の温度
で３０分間拡散することによつてＰ形領域１３を形成す
る（同図ａ）。３５しかる後、Ｎ形単結晶シリコン１４
を例えば１μｍの厚さに気相成長させる（同図ｂ）。
次に、該気相成長Ｎ形シリコン単結晶層１４上に窒化シ
リコン膜１５を約１０００λ堆積し、更に二酸化シリコ
ン膜１６を約１μｍ堆積する。その後、窒化シリコン膜
１５と二酸化シリコン膜１６とをホトエツチングにより
格子状に除去して、将来Ｎ形島領域となる領域を分割し
、またそれぞれのＮ形島領域となる領域の中央付近の一
部の窒化シリコン膜１５と二酸化シリコン膜１６を除去
する。なお、同図ｃ″は同図ｅの平面図であつて、同図
Ｃは同図ｃ′のｃ−ｃ断面を示す。しかる後、窒化シリ
コン膜１５及び二酸化シリコン膜１６をイオン注入のマ
スクとして用い、Ｂ＋イオン１７を、例えば２００ｋｅ
Ｖのエネルギーで５×１０１シ漏打ち込む（同図Ｃ，ｃ
″ ）。その後、１０００℃３０分の熱処理を窒素ガス
雰囲気中にて施して、Ｐ形領域１８を、最初にＢ＋イオ
ンを注入して形成したＰ形領域１３に到達させる。この
段階において、Ｐ形不純物拡散領域によつて完全にとり
囲まれたＮ形領域が多数形成されている（同図ｄ）。次
に、全面にホウ素等のＰ形不純物を添加した多結晶シリ
コン１９を堆積し、ホトエツチングによ 冫つてＮ形島
領域を取り囲む格子状に形成されているＰ型不純物拡散
領域１８ｂの上だけ残し他の多結晶シリコン層を除去す
る（同図ｅ）。ただしこの時、第３図に示すようにシリ
コン基板１１となるウエーー・２３の所定部に設けられ
た陽極酸化用 ２のリード線取り出し部分２４にも多結
晶シリコンを残しておく、なお、第３図はウエ一・・２
３の平面パターン図である。このリード線取り出し部２
４の多結晶シリコンは、当然ながら、Ｎ型島領域１４を
取り囲むＰ形不純物拡散領域１８ｂ上の多結晶５シリコ
ン１９と電気的に接続されている。しかる後、全面に窒
化シリコン膜を厚さ約２０００Ａ堆積し、ホトエツチン
グを行なつて、Ｎ形島領域内の中央付近の一部に設けら
れたＰ型不純物拡散領域の部分１８ａ及び陽極酸化用の
リード線取り出 ３し部２４の窒化シリコン膜２１を除
去する。次にリード線取り出し部２４に白金線を銀ペー
ストで取り付けワツクスでリード線の一部とリード線の
取う出し部２４を覆い、濃フツ化水素酸中で、例えば電
流密度５０ｍＡ／Ｃｉｌで、リード線取り出し４，部２
４に電流を流し、多結晶シリコン１９から、Ｐ拡散層１
８ａに電流を流して約３０分間陽極酸化を行なつてＮ型
島領域の中央付近の一部に露出したＰ型不純物拡散領域
１８ａからシリコンを多孔質化し、Ｎ型島領域を取り囲
むＰ型不純物拡散領域２０をすべて多孔質化する（同図
ｆ）。しかる後、基板表面の窒化シリコン膜１５，２１
および、多結晶シリコン１９をすべて除去し、例えばウ
エツト酸素雰囲気中で８００℃〜１１００℃の温度で３
０分〜６０分間熱酸化を行なうと、多孔質シリコン２２
の酸化速度は単結晶シリコンの酸化速度に比して非常に
大きいので、前記多孔質シリコン層２２を絶縁層２５に
変えることができる（同図ｇ）。この後に、表面にでき
た薄い酸化膜２７を除去することによつて、シリコンの
酸化膜の絶縁膜２５で完全に分離された単結晶半導体島
領域２６を形成できる（同図ｈ）。以上はＰ型シリコン
を陽極酸化によつて多孔質化することを利用してＮ型島
領域を形成する場合を説明したが、陽極酸化を行なう際
に、光を照射することによつて、Ｎ型シリコンを多孔質
化できるので、基板にＰ型シリコン基板を用い、次にＮ
型不純物を全面に拡散し、その上にＰ型シリコンを気相
成長させ、しかる後にＮ型不純物を選択的に拡散して、
Ｐ型シリコン島領域を形成し、Ｎ型シリコン領域を陽極
酸化による多孔質化したのち熱酸化をすればＮ型島領域
を形成した場合と全く同様に、多孔質シリコンの酸化膜
で分離されたＰ型島領域を形成することができる。
リコン膜１５を約１０００λ堆積し、更に二酸化シリコ
ン膜１６を約１μｍ堆積する。その後、窒化シリコン膜
１５と二酸化シリコン膜１６とをホトエツチングにより
格子状に除去して、将来Ｎ形島領域となる領域を分割し
、またそれぞれのＮ形島領域となる領域の中央付近の一
部の窒化シリコン膜１５と二酸化シリコン膜１６を除去
する。なお、同図ｃ″は同図ｅの平面図であつて、同図
Ｃは同図ｃ′のｃ−ｃ断面を示す。しかる後、窒化シリ
コン膜１５及び二酸化シリコン膜１６をイオン注入のマ
スクとして用い、Ｂ＋イオン１７を、例えば２００ｋｅ
Ｖのエネルギーで５×１０１シ漏打ち込む（同図Ｃ，ｃ
″ ）。その後、１０００℃３０分の熱処理を窒素ガス
雰囲気中にて施して、Ｐ形領域１８を、最初にＢ＋イオ
ンを注入して形成したＰ形領域１３に到達させる。この
段階において、Ｐ形不純物拡散領域によつて完全にとり
囲まれたＮ形領域が多数形成されている（同図ｄ）。次
に、全面にホウ素等のＰ形不純物を添加した多結晶シリ
コン１９を堆積し、ホトエツチングによ 冫つてＮ形島
領域を取り囲む格子状に形成されているＰ型不純物拡散
領域１８ｂの上だけ残し他の多結晶シリコン層を除去す
る（同図ｅ）。ただしこの時、第３図に示すようにシリ
コン基板１１となるウエーー・２３の所定部に設けられ
た陽極酸化用 ２のリード線取り出し部分２４にも多結
晶シリコンを残しておく、なお、第３図はウエ一・・２
３の平面パターン図である。このリード線取り出し部２
４の多結晶シリコンは、当然ながら、Ｎ型島領域１４を
取り囲むＰ形不純物拡散領域１８ｂ上の多結晶５シリコ
ン１９と電気的に接続されている。しかる後、全面に窒
化シリコン膜を厚さ約２０００Ａ堆積し、ホトエツチン
グを行なつて、Ｎ形島領域内の中央付近の一部に設けら
れたＰ型不純物拡散領域の部分１８ａ及び陽極酸化用の
リード線取り出 ３し部２４の窒化シリコン膜２１を除
去する。次にリード線取り出し部２４に白金線を銀ペー
ストで取り付けワツクスでリード線の一部とリード線の
取う出し部２４を覆い、濃フツ化水素酸中で、例えば電
流密度５０ｍＡ／Ｃｉｌで、リード線取り出し４，部２
４に電流を流し、多結晶シリコン１９から、Ｐ拡散層１
８ａに電流を流して約３０分間陽極酸化を行なつてＮ型
島領域の中央付近の一部に露出したＰ型不純物拡散領域
１８ａからシリコンを多孔質化し、Ｎ型島領域を取り囲
むＰ型不純物拡散領域２０をすべて多孔質化する（同図
ｆ）。しかる後、基板表面の窒化シリコン膜１５，２１
および、多結晶シリコン１９をすべて除去し、例えばウ
エツト酸素雰囲気中で８００℃〜１１００℃の温度で３
０分〜６０分間熱酸化を行なうと、多孔質シリコン２２
の酸化速度は単結晶シリコンの酸化速度に比して非常に
大きいので、前記多孔質シリコン層２２を絶縁層２５に
変えることができる（同図ｇ）。この後に、表面にでき
た薄い酸化膜２７を除去することによつて、シリコンの
酸化膜の絶縁膜２５で完全に分離された単結晶半導体島
領域２６を形成できる（同図ｈ）。以上はＰ型シリコン
を陽極酸化によつて多孔質化することを利用してＮ型島
領域を形成する場合を説明したが、陽極酸化を行なう際
に、光を照射することによつて、Ｎ型シリコンを多孔質
化できるので、基板にＰ型シリコン基板を用い、次にＮ
型不純物を全面に拡散し、その上にＰ型シリコンを気相
成長させ、しかる後にＮ型不純物を選択的に拡散して、
Ｐ型シリコン島領域を形成し、Ｎ型シリコン領域を陽極
酸化による多孔質化したのち熱酸化をすればＮ型島領域
を形成した場合と全く同様に、多孔質シリコンの酸化膜
で分離されたＰ型島領域を形成することができる。
以上説明したように本発明によれば、従来のように支持
基板として多結晶シリコンを長時間堆積する必要もなく
、また研磨工程がないので基板表面は一様で破壊層がな
く、厚さ精度の良好な単結晶島領域が得られる。
基板として多結晶シリコンを長時間堆積する必要もなく
、また研磨工程がないので基板表面は一様で破壊層がな
く、厚さ精度の良好な単結晶島領域が得られる。
さらに、本発明では、陽極反応を行なうのに、その電流
通路は基板の裏面から流れることはないので、完全に島
領域が分離される。
通路は基板の裏面から流れることはないので、完全に島
領域が分離される。
第１図ａ−ｄは従来の誘電体分離方法の工程図、第２図
ａ−ｈは本発明の誘電体分離方法の一実施例を示す工程
図、第３図は本発明に係る半導体ウエーハの平面パター
ン図である。 １１・・・・・・Ｎ型シリコン基板、１２・・・・・・
Ｂ＋イオンビーム、１３・・・・・・Ｐ型シリコン層、
１４・・・・・・気相成長Ｎ型シリコン層、１５・・・
・・・窒化シリコン膜、１６・・・・・・二酸化シリコ
ン膜、１７・・・・・・Ｂ＋イオンビーム、１８・・・
・・・Ｐ型シリコン層、１８ａ・・・・・・Ｎ型島領域
内の一部に形成されたＰ型領域、１８ｂ・・・・・・Ｎ
型島領 域をとり囲むＰ型領域、１９・・・・・移結晶
シリコン、２０・・・・・・Ｐ型シリコン領域、２１・
・・・・・窒化シリコン膜、２２・・・・・・多孔質シ
リコン層、２３・・・・・・シリコンウエ一・・、２４
・・・・・・陽極酸化用リード線取り出し部分、２５・
・・・・・多孔質シリコン酸化領域、２６・・・・・・
Ｎ型島領域。
ａ−ｈは本発明の誘電体分離方法の一実施例を示す工程
図、第３図は本発明に係る半導体ウエーハの平面パター
ン図である。 １１・・・・・・Ｎ型シリコン基板、１２・・・・・・
Ｂ＋イオンビーム、１３・・・・・・Ｐ型シリコン層、
１４・・・・・・気相成長Ｎ型シリコン層、１５・・・
・・・窒化シリコン膜、１６・・・・・・二酸化シリコ
ン膜、１７・・・・・・Ｂ＋イオンビーム、１８・・・
・・・Ｐ型シリコン層、１８ａ・・・・・・Ｎ型島領域
内の一部に形成されたＰ型領域、１８ｂ・・・・・・Ｎ
型島領 域をとり囲むＰ型領域、１９・・・・・移結晶
シリコン、２０・・・・・・Ｐ型シリコン領域、２１・
・・・・・窒化シリコン膜、２２・・・・・・多孔質シ
リコン層、２３・・・・・・シリコンウエ一・・、２４
・・・・・・陽極酸化用リード線取り出し部分、２５・
・・・・・多孔質シリコン酸化領域、２６・・・・・・
Ｎ型島領域。
Claims (1)
- １ 第１導電形の半導体基板の一主面に、前記第１導電
形とは反対の第２導電形の不純物の拡散層を形成する工
程と、前記拡散層上に前記第１導電形の半導体層を気相
成長させる工程と、前記気相成長された半導体層に第２
導電形不純物を選択的に拡散することにより、内部に第
２導電形領域を含み外周が第２導電形領域で囲まれた第
１導電形の島領域を複数個形成する工程と、前記第１導
電形の島領域を囲む第２導電形領域を電極として陽極反
応により、前記第２導電形の拡散層および前記第２導電
形領域を多孔質化する工程と、前記多孔質化された領域
を絶縁物化する工程とを備えたことを特徴とする誘電体
分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14743076A JPS593851B2 (ja) | 1976-12-07 | 1976-12-07 | 誘電体分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14743076A JPS593851B2 (ja) | 1976-12-07 | 1976-12-07 | 誘電体分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370777A JPS5370777A (en) | 1978-06-23 |
| JPS593851B2 true JPS593851B2 (ja) | 1984-01-26 |
Family
ID=15430131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14743076A Expired JPS593851B2 (ja) | 1976-12-07 | 1976-12-07 | 誘電体分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593851B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323331Y2 (ja) * | 1984-01-20 | 1988-06-27 | ||
| JPH033485Y2 (ja) * | 1984-01-23 | 1991-01-29 | ||
| JPH0311159Y2 (ja) * | 1985-08-27 | 1991-03-19 | ||
| JPH047079Y2 (ja) * | 1984-01-20 | 1992-02-26 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515291A (en) * | 1978-07-20 | 1980-02-02 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
-
1976
- 1976-12-07 JP JP14743076A patent/JPS593851B2/ja not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323331Y2 (ja) * | 1984-01-20 | 1988-06-27 | ||
| JPH047079Y2 (ja) * | 1984-01-20 | 1992-02-26 | ||
| JPH033485Y2 (ja) * | 1984-01-23 | 1991-01-29 | ||
| JPH0311159Y2 (ja) * | 1985-08-27 | 1991-03-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5370777A (en) | 1978-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4017341A (en) | Method of manufacturing semiconductor integrated circuit with prevention of substrate warpage | |
| US4264382A (en) | Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions | |
| US4159915A (en) | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation | |
| JPH0744186B2 (ja) | 半導体装置の製造方法 | |
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| US4214315A (en) | Method for fabricating vertical NPN and PNP structures and the resulting product | |
| US3913217A (en) | Method of producing a semiconductor device | |
| US4193836A (en) | Method for making semiconductor structure | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| US3829889A (en) | Semiconductor structure | |
| JPS6135705B2 (ja) | ||
| JPS593851B2 (ja) | 誘電体分離方法 | |
| US4268348A (en) | Method for making semiconductor structure | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| US3913121A (en) | Semiconductor structure | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP2616981B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6095968A (ja) | 半導体集積回路の製造方法 | |
| JPS62113442A (ja) | 半導体装置の製造方法 | |
| JPS5852340B2 (ja) | 半導体装置の製造方法 |