JPS5852340B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に関するものである。

絶縁膜上に単結晶シリコン層を形成して素子を横取する
方法としてつぎの２種類が知られている。

まず第■の方法はイオン注入法によりシリコン基板内部
に絶縁層を形成する方法である。

すなわち、第１図に示すように、シリコン基板１上に選
択的にイオン注入防止マスクとなる厚いレジスト膜２を
形成し、その開口より酸素イオンをシリコン基板１内の
所定の深さに注入したのち高温熱処理加工により二酸化
シリコン膜３の島領域を形成していた。

ところがこのイオン注入法によりシリコン基板表面より
数μｍの深さで数１０μｍ×数１０μｍの面積で厚さ数
１０００Ａの島領域を形成するには非常に高エネルギー
で、しかも長時間酸素を注入する必要があるため、シリ
コン基板に格子欠陥を生じ、素子の特性に悪影響を及ぼ
す等の問題があった。

第２の方法は、絶縁性単結晶基板、例えばサファイヤま
たはスピネル上に９００〜ｉｏｏ。

℃でヘテロエピタキシャル成長させて単結晶薄膜（厚さ
１μｍ前後）を形成する方法である。

この方法は、基板結晶とシリコン単結晶の格子常数や構
造の違いに起因する高密度格子欠陥やさらに高温での基
板との反応によるＡＩやＯのシリコン単結晶への導入な
どの問題があり、単結晶シリコン膜の電気的特性やデバ
イス化の際の熱処理工程後の特性変化に重大な影響を与
えている。

したがって、この発明の目的は、電気特性のよい半導体
装置を実現することができる半導体装置の製造方法を提
供することである。

この発明による半導体装置の製造方法をＰチャンネルＭ
ＯＳトランジスタについて説明する。

まず、第２図ＡのようにＮ型のシリコン基板８の主面上
をエツチングして凹部９，１０および凸部１１を形成す
る。

ついで凹部９，１０および凸部１１上に窒化シリコン膜
１２、二酸化シリコン膜１３および窒化シリコン膜１４
を順次積層形成する。

この場合において、凹部９，１０上の二酸化シリコン膜
１３の上面が凸部１１の表面以下に位置決めされる。

つぎに、第２図Ｂのように、二酸化シリコン膜（図示せ
ず）をマスクとして窒化シリコン膜１４をエツチングし
て凸部１１上の窒化シリコン膜１４ａを残す。

そして、この窒化シリコン膜１４ａをマスクとして用い
ることにより凹部９，１０上の二酸化シリコン膜１３を
除去して凸部１１の側面を露出する。

この露出した凸部１１の側面のシリコン基板８の部分か
らＰ型の不純物を熱拡散して凸部１１内にＰ型拡散層１
５を形威し凸部１１内を上下に２分割する。

この場合において、各部分の具体的数値はつぎのとおり
である。

すなわち、凸部１１の高さを約５μｍ１最小幅も約５μ
ｍとし、窒化シリコン膜１２を約０．１μｍ１シリコン
酸化膜１３を約０．５μｍ１窒化シリコン膜１４を約１
〜２μｍ膜厚とする。

窒化シリコン膜１２．１４をマスクとして、シリコン基
板凸部１１の側面露出部（シリコン酸化膜１３のエツチ
ング幅約０．５μｍを除去することにより形成した開口
部）へ、ポロンガス（不純物濃度的１０２０ａ ｔｏｍ
／ｃｍ−３）を１１００℃の高温中で約６０分熱拡散す
ると、不純物は横方向に約３μｍ拡散されるので、凸部
幅約５μｍは図示のように完全にＰ型拡散層１５でつな
がる。

ただし、図示はしていないが熱拡散のためにＰ型拡散層
１５は第２図Ｂにおいて縦方向（上下方向）にも拡散さ
れ、最終シリコン基板凸部１１のＰ型拡散層１５で分離
されたＮ型層１１の表面からの最小深さは約１．５μｍ
となる。

ついで凸部１１上の窒化シリコン膜１４ａを除去したの
ち、二酸化シリコン膜１３をマスクとして凹部９，１０
上の窒化シリコン膜１２を除去する。

つぎに、第２図Ｃのように、Ｐ型不純物または高濃度Ｐ
型不純物を混合したシランをエピタキシャル成長法によ
りシリコン基板８全面に積層し、凹部９，１０上にＰ型
巣結晶シワ１フ １１の二酸化シリコン膜１３上にＰ型多結晶シリコン層
１７を形成する。

この場合、シランはシリコン基板８の凹部９，１０を埋
めて基板８表面が平坦になるように（シリコン基板８の
エツチング深さと同一）積層される。

この工程により凸部１１内では、Ｐ型不純物で囲まれた
島領域のＮ型巣結晶シワ１フ 巣結晶シワ１フ 層１７上にアルミニュウムを真空蒸着法で積層し、アル
ミニュウム膜２０３〜２０ｃを形成する。

つぎに、第２図りのように、Ｐ型多結晶シリコン層１７
をリフトオフ法により除去するとともにアルミニュウム
膜２０ａも除去し、窒化シリコン膜を積層したのちこれ
を二酸化シリコン膜（図示せず）をマスクとしてエツチ
ングして凸部１１の二酸化シリコン膜１３上および凹部
１０のアルミニュウム膜２０ｃ上に窒化シリコン膜２１
を形成する。

ついで凹部９上に設けられたアルミニュウム膜２０ｂを
除去する。

その結果、凹部９上のＰ型巣結晶シワ１フ ニュウム膜２０ｃ上の窒化シリコン膜２１をエツチング
して開孔部を形威し、その開孔部を通して金属線（図示
せず）をアルミニュウム膜２０ｃと接続する。

ついでアルミニュウム膜２０ｃに正電位を印加しながら
、シリコン基板８を弗酸溶液中に浸漬し、この溶液に負
電位を印加すると、凹部９上の露呈しているＰ型巣結晶
シワ１フ 一部表面から多孔質化される。

多孔質化は、Ｐ型不純物が高濃度である程進むため、凸
部１１内のＰ型拡散層１５が多孔質化され、ついで凹部
９。

１０のＰ型巣結晶シワ１フ る。

つぎに、第２図Ｅのように、窒化シリコン膜２１、二酸
化シリコン膜１３およびアルミニュウム膜２０ｃを順次
除去して凸部１１のＮ型単結晶島領域１８上に窒化シリ
コン膜１２を残す。

そして、この窒化シリコン膜１２をマスクとして多孔質
化したＰ型拡散層１５およびＰ型巣結晶シワ１フ 換する。

この場合において、Ｐ型拡散層１５およびＰ型巣結晶シ
ワ１フ 積が増加するため、あらかじめ体積増加分をエツチング
しておくことにより素子表面を平坦化することが行なわ
れる。

つぎに、第２図Ｆのように、窒化シリコン膜１２を除去
したのち熱酸化により、島領域のＮ型巣結晶シワ１フ ト絶縁膜となる二酸化シリコン膜を形成し、さらに多結
晶シリコン膜を積層しフォトリソグラフィによりシリコ
ンゲートとなる多結晶シリコン膜２３を島領域のＮ型単
結晶シリコ７層１８上に残す、この多結晶シリコン膜２
３をマスクとして、二酸化シリコン膜をエツチングし、
ゲート酸化膜となる二酸化シリコン膜２４を残す。

ついで多結晶シリコン膜２３をマスクとしてＰ型不紳物
例えばポロンをＮ型車結晶シリ１フ て拡散接合領域２５を二酸化シリコン層２２に達するま
で形成する。

この拡散接合領域２５がソース、ドレイン部となる。

つぎに、第２図Ｇのように、多結晶シリコン膜２３を覆
って素子間または電極間を保護する二酸化シリコン膜２
６を例えばＣＶＤ法により形成する。

つぎに電極または素子間を接続する配線として適当な低
抵抗物質例えばアルミニュウムを真空蒸着法等によって
積層し、フォトリングラフィによりパターン出しを行な
いアルミニュウム電極２７を形成する。

以上の工程によりＰチャンネルＭＯ８Ｉ−ランジヌクが
絶縁膜である二酸化シリコン層２２上に形成される。

このように、この実施例によれば、トランジスタを構成
する素子の周囲に二酸化シリコン層２２のような絶縁層
を設けて、素子間を絶縁するため、一種のＳＯ８ （Ｓ
ｉｌｉｃｏｎ Ｏｎ ５ａｐｈｉａ）構造となる。

そのため、リーク電流が少なくなるとともに高速な集積
回路を実現することができる。

また、シリコン基板８内にイオン注入法によることなく
二酸化シリコン層２２のような絶縁層を形成することが
できるため、シリコン基板８に格子欠陥が生じない。

その結果、電気特性のよいＰチャンネルＭＯＳトランジ
スタを実現することができる。

拡散接合領域２５を二酸化シリコン層２２に達するまで
形成するため、ドレインの接合容量が著しく減少する。

この発明による他の実施例すなわちＮチャンネルＭＯ８
Ｉ−ランジスタおよびＰチャンネルＭＯＳトランジース
フを同一シリコン基板上に構成する実施例を第３図に示
す。

第３図Ａまでの工程は第２図Ａ−Ｅまでと同一であるか
ら省略する。

なお、第３図Ａにおいて、ＮはＮチャンネルＭＯＳトラ
ンジスタブロック、ＰはＰチャンネルＭＯＳトランジス
タフロックである。

まず第３図Ｂのように、ＮチャンネルＭＯＳトランジス
タブロックＮの窒化シリコン膜１２を除去してＮ型車結
晶シリ１フを熱拡散またはイオン注入法により拡散して
Ｐ型車結晶シワ１フ 図Ｃのように、ＰチャンネルＭＯＳトランジスタブロッ
クＰの窒化シリコン膜１２を除去し、トランジスタブロ
ックＮ，ＰのＮ型車結晶シリ１フ１８およびＰ型車結晶
シワ１フ シリコン膜を積層しさらにＣＶＤ法により多結晶シリコ
ン膜を積層する。

ついでこの多結晶シリコン膜をシリコンゲート部となる
ようにフォトリソグラフィーにより選択的に単結晶シリ
コン層１８。

１８ａ上に残して多結晶シリコン膜２３を形成する。

ついでこの多結晶シリコン膜２３をマスクとしてゲート
用二酸化シリコン膜をエツチングし、ゲート部となる二
酸化シリコン膜２４を残す。

つぎに例えばＣＶＤ法によりＰ型の不純物例えばポロン
を含む酸化膜２８を積層し、フオｌ− ＩＪソグラフイ
によってＰチャンネルを形成する島領域のＮ型単結晶シ
リコ７層１８上に選択的に残す。

つぎに高温雰囲気中でＮ型不純物例えばリンを全面に熱
拡散する。

この工程でＮ型車結晶シリ１フ１８にはＰ型の拡散接合
領域２５が、またＰ型車結晶シワ１フ ２９が二酸化シリコン層２２に達するまで同時に形成さ
れそれぞれソース、ドレイン領域となる。

つぎに第３図りのように、シリコン層１８上に残った酸
化膜２８を除去し、トランジスタフロックＮ，Ｐの多結
晶シリコン膜２３に二酸化４ＩＪコン膜２６を例えばＣ
ＶＤ法により被覆してフオｌ− ＩＪソグラフイにより
電極用窓を形成する。

つぎに、電極または素子間を接続する配線として適当な
アルミニュウムを真空蒸着法等により積層し、フォトリ
ソグラフィによりパターン出しを行ない電極２７を形成
する。

このようにして同一シリコン基板８上にＮチャンネルＭ
ＯＳトランジスタとＰチャンネルＭＯ８ｈランジスタが
構成される。

このように、この実施例は、前述の実施例と同様の効果
をもつほかさらに同一シリコン基板にＮチャンネルＭＯ
ＳトランジスタとＰチャンネルＭＯＳトランジスタを構
成するため相補型ＭＯＳトランジスタを実現できるとい
う効果をもつ。

その結果、高速で低電力の集積回路の実現が可能となる
。

なお、以上の実施例では、ソース、ドレインおよびゲー
トの長さを約１０μｍとしているが、これを短かくする
ほど素子間を絶縁する二酸化シリコン膜２２の形成が容
易となる。

すなわち、拡散接合領域２５．２９の底部になる二酸化
シリコン膜２２の形成が容易となるため、実施例のよう
に多孔質化を経由せずに直接熱酸化膜にすることが９能
となる。

以上のように、この発明の半導体装置の製造方法は、半
導体基板主面に凸部を形成する第１の工程と、この凸部
の両側面から内部へほぼ水平方向に不純物を拡散して不
純物層を形威しこの不純物層によりその凸部を分割して
上側半導体層と下側半導体層を形成する第２の工程と、
半導体物質を用いて前記凸部の両側空所を埋める第３の
工程と、前記凸部内の不純物層および前記凸部両側の半
導体物質を絶縁体に変換する第４の工程と、前記凸部の
上側半導体層に不純物層を選択的に形成する第５の工程
を含むため、電気特性のよい半導体装置を実現すること
ができる。

【図面の簡単な説明】

第１図は従来例の欠点を説明する説明図、第２図はこの
発明の一実施例の工程説明図、第３図は他の実施例の工
程説明図である。 ８・・・・・・シリコン基板、９，１０・・・・・・凹
部、１１・・・・・・凸部、１５・・・・・・Ｐ型拡散
層、１６・・・・・・Ｐ型単結晶シリコン層、１８・・
・・・・Ｎ型単結晶シリコン層、２４・・・・・・二酸
化シリコン膜、２５・・・・・・拡散接合領域。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板主面に凸部を形成する第１の工程と、こ
   の凸部の側面から内部へほぼ水平方向に不純物を拡散し
   て不純物層を形成しこの不純物層によりその凸部を分割
   して上側半導体層と下側半導体層を形成する第２の工程
   と、半導体物質を用いて前記凸部領域以外を埋める第３
   の工程と、前記凸部内の不純物層および前記凸部領域以
   外の半導体物質を絶縁体に変換する第４の工程と、前記
   凸部の上側半導体層に不純物層を選択的に形成する第５
   の工程を含む半導体装置の製造方法。 ２ 前記第４の工程は、前記凸部領域以外の半導体物質
   に不純物を拡散したのちその半導体物質上に低抵抗物質
   を設け、弗酸中に浸漬しながらこの低抵抗物質を一方の
   電極として電位を与えて前記凸部領域以外の半導体物質
   および前記凸部内の不純物層を多孔質層に変換し、前記
   低抵抗物質を除去し前記凸部領域の半導体層の表面にマ
   スク部材を形成したのち’ＫＩＪ Ｈｅ多孔質層を熱酸
   化して絶縁体に変換することを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。 ３ 前記第５の工程は、前記凸部領域の半導体層の中央
   部に酸化膜を設け′Ｃ凸部領域内に選択的に不純物を波
   数することを特徴とする特許請求の範囲第１項記載の半
   導体装置の製造方法。