TW201401379A - 半導體裝置的製造方法及半導體裝置 - Google Patents

半導體裝置的製造方法及半導體裝置 Download PDF

Info

Publication number
TW201401379A
TW201401379A TW102113292A TW102113292A TW201401379A TW 201401379 A TW201401379 A TW 201401379A TW 102113292 A TW102113292 A TW 102113292A TW 102113292 A TW102113292 A TW 102113292A TW 201401379 A TW201401379 A TW 201401379A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
glass
semiconductor
mol
manufacturing
Prior art date
Application number
TW102113292A
Other languages
English (en)
Other versions
TWI553738B (zh
Inventor
Atsushi Ogasawara
Koji Ito
Kazuhiko Ito
Koya Muyari
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2012/061780 external-priority patent/WO2012160962A1/ja
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201401379A publication Critical patent/TW201401379A/zh
Application granted granted Critical
Publication of TWI553738B publication Critical patent/TWI553738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本發明涉及一種半導裝置的製造方法及半導體裝置，該半導裝置的製造方法依次包括第一工序，準備具有pn結露出的pn結露出部的半導體元件；第二工序，形成覆蓋pn結露出部的絕緣層；以及第三工序，在絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製由該半導體接合保護用玻璃複合物構成的層，在絕緣層上形成玻璃層。所述半導體接合保護用玻璃複合物不含有原料中的任何一種成分作為填充物，並且由玻璃微粒構成，該玻璃微粒是從原料熔化後所得的熔液製成的，所述原料至少含有SiO2、Al2O3、B2O3、ZnO、以及CaO，MgO和BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K。半導體裝置使用不含鉛的玻璃材料，也與以往同樣高耐壓。

Description

半導體裝置的製造方法及半導體裝置
本發明涉及一種半導體裝置的製造方法以及半導體裝置。
我們已知在製造檯面（mesa）型半導體裝置的過程中，形成覆蓋pn結露出部的鈍化（passivation）用的玻璃（glass）層的製造方法（例如，參考專利文獻一）。
圖12及圖13顯示的是用於說明這些以往的半導體裝置的製造方法的圖。圖12（a）~圖12（d）和圖13（a）~圖13（d）為各工序圖。
如圖12和圖13所示，以往的半導體裝置的製造方法，依次包含“半導體基體形成工序”、“溝道形成工序”、“玻璃層形成工序”、“光致抗蝕劑（photoresist）形成工序”、“氧化膜去除工序”、“粗面化區域形成工序”、“電極形成工序”以及“半導體基體切斷工序”。下面就按照工序順序，對以往的半導體裝置的製造方法進行說明。
（a）半導體基體形成工序
首先，通過從n-型半導體基板（n-型矽基板）910的一側的表面擴散p型雜質，形成p+型擴散層912；並且，通過從另一側的表面擴散n型雜質，形成n+型擴散層914，從而形成與主面平行的pn結被形成的半導體基體。之後，通過熱氧化在p+型擴散層912和n+型擴散層914的表面形成氧化膜916、918（參考圖12（a））。
（b）沟道形成工序
其次，通过光刻（photo-etching）法在氧化膜916的预定部位形成一定的开口部。在氧化膜的蝕刻（etching）後，繼續進行半導體基體的蝕刻，從而從半導體基體的一側的表面形成深度超過pn結的溝道920（參考圖12（b））。
（c）玻璃層形成工序
其次，在溝道920的表面，通過電泳法在溝道920的內面及其近旁的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過燒製該由半導體接合保護用玻璃複合物構成的層，形成鈍化用的玻璃層924（參考圖12（c））。
（d）光致抗蝕劑形成工序
其次，形成覆蓋玻璃層924的表面的光致抗蝕劑926（參考圖12（d））。
（e）氧化膜去除工序
其次，將光致抗蝕劑926作為掩膜（mask）來進行氧化膜916的蝕刻，從而將位於形成鍍鎳電極膜的部位930的氧化膜916去除（參考圖13（a））。
（f）粗面化區域形成工序
其次，對形成鍍鎳電極膜的部位930的半導體基體表面進行粗面化處理，從而形成提高鍍鎳電極與半導體基體的密著性的粗面化區域932（參考圖13（b））。
（g）電極形成工序
其次，對半導體基體進行鍍鎳，在粗面化區域932上形成陽極（anode）電極934，同時，在半導體基體的另一側的表面形成陰極（cathode）電極936（參考圖13（c））。陽極電極934和陰極電極936的退火（annealing）是在氮氣中並且在例如600度的溫度下進行。
（h）半導體基體切斷工序
其次，通過切割（dicing）等在玻璃層924的中央部將半導體基體切斷，將半導體基體切片（chip）化，從而製作成檯面型半導體裝置（pn二極體（diode））（參考圖13（d））。
如以上說明所述，以往的半導體裝置的製造方法包括從形成了與主面平行的pn結的半導體基體的一側的表面形成深度超過pn結的溝道920的工序（參考圖12（a）和圖12（b））；以及在該溝道920的內部形成覆蓋pn結露出部的鈍化用的玻璃層924的工序（參考圖12（c））。因此，根據以往的半導體裝置的製造方法，在溝道920的內部形成了鈍化用的玻璃層924後，通過將半導體基體切斷，能夠製造高耐壓的檯面型半導體裝置。
但是，作為在鈍化用的玻璃層中使用的玻璃材料，必須滿足以下條件：（a）能夠在合適的溫度下燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為防止工序中晶片（wafer）的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性。因而，以往廣泛使用的是“以矽酸鉛為主要成分的玻璃材料”。
然而，“以矽酸鉛為主要成分的玻璃材料”中含有對環境負擔較大的鉛，因此可以想到在不遠的將來，“以矽酸鉛為主要成分的玻璃材料”將被禁止使用。
因此，雖然也可以考慮使用不含鉛的玻璃材料來形成鈍化用的玻璃層，但滿足（a）能夠在合適的溫度下燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為了防止工序中的晶片的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性等所有這些條件是很困難的，並且，使用不含鉛的玻璃材料來形成鈍化用的玻璃層這樣的方法還沒有被應用於功率（power）用半導體裝置的批量生產過程中這也是事實。
另外，通過本發明的發明者們的研究明確了：在使用不含鉛的玻璃材料來形成鈍化用的玻璃層的情況下，在燒製由玻璃複合物構成的層從而形成玻璃層的過程中，根據玻璃層的組成和燒製條件的不同，存在從半導體基體和玻璃層的邊界面容易產生泡的問題。而為了解決這樣的問題就有必要添加具有脫泡作用的成分（例如：鎳氧化物、鋯氧化物等），但是，根據玻璃成分的組合的不同，有時會有無法添加的情況，因此並不適用。
另外，通過本發明的發明者們的研究明確了：在使用不含鉛的玻璃材料來形成鈍化用的玻璃層的情況下，根據玻璃層的組成和燒製條件的不同（玻璃的組成：當為高度含有 SiO2的玻璃時，燒製條件：在短時間內進行），會產生反向漏電（leak）流增大的問題。換言之，明確了如果必須進行長時間（例如：3小時）的燒製，就會產生反向漏電流增大的問題。
先行技術文獻
專利文獻
專利文獻一 日本特開2004-87955號公報
因此，本發明是鑒於上述情況而發明的，目的在於：提供一種半導體裝置的製造方法以及半導體裝置，使用不含鉛的玻璃材料，就能夠製造與使用以往的 “以矽酸鉛為主要成分的玻璃材料”時同樣高耐壓的半導體裝置。
另外，本發明的目的在於提供一種半導體裝置的製造方法以及半導體裝置，對於在燒製由玻璃複合物構成的層從而形成玻璃層的過程中從半導體基體和玻璃層的邊界面可能產生的泡，無論玻璃層的組成或燒製條件，不添加或少量添加（例如：2.0mol%以下）鎳氧化物等具有脫泡作用的成分就能夠將其抑制。
另外，本發明的目的在於提供一種半導體裝置的製造方法以及半導體裝置，無論玻璃層的組成或燒製條件，都能夠製造反向漏電流低的穩定的半導體裝置。
本發明提供一種半導體裝置的製造方法，該半導體裝置的製造方法依次包含：第一工序，準備具有pn結露出的pn結露出部的半導體元件；第二工序，形成覆蓋所述pn結露出部的絕緣層；以及第三工序，在所述絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製由該半導體接合保護用玻璃複合物構成的層，在所述絕緣層上形成玻璃層，其特徵在於：其中，所述半導體接合保護用玻璃複合物由玻璃微粒構成，該玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、Al2O3、B2O3、ZnO、以及含有CaO，MgO和BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且半導體接合保護用玻璃複合物不含有所述原料中的任何一種成分作為填充物。
在所述半導體裝置的製造方法中，最好所述半導體接合保護用玻璃複合物的SiO2的含量在41.1mol%~61.1mol%的範圍內，Al2O3的含量在7.4mol%~17.4mol%的範圍內，B2O3的含量在5.8mol%~15.8mol%的範圍內，ZnO的含量在3.0mol%~24.8mol%的範圍內，鹼土金屬的氧化物的含量在5.5mol%~15.5mol%的範圍內。
在所述半導體裝置的製造方法中，最好所述半導體接合保護用玻璃複合物的SiO2的含量在49.5mol%~64.3mol%的範圍內，B2O3的含量在8.4mol%~17.9mol%的範圍內，Al2O3的含量在3.7mol%~14.8mol%的範圍內，ZnO的含量在3.9mol%~14.2mol%的範圍內，鹼土金屬的氧化物的含量在7.4mol%~12.9mol%的範圍內。
在所述半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物最好實質上不含有作為脫泡劑的多價元素。
在所述半導體裝置的製造方法中，所述多價元素最好包括V、Mn、Sn、Ce、Nb以及Ta。
在所述半導體裝置的製造方法中，所述原料最好實質上不含有P。
在所述半導體裝置的製造方法中,所述原料最好實質上不含有Bi。
在所述半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物最好不含有有機粘結劑。
在所述半導體裝置的製造方法中，在所述第三工序中，最好在900℃以下的溫度下燒製由所述半導體接合保護用玻璃複合物構成的層。
在所述半導體裝置的製造方法中，所述絕緣層最好由矽氧化物構成。
在所述半導體裝置的製造方法中，在所述第二工序中，最好使所述絕緣層形成為厚度在5nm~100nm的範圍內。
在所述半導體裝置的製造方法中，在所述第三工序中，最好使用電泳法來形成由所述玻璃複合物構成的層。
在所述半導體裝置的製造方法中，在所述第二工序中，最好使所述絕緣層形成為厚度在5nm~60nm的範圍內。
在所述半導體裝置的製造方法中，所述第一工序最好包括準備具有與主面平行的pn結的半導體基體的工序；以及通過從所述半導體基體的一側的表面形成深度超過所述pn結的溝道，最好在所述溝道的內面形成所述pn結露出部的工序，所述第二工序最好包括在所述溝道的內面形成覆蓋所述pn結露出部的所述絕緣層的工序，在所述第三工序中，最好包括在所述絕緣層上形成所述玻璃層的工序。
在所述半導體裝置的製造方法中，在所述第二工序中，最好通過熱氧化法形成所述絕緣層。
在所述半導體裝置的製造方法中，在所述第二工序中，最好通過堆積法形成所述絕緣層。
在所述半導體裝置的製造方法中，第一工序最好包含在半導體基體的表面形成所述pn結露出部的工序，第二工序包最好含在所述半導體基體的表面形成覆蓋所述pn結露出部的所述絕緣層的工序，在第三工序中，最好包括在所述絕緣層上形成所述玻璃層的工序。
在所述半導體裝置的製造方法中，在所述第二工序中，最好通過熱氧化法形成所述絕緣層。
在所述半導體裝置的製造方法中，在所述第二工序中，最好通過堆積法形成所述絕緣層。
進一步，本發明還提供一種半導體裝置，該半導體裝置包括：具有pn結露出的pn結露出部的半導體元件；被形成為覆蓋所述pn結露出部的絕緣層；以及在所述絕緣層上被形成的玻璃層，所述玻璃層是在所述絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製該由半導體接合保護用玻璃複合物構成的層而形成的，其特徵在於：其中，所述半導體接合保護用玻璃複合物由玻璃微粒構成，該玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、Al2O3、B2O3、ZnO、以及含有CaO，MgO和BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且半導體接合保護用玻璃複合物不含有所述原料中的任何一種成分作為填充物。
發明效果
根據本發明的半導體裝置的製造方法以及半導體裝置，從後述的實施例可知，使用不含鉛的玻璃材料，就能夠製造與使用以往的 “以矽酸鉛為主要成分的玻璃材料”時同樣高耐壓的半導體裝置。
即，根據本發明的半導體裝置的製造方法以及半導體裝置，能夠滿足所有這些條件：（a）能夠在合適的溫度下燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為了防止工序中的晶片的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性。
另外，根據本發明的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層之間存在有比半導體基體的潤濕性高的絕緣層，因此在燒製由玻璃複合物構成的層從而形成玻璃層的過程中不容易從半導體基體和玻璃層的邊界面產生泡。所以，不添加或少量添加（2.0mol%以下）鎳氧化物等具有脫泡作用的成分，就能夠抑制這樣的泡的產生。
另外，根據本發明的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層之間存在有絕緣層，因此絕緣性提高，並且，從後述的實施例也可知，無論玻璃層的組成和燒製條件，都能夠製造反向漏電流低的穩定的半導體裝置。即，即使SiO2的含量在55mol%以上，即使將燒製時間設定為15分鐘左右，也能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據本發明的半導體裝置的製造方法以及半導體裝置，通過燒製由玻璃微粒構成的半導體接合保護用玻璃複合物構成的層來形成玻璃層，所述玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及含有BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K。因此，從後述的實施例可知，能夠在比較低的溫度下進行玻璃層的燒製，所以在玻璃層的燒製過程中玻璃層難以結晶，這樣，就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據本發明的半導體裝置的製造方法以及半導體裝置，由於通過燒製由不把原料中的任何一種成分作為填充物（filer）含有的半導體接合保護用玻璃複合物構成的層來形成玻璃層，所以在玻璃層的燒製過程中玻璃層難以結晶，這樣就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據本發明的半導體裝置的製造方法以及半導體裝置，由於可以製造具有由比含鉛玻璃的電解率低的無鉛玻璃（不含有Pb的玻璃）構成的層的半導體裝置，因此在把本發明的半導體裝置用樹脂鑄模從而做成樹脂封裝型半導體裝置時，在進行高溫反向偏壓試驗過程中，在鑄模樹脂與玻璃層的邊界面以及玻璃層與半導體層的邊界面不會誘發高密度的離子，其結果是，與使用“以矽酸鉛為主要成分的玻璃材料”製成半導體裝置後將該半導體裝置用樹脂鑄模從而做成的以往的樹脂封裝型半導體裝置相比，更能得到高溫反向偏壓耐量提高的效果。
另外，根據本發明的半導體裝置的製造方法以及半導體裝置，由於使用實質上不含有Li、Na、K的玻璃複合物，因此，從後述的實施例（評價專案10）可知，在玻璃複合物中即使含有例如B（硼），在玻璃複合物的燒製過程中B（硼）也不會從玻璃層擴散到矽中，所以能夠製造可信度高的半導體裝置。
另外，在本發明的半導體裝置的製造方法以及半導體裝置中，含有至少某些特定成分（SiO2、B2O3、Al2O3等）不僅包括僅含有該某些特定成分的情況，還包括在玻璃複合物中不僅含有該某些特定成分還進一步含有通常可能含有的成分的情況。
另外，在本發明的半導體裝置的製造方法以及半導體裝置中，實質上不含有某些特定元素（Pb、As、Sb等）是指不將該某些特定元素作為成分含有，但不排除上述特定元素作為雜質混入構成玻璃的各成分的原料中的情況。
另外，在本發明的半導體裝置的製造方法以及半導體裝置中，不含有某些特定元素（Pb、As、Sb等）是指不含有該某些特定元素的氧化物、該某些特定元素的氮化物。
另外，在本發明的半導體裝置的製造方法以及半導體裝置中，不把原料中的任何一種成分作為填充物含有是指：例如在成分為SiO2的情況下，不將成分SiO2作為由SiO2微粒構成的填埋物、填塞物、填充材料、添加材料等含有。
100、200、900…半導體裝置；
110、910…n-型半導體基板；
112、912…p+型擴散層；
114、914…n-型擴散層；
116、118、916、918…氧化膜；
120、920…溝道；
121、218…絕緣層；
124、220、924…玻璃層；
126、926…光致抗蝕劑；
130、930…形成鍍鎳電極膜的部位；
132、932…粗面化區域；
134、934…陽極電極；
136、936…陰極電極；
210…n+型半導體基板；
212…n-型外延層；
214…p+型擴散層；
216…n+型擴散層；
222…陽極電極層；
224…陰極電極層；
b…泡
圖1是用於說明實施方式一的半導體裝置的製造方法的圖；
圖2是用於說明實施方式一的半導體裝置的製造方法的圖；
圖3是用於說明實施方式二的半導體裝置的製造方法的圖；
圖4是用於說明實施方式二的半導體裝置的製造方法的圖；
圖5是顯示實施例的條件和結果的圖表；
圖6是用於說明初步評價中在玻璃層124的內部產生的泡b的圖；
圖7是用於說明正式評價中在玻璃層124的內部產生的泡b的照片；
圖8是包含半導體基體和玻璃層的部分的截面TEM照片；
圖9是顯示實施例中的反向電流的圖；
圖10是顯示高溫反向偏壓試驗的結果的圖；
圖11是顯示從矽表面沿深度方向的雜質濃度分佈的圖；
圖12是用於說明以往的半導體裝置的製造方法的圖；
圖13是用於說明以往的半導體裝置的製造方法的圖。
下面基於附圖所示的實施方式，對本發明的半導體裝置的製造方法以及半導體裝置進行說明。
實施方式一
實施方式一涉及的半導體裝置的製造方法依次包含：第一工序，準備具有pn結露出的pn結露出部的半導體元件；第二工序，形成覆蓋pn結露出部的絕緣層；以及第三工序，在絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製該由半導體接合保護用玻璃複合物構成的層，在絕緣層上形成玻璃層。在實施方式一涉及的半導體裝置的製造方法中，作為半導體裝置製造的是檯面型的pn二極體。
圖1和圖2是用於說明實施方式一的半導體裝置的製造方法的圖。圖1（a）~圖1（d）及圖2（a）~圖2（d）為各工序圖。
如圖1和圖2所示，實施方式一涉及的半導體裝置的製造方法依次實施：“半導體基體準備工序”、“溝道形成工序”、“絕緣層形成工序”、“玻璃層形成工序”、“光致抗蝕劑形成工序”、“氧化膜去除工序”、“粗面化區域形成工序”、“電極形成工序”以及“半導體基體切斷工序”。下面對實施方式一涉及的半導體裝置的製造方法依工序順序進行說明。
（a）半導體基體準備工序
首先，通過從n-型半導體基板（n-型矽基板）110的一側的表面擴散p型雜質，形成p+型擴散層112；並且，通過從另一側的表面擴散n型雜質，形成n+型擴散層114，從而準備形成了與主面平行的pn結的半導體基體。之後，通過熱氧化在p+型擴散層112和n+型擴散層114的表面形成氧化膜116、118（參考圖1（ a））。
（b）溝道形成工序
其次，通過光刻法在氧化膜116的預定部位形成一定的開口部。在氧化膜蝕刻後，繼續對半導體基體進行蝕刻，從半導體基體的一側的表面形成深度超過pn結的溝道120（參考圖1（b））。這時，在溝道的內面形成了pn結露出部A。
（c）絕緣層形成工序
其次，通過使用了幹氧（DryO2）的熱氧化法，在溝道120的內面形成由矽氧化膜構成的絕緣層121（參考圖1（c））。將絕緣層121的厚度設定在5nm~60nm的範圍內（例如20nm）。絕緣層121的形成是通過把半導體基體放進擴散爐後，流通氧氣並在900℃的溫度下處理10分鐘而進行的。當絕緣層121的厚度未滿5nm時，可能會有得不到反向電流降低的效果的情況，另一方面，當絕緣層121的厚度超過60nm時，在隨後的玻璃層形成工序中，可能會有不能通過電泳法形成由玻璃複合物構成的層的情況。
（d）玻璃層形成工序
其次，通過電泳法在溝道120的內面及其近旁的半導體基體表面形成由半導體接合保護用玻璃複合物構成的層，同時，通過燒製該由半導體接合保護用玻璃複合物構成的層，形成鈍化用的玻璃層124（參考圖1（d））。將燒製溫度設定為900℃。另外，當在溝道120的內面形成由半導體接合保護用玻璃複合物構成的層時，形成這樣的由半導體接合保護用玻璃複合物構成的層：通過絕緣層121覆蓋溝道120的內面。因此，位於溝道120內部的pn結露出部A成為通過絕緣層121被玻璃層124覆蓋的狀態。
作為半導體接合保護用玻璃複合物使用的是由玻璃微粒構成的半導體接合保護用玻璃複合物，該玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、Al2O3、B2O3、ZnO、以及含有CaO，MgO和BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且是不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物。
作為這樣的半導體接合保護用玻璃複合物，最好能夠使用 SiO2的含量在41.1mol%~61.1mol%的範圍內，Al2O3的含量在7.4mol%~17.4mol%的範圍內，B2O3的含量在5.8mol%~15.8mol%的範圍內，ZnO的含量在3.0mol%~24.8mol%的範圍內，鹼土金屬的氧化物的含量在5.5mol%~15.5mol%的範圍內，鎳氧化物的含量在0.01mol%~2.0mol%的範圍內的半導體接合保護用玻璃複合物。另外，作為鹼土金屬的氧化物，最好能夠使用CaO的含量在2.8mol%~7.8mol%的範圍內，MgO的含量在1.1mol%~3.1mol%的範圍內，BaO的含量在1.7mol%~4.7mol%的範圍內的鹼土金屬的氧化物。
作為半導體接合保護用玻璃複合物使用的是實質上不含有作為發泡劑的多價元素（例如：V、Mn、Sn、Ce、Nb以及Ta）的半導體接合保護用玻璃複合物。並且，使用不含有有機粘結劑的半導體接合保護用玻璃複合物。
作為半導體接合保護用玻璃複合物的原料，最好使用實質上不含有P的原料。並且，最好使用實質上不含有Bi的原料。
另外，在這種情況下，含有至少某些特定成分（SiO2、B2O3、Al2O3等）不僅包括僅含有該某些特定成分的情況，還包括在玻璃複合物中不僅含有該某些特定成分還進一步含有通常可能含有的成分的情況。另外，實質上不含有某些特定元素（Pb、As、Sb等）是指不將該某些特定元素作為成分含有，但不排除上述特定元素作為雜質混入構成玻璃的各成分的原料中的情況。另外，不含有某些特定元素（Pb、As、Sb等）是指不含有該某些特定元素的氧化物、該某些特定元素的氮化物。另外，不把原料中的任何一種成分作為填充物含有是指：例如在成分為SiO2的情況下，不含有成分SiO2作為由SiO2微粒構成的填埋物、填塞物、填充材料、添加材料等。
在這裡，將SiO2的含量設定在41.1mol%~61.1mol%的範圍內是因為：當SiO2的含量不足41.1mol%時，可能導致其耐藥品性下降、絕緣性下降等；當SiO2的含量超過61.1mol%時，可能出現燒製溫度變高的傾向。
另外，將Al2O3的含量設定在7.4mol%~17.4mol%的範圍內是因為：當Al2O3的含量不足7.4mol%時，可能導致其耐藥品性下降、絕緣性下降等；當Al2O3的含量超過17.4mol%時，可能出現燒製溫度變高的傾向。
另外，將B2O3的含量設定在5.8mol%~15.8mol%的範圍內是因為：當B2O3的含量不足5.8mol%時，可能出現燒製溫度變高的傾向；當B2O3的含量超過15.8mol%時，會出現在燒製玻璃層的工序中硼擴散至半導體基體而導致絕緣性下降的情況。
另外，將ZnO的含量設定在3.0mol%~24.8mol%的範圍內是因為：當ZnO的含量不足3.0mol%時，可能出現燒製溫度變高的傾向；當ZnO的含量超過24.8mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，將鹼土金屬的氧化物的含量設定在5.5mol%~15.5mol%的範圍內是因為，當鹼土金屬的氧化物的含量不足5.5mol%時，可能出現燒製燒製溫度變高的傾向；當鹼土金屬的氧化物的含量超過15.5mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，在鹼土金屬的氧化物中，將CaO的含量設定在2.8mol%~7.8mol%的範圍內是因為：當CaO的含量不足2.8mol%時，可能出現燒製燒製溫度變高的傾向；當CaO的含量超過7.8mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，將MgO的含量設定在1.1mol%~3.1mol%的範圍內是因為：當MgO的含量不足1.1mol%時，可能導致其耐藥品性下降、絕緣性下降等；當MgO的含量超過3.1mol%時，可能出現燒製燒製溫度變高的傾向。
另外，將BaO的含量設定在1.7mol%~4.7mol%的範圍內是因為：當BaO的含量不足1.7mol%時，可能出現燒製燒製溫度變高的傾向；當BaO的含量超過4.7mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，將鎳氧化物的含量設定在0.01mol%~2.0mol%的範圍內是因為：當鎳氧化物的含量不足0.01mol%時，在燒製燒製通過電泳法形成的“由半導體接合保護用玻璃複合物構成的層”的過程中，可能難以抑制從與半導體基體（矽）的邊界面可能產生泡的現象；當鎳氧化物的含量超過2.0mol%時，可能難以製造均質的玻璃。
可以將實施方式一的半導體接合保護用玻璃複合物通過如下方式製造。即，按上述的構成比（摩爾比）將原料（SiO2、Al（OH）3、H3BO3、ZnO、CaCO3、Mg（OH）2、BaO及NiO（鎳氧化物）調合，並使用混合機充分攪拌後，將這些混合後的原料放入在電爐中上升至預定溫度（例如1550℃）的白金坩堝中，使其熔融預定時間。之後，使熔液從水冷輥流出從而獲得薄片狀的玻璃片（flake）。之後，使用球磨機（bowl mill）等將該玻璃片粉碎至預定的平均粒徑，從而獲得粉末狀的玻璃複合物。然後，將獲得的粉末狀的玻璃複合物直接作為半導體接合保護用玻璃複合物來使用。
（e）氧化膜去除工序
其次，在形成了覆蓋玻璃層124的表面的光致抗蝕劑126後，將該光致抗蝕劑126作為掩膜來對氧化膜116進行蝕刻，從而將位於形成鍍鎳電極膜的部位130的氧化膜116去除（參考圖2（a））。
（f）粗面化區域形成工序
其次，對位於形成鍍鎳電極膜的部位130的半導體基體表面進行粗面化處理，從而形成用於提高鍍鎳電極與半導體基體的密著性的粗面化區域132（參考圖2（b））。
（g）電極形成工序
其次，對半導體基體進行鍍鎳，從而在粗面化區域132上形成陽極電極134，同時，在半導體基體的另一側表面形成陰極電極136（參考圖2（c））。陽極電極134和陰極電極136的退火在氮氣中並且在例如600度的溫度下進行。
（h）半導體基體切斷工序
其次，通過切割等在玻璃層124的中央部將半導體基體切斷，再將半導體基體切片化，從而製成半導體裝置（檯面型的pn二極體）100（參考圖2（d））。
按如上方法可以製造實施方式一涉及的半導體裝置100。
根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，從後述的實施例可知，使用不含鉛的玻璃材料，就能夠製造與使用以往的 “以矽酸鉛為主要成分的玻璃材料”時同樣高耐壓的半導體裝置。
即，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，能夠滿足所有這些條件：（a）能夠在合適的溫度下(例如900℃以下)燒製燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為了防止工序中的晶片的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性。另外，在這種情況下，作為半導體接合保護用玻璃複合物，當使用含有SiO2和B2O3總計在55 mol%以上的半導體接合保護用玻璃複合物時，耐藥品性提高。
另外，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層124之間存在有比半導體基體的潤濕性高的絕緣層121，因此在燒製燒製由玻璃複合物構成的層從而形成玻璃層的過程中不容易從半導體基體和玻璃層124的邊界面產生泡。所以，不添加或少量添加（2.0mol%以下）鎳氧化物等具有脫泡作用的成分，就能夠抑制這樣的泡的產生。
另外，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層124之間存在有絕緣層121，因此絕緣性提高，並且，從後述的實施例也可知，無論玻璃層的組成和燒製燒製條件，都能夠製造反向漏電流低的穩定的半導體裝置。即，即使SiO2的含量在55mol%以上，即使將燒製時間設定為15分鐘左右，也能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，通過燒製由玻璃微粒構成的半導體接合保護用玻璃複合物構成的層來形成玻璃層，所述玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及含有BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，因此，從後述的實施例可知，能夠在比較低的溫度下進行玻璃層的燒製，所以在玻璃層的燒製過程中玻璃層難以結晶，這樣，就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，由於通過燒製由不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物構成的層來形成玻璃層，所以在玻璃層的燒製過程中玻璃層難以結晶，這樣就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，由於可以製造具有由比含鉛玻璃的電解率低的無鉛玻璃（不含有Pb的玻璃）構成的層的半導體裝置，因此在把實施方式一涉及的半導體裝置用樹脂鑄模從而做成樹脂封裝型半導體裝置時，在進行高溫反向偏壓試驗過程中，在鑄模樹脂與玻璃層的邊界面以及玻璃層與半導體層的邊界面不會誘發高密度的離子，其結果是，與使用“以矽酸鉛為主要成分的玻璃材料”製成半導體裝置後將該半導體裝置用樹脂鑄模從而做成的以往的樹脂封裝型半導體裝置相比，更能得到高溫反向偏壓耐量提高的效果。
另外，根據實施方式一涉及的半導體裝置的製造方法以及半導體裝置，由於使用實質上不含有Li、Na、K的玻璃複合物，因此，從後述的實施例（評價專案10）可知，在玻璃複合物中即使含有例如B（硼），在玻璃複合物的燒製過程中B（硼）也不會從玻璃層擴散到矽中，所以能夠製造可信度高的半導體裝置。
實施方式二
實施方式二涉及的半導體裝置的製造方法，與實施方式一涉及的半導體裝置的製造方法同樣是依次包含第一工序，準備具有pn結露出的pn結露出部的矽制半導體元件；第二工序，形成覆蓋pn結露出部的絕緣層；以及第三工序，在絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製該由半導體接合保護用玻璃複合物構成的層，在絕緣層上形成玻璃層的半導體裝置的製造方法。但是，在實施方式二涉及的半導體裝置的製造方法中，與實施方式一涉及的半導體裝置的製造方法不同的是製造平面（planer）型的pn二極體作為半導體裝置。
圖3和圖4是用於說明實施方式二的半導體裝置的製造方法的圖。圖3（a）~圖3（d）和圖4（a）~圖4（d）為各工序圖。
如圖3和圖4所示，實施方式二涉及的半導體裝置的製造方法依次實施：“半導體基體準備工序”、“p+型擴散層形成工序”、 “n+型擴散層形成工序”“絕緣層形成工序”、“玻璃層形成工序”、“蝕刻工序”、以及“電極形成工序”。下面對實施方式二涉及的半導體裝置的製造方法依工序順序進行說明。
（a）半導體基體準備工序
首先，在n+型半導體基板210上準備n-型外延層212積層的半導體基體（參考圖3（a））。
（b）p+型擴散層形成工序
其次，在形成掩膜M1後，通過該掩膜M1，向位於n-型外延層212表面的預定區域通過離子注入法導入p型雜質（例如：硼離子）。之後，通過熱擴散，形成p+型擴散層214（參考圖3（b））。
（c）n+型擴散層形成工序
其次，在去除掩膜M1的同時形成掩膜M2後，通過該掩膜M2，向位於n-型外延層212表面的預定區域通過離子注入法導入n型雜質（例如：砷離子）。之後，通過熱擴散，形成n+型擴散層216（參考圖3（c））。這時，在半導體基體的表面形成了pn結露出部A。
（d）絕緣層形成工序
其次，在去除了掩膜M2後，通過使用了幹氧（DryO2）的熱氧化法，在n-型外延層212的表面（以及n+型矽基板210的背面）形成由矽氧化膜構成的絕緣層218（參考圖3（d））。將絕緣層218的厚度設定在5nm~60nm的範圍內（例如20nm）。絕緣層218的形成是通過把半導體基體放進擴散爐後，流通氧氣並在900℃的溫度下處理10分鐘而進行的。當絕緣層218的厚度未滿5nm時，可能會有得不到反向電流降低的效果的情況，另一方面，當絕緣層218的厚度超過60nm時，在隨後的玻璃層形成工序中，可能會有不能通過電泳法形成由玻璃複合物構成的層的情況。
（e）玻璃層形成工序
其次，在絕緣層218的表面，通過電泳法，形成與實施方式一的情況相同的由半導體接合保護用玻璃複合物構成的層，之後，通過燒製該由玻璃複合物構成的層，形成鈍化用的玻璃層220（參考圖4（a））。將燒製溫度設定在例如900℃。
（f）蝕刻工序
其次，在玻璃層220的表面形成了掩膜M3後，對玻璃層220進行蝕刻（參考圖4（b）），然後對絕緣層218進行蝕刻（參考圖4（c））。這樣，在n-型外延層212的表面的預定區域就形成了絕緣層218和玻璃層220。
（g）電極形成工序
其次，在去除了掩膜M3後，在被半導體基體的表面的玻璃層220包圍的區域形成陽極電極222（參考圖2（c）），同時，在半導體基體的背面形成陰極電極224。陽極電極222和陰極電極224的退火在氮氣中並在例如600度的溫度下進行。
（h）半導體基體切斷工序
隨後，通過切割等將半導體基體切斷，再將半導體基體切片化，從而製成半導體裝置（平面型的pn二極體）200（參考圖4（d））。
按如上方法，可以製造實施方式二涉及的半導體裝置200。
根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，從後述的實施例可知，使用不含鉛的玻璃材料，就能夠製造與使用以往的 “以矽酸鉛為主要成分的玻璃材料”時同樣高耐壓的半導體裝置。
即，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣能夠滿足所有這些條件：（a）能夠在合適的溫度下燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為了防止工序中的晶片的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性。
另外，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層220之間存在有比半導體基體的潤濕性高的絕緣層218，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，在燒製由玻璃複合物構成的層從而形成玻璃層的過程中不容易從半導體基體和玻璃層220的邊界面產生泡。所以，不添加或少量添加（2.0mol%以下）鎳氧化物等具有脫泡作用的成分，就能夠抑制這樣的泡的產生。
另外，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層220之間存在有絕緣層218，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，絕緣性提高，並且，從後述的實施例也可知，無論玻璃層的組成和燒製條件，都能夠製造反向漏電流低的穩定的半導體裝置。即，即使SiO2的含量在55mol%以上，即使將燒製時間設定為15分鐘左右，也能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，通過燒製由玻璃微粒構成的半導體接合保護用玻璃複合物構成的層來形成玻璃層，所述玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及含有BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，能夠在比較低的溫度下進行玻璃層的燒製，所以在玻璃層的燒製過程中玻璃層難以結晶，這樣，就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，由於通過燒製由不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物構成的層來形成玻璃層220，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，在玻璃層的燒製過程中玻璃層難以結晶，這樣就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，在把實施方式二涉及的半導體裝置用樹脂鑄模從而做成樹脂封裝型半導體裝置時，在進行高溫反向偏壓試驗過程中，在鑄模樹脂與玻璃層的邊界面以及玻璃層與半導體層的邊界面不會誘發高密度的離子，其結果是，與使用“以矽酸鉛為主要成分的玻璃材料”製成半導體裝置後，將該半導體裝置用樹脂鑄模從而做成的以往的樹脂封裝型半導體裝置相比，更能得到高溫反向偏壓耐量提高的效果。
另外，根據實施方式二涉及的半導體裝置的製造方法以及半導體裝置，由於使用實質上不含有Li、Na、K的玻璃複合物，因此，從後述的實施例（評價專案10）可知，在玻璃複合物中即使含有例如B（硼），在玻璃複合物的燒製過程中B（硼）也不會從玻璃層向矽中擴散，所以能夠製造可信度高的半導體裝置。
實施方式三
實施方式三涉及的半導體裝置的製造方法，與實施方式一涉及的半導體裝置的製造方法同樣是依次包括第一工序，準備具有pn結露出的pn結露出部的半導體元件；第二工序，形成覆蓋pn結露出部的絕緣層；以及第三工序，在絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製該由半導體接合保護用玻璃複合物構成的層，在絕緣層上形成玻璃層的半導體裝置的製造方法。並且，作為半導體接合保護用玻璃複合物使用的是由玻璃微粒構成的半導體接合保護用玻璃複合物，所述玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及含有BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且是不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物。
但是，在實施方式三涉及的半導體裝置的製造方法以及半導體裝置中，玻璃微粒的原料的構成與實施方式三涉及的半導體裝置的製造方法以及半導體裝置的情況不同。
即，在實施方式三涉及的半導體裝置的製造方法以及半導體裝置中，作為玻璃微粒的原料使用的原料是：SiO2的含量在49.5mol%~64.3mol%的範圍內，B2O3的含量在8.4mol%~17.9mol%的範圍內，Al2O3的含量在3.7mol%~14.8mol%的範圍內，ZnO的含量在3.9mol%~14.2mol%的範圍內，鹼土金屬的氧化物的含量在7.4mol%~12.9mol%的範圍內。
該原料含有CaO、MgO及BaO中的全部作為鹼土金屬的氧化物。並且，CaO的含量在2.0mol%~5.3mol%的範圍內，MgO的含量在1.0mol%~2.3mol%的範圍內，BaO的含量在2.6mol%~5.3mol%的範圍內。另外，該原料的SiO2的含量和B2O3的含量的合計值在65mol%~75mol%的範圍內。半導體接合保護用玻璃複合物的50℃~550℃的溫度範圍內的平均線膨脹係數在3.33×10-6~4.08×10-6的範圍內。
這樣，雖然實施方式三涉及的半導體裝置的製造方法以及半導體裝置的玻璃微粒的原料的構成與實施方式一涉及的半導體裝置的製造方法的情況不同，但與實施方式一涉及的半導體裝置的製造方法同樣，依次包含第一工序，準備具有pn結露出的pn結露出部的半導體元件；第二工序，形成覆蓋pn結露出部的絕緣層；以及第三工序，在絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製該由半導體接合保護用玻璃複合物構成的層，在絕緣層上形成玻璃層的半導體裝置的製造方法。並且，半導體接合保護用玻璃複合物是由玻璃微粒構成的半導體接合保護用玻璃複合物，所述玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及含有BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且是不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物。所以，具有與實施方式一涉及的半導體裝置的製造方法以及半導體裝置相同的效果。
即，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，從後述的實施例也可知，能夠提供一種使用不含鉛的玻璃材料，就能夠製造與使用以往的 “以矽酸鉛為主要成分的玻璃材料”時同樣高耐壓的半導體裝置。換言之，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣能夠滿足所有這些條件：（a）能夠在合適的溫度下(例如900℃以下)燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為了防止工序中的晶片的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性。
另外，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層之間存在有比半導體基體的潤濕性高的絕緣層，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，在燒製由玻璃複合物構成的層從而形成玻璃層的過程中不容易從半導體基體和玻璃層的邊界面產生泡。所以，不添加或少量添加（2.0mol%以下）鎳氧化物等具有脫泡作用的成分，就能夠抑制這樣的泡的產生。
另外，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，由於在半導體基體和玻璃層之間存在有絕緣層，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，絕緣性提高，並且，從後述的實施例也可知，無論玻璃層的組成和燒製條件，都能夠製造反向漏電流低的穩定的半導體裝置。即，即使SiO2的含量在55mol%以上，即使將燒製時間設定為15分鐘左右，也能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，由於通過燒製由玻璃微粒構成的半導體接合保護用玻璃複合物來形成玻璃層，所述玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及含有BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且是不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，能夠在比較低的溫度下進行玻璃層的燒製，所以在玻璃層的燒製過程中玻璃層難以結晶，這樣，就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，由於通過燒製由不含有原料中的任何一種成分作為填充物的半導體接合保護用玻璃複合物構成的層來形成玻璃層124，因此，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置同樣，在玻璃層的燒製過程中玻璃層難以結晶，這樣就能夠製造反向漏電流低的穩定的半導體裝置。
另外，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，與實施方式一涉及的半導體裝置的製造方法以及半導體裝置的情況同樣，在把實施方式三涉及的半導體裝置用樹脂鑄模從而做成樹脂封裝型半導體裝置時，在進行高溫反向偏壓試驗過程中，在鑄模樹脂與玻璃層的邊界面以及玻璃層與半導體層的邊界面不會誘發高密度的離子，其結果是，與使用“以矽酸鉛為主要成分的玻璃材料”製成半導體裝置後，將該半導體裝置用樹脂鑄模從而做成的以往的樹脂封裝型半導體裝置相比，更能得到高溫反向偏壓耐量提高的效果。
另外，根據實施方式三涉及的半導體裝置的製造方法以及半導體裝置，由於使用實質上不含有Li、Na、K的玻璃複合物，因此，從後述的實施例（評價專案10）可知，在玻璃複合物中即使含有例如B（硼），在玻璃複合物的燒製過程中B（硼）也不會從玻璃層擴散到矽中，所以能夠製造可信度高的半導體裝置。
實施例
試料的調製
圖5是顯示實施例的條件和結果的圖表。按實施例1~ 11以及比較例1~6所示的組成比（參考圖5）調合原料，再將其用混合機充分攪拌，之後，將該混合後的原料放入在電爐中上升至預定溫度（1350℃~1550℃）的白金坩堝中，熔融2小時。之後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。然後將該玻璃片用球磨機粉碎至平均料徑為5μm的粉末，獲得粉末狀的玻璃複合物。
另外，在实施例中使用的原料为SiO2、Al2O3、H3BO3、ZnO、CaCO3、MgO、BaCO3、NiO（镍氧化物）、ZrO2、PbO、K2O、以及Na2O。
2.評價
對通過上述方法獲得的各玻璃複合物進行以下評價項目的評價。另外，關於評價項目1~9中的評價項目5、6、8、9，在實施例1~11中是在絕緣層上形成玻璃層，而在比較例1~ 6中是在半導體基體上直接形成了玻璃層。玻璃層的燒製是在800℃~900℃的溫度下進行，且燒製時間被設定為15分鐘。另外，實施例1~3的玻璃複合物是在實施方式一中使用的玻璃複合物包含的玻璃複合物，而實施例4~11的玻璃複合物是實施方式三中使用的玻璃複合物包含的玻璃複合物。另外，比較例1的玻璃複合物是以往的“以矽酸鉛為主要成分的玻璃複合物”。另外，比較例2的玻璃複合物是以往已知的“無鉛的玻璃複合物”（日本電器玻璃製造的鋅系鈍化玻璃GP014）。另外，比較例3的玻璃複合物與實施例6的玻璃複合物相同。另外，比較例4的玻璃複合物是以實施例6的玻璃複合物為基底且含有3.0mol%的NiO（鎳氧化物）的玻璃複合物。另外，比較例5的玻璃複合物與實施例1的玻璃複合物相同。另外，比較例6的玻璃複合物是同時含有B和鹼金屬的玻璃複合物（SiO2-Ba2O3-K2O-Na2O系玻璃複合物）。
（1）評價專案1（環境負荷）
本發明的目的之一在於：使用不含鉛的玻璃材料，就能夠製造與使用以往的 “以矽酸鉛為主要成分的玻璃材料”時同樣高耐壓的半導體裝置。因此，當不含有鉛成分時評價為“○”（表示“好”），當含有鉛成分時則評價為“×”（表示“不好”）。
（2）評價專案2（燒製溫度）
如果燒製溫度過高，在製造中會給半導體裝置帶來較大影響，因而當燒製溫度在900℃以下時評價為“○”，當燒製溫度超過900℃時則評價為“×”。
（3）評價專案3（耐藥品性）
當玻璃複合物對王水和電鍍液均表現出難溶性時評價為“○”，當對王水和電鍍液中的至少一種表現出溶解性時則評價為“×”。
（4）評價項目4（平均線膨脹係數）
用上述“1.試料的調製”欄中獲得的熔液製作薄片狀的玻璃板，然後使用該薄片狀的玻璃板測定50℃~550℃的玻璃複合物的平均線膨脹係數。其結果是，當50℃~550℃的玻璃複合物的平均線膨脹係數與矽的平均線膨脹係數(3.73×10-6)的差在0.7×10-6以下時評價為“○”，當該差超過0.7×10-6時則評價為“×”。平均線膨脹係數的測定使用島津製作所製造的熱機械分析裝置TMA-60，將長度為20mm的矽單晶作為標準試料，通過全膨脹測定法（升溫速度10℃/分）來進行。
（5）評價專案5（有無結晶化）
在通過與實施方式一涉及的半導體裝置的製造方法相同的方法製作半導體裝置（pn二極體）的過程中，當沒有發生結晶化而完成了玻璃化時評價為“○”，當由於結晶化而沒有完成玻璃化時則評價為“×”。
（6）評價專案6（有無泡的產生）
通過與實施方式一的半導體裝置的製造方法相同的方法製作半導體裝置（pn二極體），觀察在玻璃層124的內部（特別是與半導體基體的邊界面近旁）是否產生了泡（初步評價）。另外，在10mm角的半導體基體上塗敷實施例1~11和比較例1~6涉及的玻璃複合物，從而形成由半導體接合保護用玻璃複合物構成的層，同時，通過燒製該半導體接合保護用玻璃複合物構成的層來形成玻璃層，然後觀察在玻璃層的內部（特別是與半導體基體的邊界面近旁）是否產生了泡（正式評價）
圖6是用於說明初步評價中在玻璃層124的內部產生的泡b的圖。圖6（a）是未產生泡b時的半導體裝置的截面圖，圖6（b）是產生了泡b時的半導體裝置的截面圖。圖7是用於說明正式評價中在玻璃層124的內部產生的泡b的照片。圖7（a）是將未產生泡b時的半導體基體和玻璃層的邊界面放大顯示的照片，圖7（b）是將產生了泡b時的半導體基體和玻璃層的邊界面放大顯示的照片。通過實驗結果明確了：初步評價的結果與本發明的評價結果有著良好的對應關係。另外，在正式評價中，當在玻璃層的內部未產生直徑在50μm以上的泡時評價為“○”，當在玻璃層的內部產生了1~20個直徑在50μm以上的泡時評價為“△”（表示“不太好”），當在玻璃層的內部產生了20個以上直徑在50μm以上的泡時評價為“×”。
圖8是包含半導體基體和玻璃層的部分的截面TEM照片。從圖8明確了在半導體基體和玻璃層之間存在有絕緣層（層厚：約20nm）。
（7）評價專案7（有無鎳氧化物的添加）
本發明的目的之一在於：在燒製由玻璃複合物構成的層從而形成玻璃層的過程中，不添加或少量添加（2.0mol%以下）鎳氧化物等具有脫泡作用的成分，就能夠抑制從半導體基體和玻璃層的邊界面可能產生泡的現象。因此，當不添加鎳氧化物時，評價為“◎”（表示“很好”），當雖然添加鎳氧化物但其添加量在2.0mol%以下時，評價為“○”，當鎳氧化物的添加量超過2.0mol%時，則評價為“×”。
（8）評價專案8（反向漏電流）
通過和實施方式一涉及的半導體裝置的製造方法相同的方法製造半導體裝置（pn二極體），測定製造出的半導體裝置的反向電流。圖9是顯示實施例中的反向電流的圖。其中，圖9（a）是顯示實施例1中的反向漏電流的圖，圖9（b）是顯示比較例5中的反向漏電流的圖。其結果是，當施加600V的反方向電壓VR時，如果反向漏電流在1μA以下，評價為“○”，如果反向漏電流IR超過1μA，則評價為“×”。
（9）評價專案9（高溫反向偏壓耐量）
將通過和實施方式一涉及的半導體裝置的製造方法相同的方法製造的半導體裝置用樹脂鑄模做成樹脂封裝型半導體裝置，對這個樹脂封裝型半導體裝置進行高溫反向偏壓試驗，從而測定高溫反向偏壓耐量。高溫反向偏壓耐量的測定是通過向溫度條件被設定為175℃的恒溫槽和高溫偏壓試驗機中投入試料後，在對陽極電極和陰極電極之間施加了600V的電位的狀態下，總共經過20小時且每5分鐘測定一次反向電流而進行的。
圖10是顯示高溫反向偏壓試驗的結果的圖。在圖10中，實線表示的是使用實施例1的玻璃複合物製成的試料的反向漏電流；虛線表示的是使用比較例1的玻璃複合物製成的試料的反向漏電流。如圖10所示，對於使用比較例1的玻璃複合物製成的試料，反向漏電流在高溫反向偏壓試驗開始後就隨著溫度的上升而增大，之後，隨著時間的經過反向漏電流繼續增大，在高溫反向偏壓試驗開始後3個小時，達到了預定的反向漏電流的值，因此結束高溫反向偏壓試驗。與此相對，也明確了對於使用實施例1的玻璃複合物製成的試料，反向漏電流在高溫反向偏壓試驗開始後就隨著溫度的上升而增大，之後反向漏電流幾乎不再增大。這樣，如果在高溫反向偏壓試驗開始後反向漏電流就隨著溫度的上升而增大，之後反向漏電流幾乎不再增大，則評價為“○”，如果在高溫反向偏壓試驗開始後反向漏電流就隨著溫度的上升而增大，之後反向漏電流隨著時間的經過繼續增大，則評價為“×”。
（10）評價專案10（有無來自玻璃層的B的擴散）
在n型矽基板（雜質濃度：2.0×1014cm-3）的表面通過電泳法形成了玻璃複合物層後，將其在800℃的濕氧中燒製從而形成玻璃層。作為玻璃複合物使用的是實施例1的玻璃複合物和比較例6的玻璃複合物。之後，通過氟酸去除玻璃層從而使n型矽基板的表面露出。之後，在從n型矽的表面沿深度方向，使用擴展電阻測定裝置（日本SSM株式會社製造：SSM2000）來測定SRP分佈（Spreading Resistance Profiler），並從獲得的擴展電阻計算出雜質濃度。
圖11是顯示從矽表面沿深度方向的雜質濃度分佈的圖。在圖11中，實線表示的是使用實施例1的玻璃複合物製成的試料的雜質濃度分佈；虛線表示的是使用比較例6的玻璃複合物製成的試料的雜質濃度分佈。從圖11中明確了：在使用比較例6的玻璃複合物製成的試料的矽表面形成了10nm深的p型雜質層。這表示在同時含有B（硼）和鹼金屬的玻璃複合物中，在玻璃複合物的燒製過程中，B（硼）從玻璃層擴散到矽中。與此相對，也明確了在使用實施例1的玻璃複合物製成的試料的矽表面沒有形成p型雜質層。這表示在不含有鹼金屬的玻璃複合物中，即使是在含有例如B（硼）的情況下，在玻璃複合物的燒製過程中，B（硼）也不會從玻璃層擴散到矽中。因此，當玻璃複合物為雖然含有B（硼）但在玻璃複合物的燒製過程中B（硼）不會從玻璃層擴散到矽中的玻璃複合物時，評價為“○”，當為在複合物的燒製過程中B（硼）從玻璃層擴散到矽中的玻璃複合物時，評價為“×”。
（10）綜合評價
當在上述評價專案1~10中沒有 “△”或“×”時，評價為“○”；當在各評價中有至少有一個 “△”或“×”時，則評價為“×”。
3.評價結果
從圖5可知，比較例1~6的玻璃複合物都在至少一個評價專案中有 “×”的評價，因此得到了“×”的總評價。即，比較例1在評價專案1,9中得到了“×”的評價。另外，比較例2在評價專案3中得到了“×”的評價。另外，比較例3在評價專案6中得到了“×”的評價。另外，比較例4在評價專案5，7中得到了“×”的評價。另外，比較例5在評價專案8中得到了“×”的評價。另外，比較例6在評價專案8,10中得到了“×”的評價。
與此相對，實施例1在所有的評價專案（評價專案1~10）中均被評價為“○”，實施例2~11在評價專案1~9中均被評價為“○”或“◎”。其結果是，實施例1~11涉及的半導體裝置的製造方法是一種能夠製造如下的半導體裝置的半導體裝置的製造方法：使用不含鉛的玻璃材料，同時，還滿足（a）能夠在合適的溫度下(例如900℃以下)燒製；（b）對在工序中使用的藥品具有耐藥性；（c）為了防止工序中的晶片的彎曲，具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）；以及（d）具有優良的絕緣性等所有條件，進一步，還滿足以下條件：（e）在玻璃化的過程中不產生結晶化，（f）在通過電泳法燒製由玻璃複合物構成的層的過程中，抑制從與半導體基體的邊界面可能產生泡的現象，從而抑制半導體裝置的反向耐壓特性劣化這一情況的發生，（g）其結果是，能夠把NiO（鎳氧化物）的添加量抑制在2.0mol%以下；（h）反向漏電流低；以及（i）具有較高的高溫反向偏壓耐量。
另外，通過比較例5涉及的半導體裝置的製造方法製造的半導體裝置如圖9（b）所示，比通過實施例1涉及的半導體裝置的製造方法製造的半導體裝置的反向電流高，但在施加600V的反方向電壓VR時的反向電流在4μA左右，處在根據用途能夠充分使用的水準。
以上基於上述實施方式對本發明的半導體裝置的製造方法以及半導體裝置進行了說明，但本發明並不以此為限，只要是不脫離其主旨的範圍內均可以實施，例如還可以是如下的變形。
（1）在上述各實施方式中，使用了實施方式一所述的半導體接合保護用玻璃複合物來形成玻璃層，但本發明並不以此為限，也可以使用不含NiO（鎳氧化物）的半導體接合保護用玻璃複合物來形成玻璃層。
（2）在上述各實施方式中，使用了電泳法來形成玻璃層，但本發明並不以此為限。例如，也可以通過旋塗膜（spin-coat）法、網屏（screen）印刷法、或其他玻璃層形成方法形成玻璃層。
（3）在上述各實施方式中，將絕緣層的厚度設定在5nm~60nm的範圍內並且使用了電泳法來形成玻璃層，但本發明並不以此為限。也可以將絕緣層的厚度設定在5nm~100nm的範圍內並通過其他玻璃層形成方法來形成玻璃層。在這種情況下，當絕緣層的厚度未滿5nm時，可能會有不能獲得反向電流降低的效果的情況。另一方面，當絕緣層的厚度超過100nm時，可能會有在隨後的玻璃層形成工序中不能通過旋塗膜法、絲網印刷法、或其他玻璃層形成方法來形成高品質的由玻璃複合物構成的層的情況。
（4）在上述各實施方式中，通過使用了幹氧（DryO2）的熱氧化法，形成由矽氧化膜構成的絕緣層，但本發明並不以此為限。例如，也可以通過使用了幹氧和氮（DryO2+N2）的熱氧化法，形成由矽氧化膜構成的絕緣層，也可以通過使用了濕氧（WetO2）的熱氧化法，形成由矽氧化膜構成的絕緣層, 也可以通過使用了濕氧和氮（WetO2+N2）的熱氧化法，形成由矽氧化膜構成的絕緣層。另外，也可以通過CVD形成由矽氧化膜構成的絕緣層。進一步，還可以形成矽氧化膜以外的絕緣層（例如：由矽氮化膜構成的絕緣層）。
（5）在上述各實施方式中，以二極體（檯面型的pn二極體、平面型的pn二極體）為例對本發明進行了說明，但本發明並不以此為限。pn結露出的所有半導體裝置（例如：晶閘管、功率MOSFET、IGBT等）都適用于本發明。
（6）在上述各實施方式中，作為半導體基板使用了由矽構成的基板，但本發明並不以此為限。例如：也可以使用SiC基板、GaN基板、或GaO基板等半導體基板。
（7）在本發明的半導體裝置的製造方法以及半導體裝置中，最好使用在玻璃複合物層的燒製過程中難以結晶化的玻璃複合物。這樣，能夠製造反向漏電流低的穩定的半導體裝置。在這一點上，本發明與在玻璃複合物層的燒製過程中使玻璃複合物變為結晶化程度高的微晶玻璃（glass-ceramic）的日本特開昭和63-117929號公報中所述的技術不同。
（8）在本發明的半導體裝置的製造方法以及半導體裝置中，最好使用實質上不含有Bi的原料。這樣，在玻璃複合物層的燒製過程中玻璃層難以結晶化，因此能夠製造反向漏電流低的穩定的半導體裝置。在這一點上，本發明與使用含有Bi的原料的日本特表2005-525287號公報中所述的技術不同。
（9）在本發明的半導體裝置的製造方法以及半導體裝置中，最好使用實質上不含有Cu的原料。這樣，在玻璃複合物層的燒製過程中玻璃層難以結晶化，因此能夠製造反向漏電流低的穩定的半導體裝置。在這一點上，本發明與使用含有Cu的原料的日本特開2001-287984號公報中所述的技術不同。
（10）在本發明的半導體裝置的製造方法以及半導體裝置中，使用了實質上不含有Li和Pb的原料。在這一點上，本發明與使用含有Li和Pb的原料的的日本特開2002-16272號公報中所述的技術不同。
（11）在日本特開昭和53-36463號公報中，記載了作為鈍化用的玻璃層而使用鋅系玻璃（氧化鋅的含量最高的玻璃）的情況。但是，鋅系玻璃耐藥品性低（參考上述實施例的比較例2），不容易被應用在本發明的半導體裝置的製造方法以及半導體裝置中。
（12）在本發明的半導體裝置的製造方法以及半導體裝置中，最好使用實質上不含有P的原料。這樣，就防止了在玻璃複合物層的燒製過程中P（磷）從玻璃層擴散到半導體基體，因此能夠製造可信度高的半導體裝置。
無

Claims (20)

  1. 一種半導體裝置的製造方法，依次包含：
    第一工序，準備具有pn結露出的pn結露出部的半導體元件；
    第二工序，形成覆蓋所述pn結露出部的絕緣層；以及
    第三工序，在所述絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製由該半導體接合保護用玻璃複合物構成的層，在所述絕緣層上形成玻璃層，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物由玻璃微粒構成，該玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、Al2O3、B2O3、ZnO、以及含有CaO，MgO和BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且半導體接合保護用玻璃複合物不含有所述原料中的任何一種成分作為填充物。
  2. 根據請求項1所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物的
    SiO2的含量在41.1mol%~61.1mol%的范围内，
    Al2O3的含量在7.4mol%~17.4mol%的范围内，
    B2O3的含量在5.8mol%~15.8mol%的范围内，
    ZnO的含量在3.0mol%~24.8mol%的範圍內，
    鹼土金屬的氧化物的含量在5.5mol%~15.5mol%的範圍內。
  3. 根據請求項1所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物的
    SiO2的含量在49.5mol%~64.3mol%的范围内，
    B2O3的含量在8.4mol%~17.9mol%的范围内，
    Al2O3的含量在3.7mol%~14.8mol%的范围内，
    ZnO的含量在3.9mol%~14.2mol%的範圍內，
    鹼土金屬的氧化物的含量在7.4mol%~12.9mol%的範圍內。
  4. 根據請求項1~3中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物實質上不含有作為脫泡劑的多價元素。
  5. 根據請求項4所述的半導體裝置的製造方法，其特徵在於：
    其中，所述多价元素包括V、Mn、Sn、Ce、Nb以及Ta。
  6. 根據請求項1~5中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述原料實質上不含有P。
  7. 根據請求項1~6中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述原料實質上不含有Bi。
  8. 根據請求項1~7中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物不含有有機粘結劑。
  9. 根據請求項1~8中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第三工序中，在900℃以下的溫度下燒製由所述半導體接合保護用玻璃複合物構成的層。
  10. 根據請求項1~9中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述絕緣層由矽氧化物構成。
  11. 根據請求項1~10中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第二工序中，使所述絕緣層形成為厚度在5nm~100nm的範圍內。 
  12. 根據請求項1~10中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第三工序中，使用電泳法來形成由所述玻璃複合物構成的層。
  13. 根據請求項12所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第二工序中，使所述絕緣層形成為厚度在5nm~60nm的範圍內。 
  14. 根據請求項1~13中任一項所述的半導體裝置的製造方法，其特徵在於，
    其中，所述第一工序包括準備具有與主面平行的pn結的半導體基體的工序；以及通過從所述半導體基體的一側的表面形成深度超過所述pn結的溝道，在所述溝道的內面形成所述pn結露出部的工序，
    所述第二工序包括在所述溝道的內面形成覆蓋所述pn結露出部的所述絕緣層的工序，
    在所述第三工序中，包括在所述絕緣層上形成所述玻璃層的工序。
  15. 根據請求項14所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第二工序中，通過熱氧化法形成所述絕緣層。
  16. 根據請求項14所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第二工序中，通過堆積法形成所述絕緣層。 
  17. 根據請求項14所述的半導體裝置的製造方法，其特徵在於：
    其中，第一工序包含在半導體基體的表面形成所述pn結露出部的工序，
    第二工序包含在所述半導體基體的表面形成覆蓋所述pn結露出部的所述絕緣層的工序，
    在第三工序中，包括在所述絕緣層上形成所述玻璃層的工序。
  18. 根據請求項17所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第二工序中，通過熱氧化法形成所述絕緣層。
  19. 根據請求項17所述的半導體裝置的製造方法，其特徵在於：
    其中，在所述第二工序中，通過堆積法形成所述絕緣層。
  20. 一種半導體裝置，包括：具有pn結露出的pn結露出部的半導體元件；被形成為覆蓋所述pn結露出部的絕緣層；以及在所述絕緣層上被形成的玻璃層，所述玻璃層是在所述絕緣層上形成由半導體接合保護用玻璃複合物構成的層後，通過燒製該由半導體接合保護用玻璃複合物構成的層而形成的，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物由玻璃微粒構成，該玻璃微粒是從原料熔化後所得的熔液而製成的，所述原料至少含有SiO2、Al2O3、B2O3、ZnO、以及含有CaO，MgO和BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K，並且半導體接合保護用玻璃複合物不含有所述原料中的任何一種成分作為填充物。
TW102113292A 2012-05-08 2013-04-15 half A manufacturing method of a conductor device, and a semiconductor device TWI553738B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2012/061780 WO2012160962A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
PCT/JP2012/061779 WO2012160961A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
PCT/JP2012/080795 WO2013168314A1 (ja) 2012-05-08 2012-11-28 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201401379A true TW201401379A (zh) 2014-01-01
TWI553738B TWI553738B (zh) 2016-10-11

Family

ID=49550943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113292A TWI553738B (zh) 2012-05-08 2013-04-15 half A manufacturing method of a conductor device, and a semiconductor device

Country Status (7)

Country Link
JP (1) JP5340511B1 (zh)
CN (1) CN103518254B (zh)
DE (1) DE112012003178B4 (zh)
FR (1) FR2990561B1 (zh)
NL (1) NL2010635C2 (zh)
TW (1) TWI553738B (zh)
WO (1) WO2013168314A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612567B (zh) * 2016-02-05 2018-01-21 Shindengen Electric Manufacturing Co Ltd 半導體裝置的製造方法
TWI650818B (zh) * 2016-11-25 2019-02-11 日商新電元工業股份有限公司 半導體裝置的製造方法及半導體裝置
TWI818961B (zh) * 2018-03-30 2023-10-21 法商索泰克公司 用於射頻應用之底材及其相關製作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013168521A1 (ja) * 2012-05-08 2016-01-07 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
JP6588028B2 (ja) * 2014-10-31 2019-10-09 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
JP6029771B2 (ja) * 2014-11-13 2016-11-24 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置
EP3349239B1 (en) * 2016-11-25 2020-04-08 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device production method
CN109121423B (zh) * 2017-04-19 2020-05-19 新电元工业株式会社 半导体装置的制造方法
JP7461210B2 (ja) 2020-05-14 2024-04-03 株式会社日立製作所 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1180908A (en) 1966-11-17 1970-02-11 English Electric Co Ltd Improvements in or relating to processes for Forming an Insulating Coating on Silicon, and to Coated Silicon
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
JPS5951137B2 (ja) 1976-09-16 1984-12-12 三菱電機株式会社 半導体装置の製造方法
JPS5393783A (en) * 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
FR2458144A1 (fr) * 1979-05-29 1980-12-26 Thomson Csf Structure de passivation d'un affleurement de jonction semi-conductrice et son procede de fabrication
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees
US4727048A (en) * 1981-03-16 1988-02-23 Fairchild Camera & Instrument Corporation Process for making isolated semiconductor structure
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
DE3247938A1 (de) * 1982-12-24 1984-07-05 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher sperrspannungsbelastbarkeit
US4714687A (en) 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH05336463A (ja) 1992-06-03 1993-12-17 Sony Corp テレビジョン受像機
JP3339549B2 (ja) 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JP2001220230A (ja) 2000-02-09 2001-08-14 Murata Mfg Co Ltd 誘電体磁器組成物
JP2002016272A (ja) 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP3943341B2 (ja) 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) * 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) * 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP4736342B2 (ja) * 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
DE102006013077A1 (de) * 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
KR101683882B1 (ko) * 2009-12-24 2016-12-21 엘지이노텍 주식회사 고효율 실리콘 태양전지 전면전극 형성용 페이스트 조성물 및 이를 포함하는 실리콘 태양전지
JP5416631B2 (ja) * 2010-03-25 2014-02-12 株式会社日立製作所 アルミニウム電極配線用のガラス組成物と導電性ペースト、そのアルミニウム電極配線を具備する電子部品、及び、この電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612567B (zh) * 2016-02-05 2018-01-21 Shindengen Electric Manufacturing Co Ltd 半導體裝置的製造方法
TWI650818B (zh) * 2016-11-25 2019-02-11 日商新電元工業股份有限公司 半導體裝置的製造方法及半導體裝置
TWI818961B (zh) * 2018-03-30 2023-10-21 法商索泰克公司 用於射頻應用之底材及其相關製作方法

Also Published As

Publication number Publication date
DE112012003178T5 (de) 2014-04-10
NL2010635A (en) 2013-11-11
CN103518254A (zh) 2014-01-15
FR2990561A1 (fr) 2013-11-15
JPWO2013168314A1 (ja) 2015-12-24
DE112012003178B4 (de) 2022-12-08
JP5340511B1 (ja) 2013-11-13
CN103518254B (zh) 2016-07-20
NL2010635C2 (en) 2015-04-13
FR2990561B1 (fr) 2016-09-16
WO2013168314A1 (ja) 2013-11-14
TWI553738B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
TWI553738B (zh) half A manufacturing method of a conductor device, and a semiconductor device
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
TWI466288B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法