TWI650818B - 半導體裝置的製造方法及半導體裝置 - Google Patents

半導體裝置的製造方法及半導體裝置 Download PDF

Info

Publication number
TWI650818B
TWI650818B TW106140561A TW106140561A TWI650818B TW I650818 B TWI650818 B TW I650818B TW 106140561 A TW106140561 A TW 106140561A TW 106140561 A TW106140561 A TW 106140561A TW I650818 B TWI650818 B TW I650818B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor
manufacturing
layer
exposed
Prior art date
Application number
TW106140561A
Other languages
English (en)
Other versions
TW201834077A (zh
Inventor
小笠原淳
本間史浩
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201834077A publication Critical patent/TW201834077A/zh
Application granted granted Critical
Publication of TWI650818B publication Critical patent/TWI650818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的半導體裝置的製造方法係含有：雜質供給步驟，係將n型之雜質供給至pn接面所露出之露出面之中已露出n型半導體層之第一露出區域；通道截斷環形成步驟，係對第一露出區域照射雷射光，藉此將n型之雜質導入n型半導體層，形成通道截斷環至第一深度為止；氧化膜形成步驟，係以覆蓋通道截斷環所形成之露出面的方式形成氧化膜，將通道截斷環的區域擴大至較前述第一深度更深之第二深度為止。

Description

半導體裝置的製造方法及半導體裝置
本發明係關於一種半導體裝置的製造方法及半導體裝置。
關於為了形成將半導體裝置高耐壓化之通道截斷環(channel stopper)，已知如下之製造方法：對預先供給了第一導電型之雜質之狀態的溝槽的底面照射雷射光，藉此使第一導電型之雜質導入至第一半導體層的內部(参照專利文獻1)。在專利文獻1的製造方法之中，可藉由掃描雷射光而形成通道截斷環，因此不需要遮罩(mask)形成步驟。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2007-311655號公報。
此外，近年來對於半導體裝置而言，即使在更高的溫度環境亦可確保正常運作之市場要求在提高。亦即，需要可靠性更高的半導體裝置。
有鑑於這樣的問題，本發明係一種可提供高可靠性的半導體裝置之半導體裝置的製造方法以及提供半導體裝置。
本發明之一態樣之半導體裝置的製造方法係含有：半導體基體準備步驟，係準備具有可供pn接面(P-N junction)露出之露出面的半導體基體，該pn接面係在第一導電型之第一半導體層和與前述第一導電型為相反的第二導電型之第二半導體層的接合部所形成；雜質供給步驟，係將第一導電型之雜質供給至前述露出面之中前述第一半導體層已露出的第一露出區域；通道截斷環形成步驟，係對前述第一露出區域照射雷射光，藉此將前述第一導電型之雜質導入前述第一半導體層，形成通道截斷環至第一深度為止；氧化膜形成步驟，係以覆蓋前述通道截斷環所形成之前述露出面的方式形成氧化膜，將前述通道截斷環的區域擴大至較前述第一深度更深之第二深度為止。
此外，本發明之一態様之一種半導體裝置係藉由前述半導體裝置的製造方法所製造，前述半導體裝置係具備：半導體元件，係具有前述露出面；前述通道截斷環，係形 成在前述半導體元件的前述第一露出區域；以及前述氧化膜，係以覆蓋前述半導體元件的前述露出面的方式所形成。
依據本發明，可因氧化膜形成步驟中之熱處理而使第一導電型之雜質在第一半導體層內擴散。亦即，可在第一半導體層內擴大通道截斷環的區域。藉此，即使在更高的溫度環境，亦可抑制逆向偏壓電壓施加時的空乏層擴大。
如上所述，所製造之半導體裝置之中，可抑制洩漏電流的發生。因此，可使半導體裝置正常地運作。亦即，可提供高可靠性的半導體裝置。
10、20‧‧‧n型(第一導電型)之雜質
100、200‧‧‧半導體裝置
100a‧‧‧半導體積層構造
100b、200a‧‧‧半導體基體
100c、200c‧‧‧半導體元件
110、210‧‧‧第一半導體層
111、211‧‧‧露出面
111a、211a‧‧‧第一露出區域
111b、211b‧‧‧第二露出區域
112、212‧‧‧第二半導體層
114、214‧‧‧第三半導體層
118‧‧‧溝槽
120、122、222‧‧‧表面氧化膜
124、224‧‧‧通道截斷環
126、226‧‧‧氧化膜
128、228‧‧‧玻璃層
130、230‧‧‧陽極電極
132、232‧‧‧陰極電極
DL‧‧‧切割線
M1、M2‧‧‧遮罩
圖1係表示第一實施形態之半導體裝置的構成之剖面圖。
圖2係第一實施形態之半導體裝置的製造方法的說明圖。
圖3係第一實施形態之半導體裝置的製造方法的說明圖。
圖4係第一實施形態之半導體基體分割步驟的說明圖。
圖5係第二實施形態之半導體裝置的製造方法的說明 圖。
圖6係第二實施形態之半導體裝置的製造方法的說明圖。
圖7係表示通道截斷環形成步驟後之距離露出面之深度方向與雜質濃度之關係的圖。
圖8係表示氧化膜形成步驟前後之距離露出面之深度方向與雜質濃度之關係的圖。
[第一實施形態]
以下參照圖1至圖4，針對本發明的第一實施形態加以說明。
(半導體裝置的構成)
本實施形態之半導體裝置係設有通道截斷環之台面型(mesa-type)之半導體裝置。以下參照圖1，針對本實施形態之半導體裝置的構成加以說明。
如圖1所示，本實施形態之半導體裝置100係具備：半導體元件100c，係具有n-型(第一導電型)的第一半導體層110以及配置在第一半導體層110之一方的主面側之p+型(第二導電型)的第二半導體層112；通道截斷環124；以及氧化膜126。
半導體元件100c另具備：配置在第一半導體層110之另一方的主面側之n+型(第一導電型)的第三半導體層114。半導體裝置100另具備：玻璃層128；陽極(anode)電極130，係形成在第二半導體層112的表面；以及陰極(cathode)電極132，係形成在第三半導體層114的表面。
半導體元件100c係具有可供pn接面露出的露出面111，該pn接面係在第一半導體層110與第二半導體層112的接合部所形成。通道截斷環124係形成在露出面111之中第一半導體層110已露出的第一露出區域111a。氧化膜126係以覆蓋露出面111的方式所形成。玻璃層128係以覆蓋氧化膜126的方式所形成。
如圖2以及圖3所示，本實施形態之半導體裝置的製造方法係依序地含有以下的步驟。以下依序說明各步驟。
(半導體積層構造製作步驟)
如圖2中的(a)所示，半導體積層構造製作步驟係製作半導體積層構造100a的步驟，前述半導體積層構造100a係具備：n-型(第一導電型)的第一半導體層110；配置在第一半導體層110之一方的主面側之p+型(第二導電型)的第二半導體層112；以及配置在第一半導體層110之另一方的主面側之n+型(第一導電型)的第三半導體層114。
半導體積層構造製作步驟之中，首先藉由從n-型矽基板(n-型的第一半導體層)110之一方的主面之p型雜質的擴散而形成p+型之第二半導體層112。此外，藉由從n-型矽基板110之另一方的主面之n型雜質的擴散而形成n+型之第三半導體層114。藉此製作半導體積層構造100a，前述半導體積層構造100a在n-型之第一半導體層110與p+型之第二半導體層112之接合部形成平行於主面之pn接面。之後，藉由熱氧化，在p+型之第二半導體層112的表面形成表面氧化膜120。此外，藉由熱氧化，在n+型之第三半導體層114的表面形成表面氧化膜122。
第一半導體層110的雜質濃度係例如為2×1014cm-3。第二半導體層112的雜質濃度係例如為2×1019cm-3。第三半導體層114的雜質濃度係例如為2×1019cm-3。第一半導體層110的厚度係例如為150μm。第二半導體層112的厚度係例如為60μm。第三半導體層114的厚度係例如為40μm。
(半導體基體準備步驟)
如圖2中的(a)及(b)所示，半導體基體準備步驟係準備半導體基體100b的步驟，該半導體基體100b係從半導體積層構造100a中之一方的主面之側形成溝槽118，在溝槽118之內面具有可供pn接面露出的露出面111，該pn接面係在第一半導體層110與第二半導體層112之接合部所形 成。
溝槽118的形成係例如藉由蝕刻(etching)而進行。首先，蝕刻第二半導體層112上的表面氧化膜120。再來，由第二半導體層112側進行半導體積層構造100a的蝕刻。藉此，由半導體積層構造100a之一方的主面形成超過pn接面之深度的溝槽118。此時，在溝槽118的內面形成露出面111。露出面111係由第一半導體層110已露出的第一露出區域111a以及第二半導體層112已露出的第二露出區域111b所構成。作為蝕刻液係例如使用氫氟酸(HF)、硝酸(HNO3)以及乙酸(CH3COOH)的混合液(例如HF：HNO3：CH3COOH=1：4：1)。
溝槽118的寬度係例如為300μm，溝槽118的深度係例如為90μm。
(前處理步驟)
前處理步驟係對露出面111之中第一半導體層110已露出的第一露出區域111a進行疏水性處理的步驟。
疏水性處理係例如藉由將第一露出區域111a浸漬於疏水性處理溶液而進行。例如較佳可使用氫氟酸(HF)與硝酸(HNO3)之混合液作為疏水性處理溶液。更佳為HF：HNO3=1：25。浸漬第一露出區域111a的時間較佳為1分至3 分。浸漬第一露出區域111a的溫度較佳為20℃至30℃。於上述浸漬之後，將第一露出區域111a例如以水進行洗滌。
(雜質供給步驟)
如圖2中的(c)所示，雜質供給步驟係將n型之雜質10供給至第一露出區域111a的步驟。
雜質供給步驟係例如對第一露出區域111a塗布含有n型(第一導電型)的雜質10之液體而進行。例如較佳可使用將磷化合物(例如焦磷酸(pyrophosphoric acid))溶解在有機溶劑(例如乙醇(ethanol))之液體等作為含有n型之雜質10液體。可使用浸漬(dipping)法、旋塗(spinner)法、噴霧(spraying)法等周知的方法作為塗布的方法。
供給至第一露出區域111a之n型之雜質10的量，係以成為後述之通道截斷環形成步驟之中形成在第一露出區域111a之通道截斷環124(参照圖3中的(a))的雜質濃度為最佳的濃度(例如1×1019cm-3)的方式而調整。
(通道截斷環形成步驟)
如圖3中的(a)所示，通道截斷環形成步驟係將n型(第一導電型)的雜質10導入第一半導體層110而形成通道截斷環124的步驟。
導入n型之雜質10係例如對第一露出區域111a照射雷射光而進行。例如可使用波長532nm的綠光雷射作為雷射光。雷射光係例如以脈衝30kHz脈衝振盪，以300mm/秒的速度沿著溝槽118掃描。該步驟之中，通道截斷環124形成至預定的深度(第一深度)為止。
於該步驟之中，沿著溝槽118形成延伸之通道截斷環124。通道截斷環124亦可僅有1個。本實施形態之中，2個通道截斷環124、124係在溝槽118的寬度方向上相互隔離達60μm而形成。
照射雷射光之後，去除殘留之n型之雜質10。雜質去除係例如藉由蝕刻而進行。例如可使用在半導體基體準備步驟所使用之相同蝕刻液作為蝕刻液。
(氧化膜形成步驟)
如圖3中的(b)所示，氧化膜形成步驟係在通道截斷環形成步驟之後，且在後述之玻璃層形成步驟之前，係以覆蓋露出面111的方式形成氧化膜126的步驟。
氧化膜126之形成係例如藉由使用乾氧之熱氧化法而進行。藉此，在溝槽118的內面形成矽氧化膜。
氧化膜126之形成係例如將半導體基體100b置入擴散爐之後，一邊流通氧氣一邊進行處理而進行。處理溫度較佳為900℃以上。在處理溫度900℃之中，處理時間較佳為90分。
氧化膜126的厚度為5nm至60nm，較佳為50nm。若氧化膜126的厚度小於5nm，則可能有無法獲得降低逆向電流的功效的情況，因此不佳。另一方面，若氧化膜126的厚度大於60nm，則在後述之玻璃層形成步驟可能有無法藉由電泳法形成玻璃層128的情況，因此不佳。
(玻璃層形成步驟)
如圖3中的(c)所示，玻璃層形成步驟係使用玻璃組成物而以覆蓋露出面111的方式形成保護(passivation)用的玻璃層128的步驟。
玻璃層形成步驟之中，首先，藉由電泳法，在溝槽118的內面以及其附近的半導體基體100b表面堆積玻璃組成物。然後，燒製已堆積之玻璃組成物。藉此，形成玻璃層128。結果，溝槽118的內面中之露出面111係透過氧化膜126而成為由玻璃層128所覆蓋之狀態。
玻璃組成物的燒製溫度係例如設為900℃。此外，玻璃組成物的燒製時間在燒製溫度900℃之中係例如設為15 分至30分。
作為玻璃組成物係例如可使用至少含有SiO2、Al2O3、B2O3、ZnO、以及選自CaO、MgO以及BaO之中至少二者之鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na以及K之玻璃組成物。
作為玻璃組成物，係可適宜地使用SiO2的含量在49.5mol%至64.3mol%的範圍內，Al2O3的含量在3.7mol%至14.8mol%的範圍內，B2O3的含量在8.4mol%至17.9mol%的範圍內，ZnO的含量在3.9mol%至14.2mol%的範圍內，鹼土金屬的氧化物的含量在7.4mol%至12.9mol%的範圍內。
另外，該情況之中，所謂含有某特定成分，係指僅含有該某特定成分之情況以外，除了該某特定成分亦包含在玻璃組成物中進一步含有通常可含有的成分之情況。此外，所謂實質上不含有某特定元素，係指不含有該某特定元素作為成分，而並非排除在構成玻璃之各成分的原料中作為雜質混入上述某特定元素之玻璃組成物。此外，所謂不含有某特定元素，係指不含有該某特定元素的氧化物以及不含有該某特定元素的氮化物等。
基於以下的理由將SiO2的含量設為49.5mol%至 64.3mol%的範圍內。SiO2的含量小於49.5mol%之情況下，可能有玻璃層128的耐藥品性下降或是玻璃層128的絕緣性下降之虞。SiO2的含量大於64.3mol%之情況下，可能有玻璃組成物的燒製溫度變高之虞。
基於以下的理由將Al2O3的含量設為3.7mol%至14.8mol%的範圍內。Al2O3的含量小於3.7mol%之情況下，可能有玻璃層128的耐藥品性下降或是玻璃層128的絕緣性下降之虞。Al2O3的含量大於14.8mol%之情況下，可能有玻璃組成物的燒製溫度變高之虞。
基於以下的理由將B2O3的含量設為8.4mol%至17.9mol%的範圍內。B2O3的含量小於8.4mol%之情況下，可能有玻璃組成物的燒製溫度變高之虞。B2O3的含量大於17.9mol%之情況下，在燒製玻璃組成物時B(硼)可能有在半導體基體100b擴散而絕緣性下降之虞。
基於以下的理由將ZnO的含量設為3.9mol%至14.2mol%的範圍內。ZnO的含量小於3.9mol%之情況下，可能有玻璃組成物的燒製溫度變高之虞。ZnO的含量大於14.2mol%之情況下，可能有玻璃層128的耐藥品性下降或是玻璃層128的絕緣性下降之虞。
此外，基於以下的理由將鹼土金屬的氧化物的含量設 為7.4mol%至12.9mol%的範圍內。鹼土金屬的氧化物的含量小於7.4mol%之情況下，可能有玻璃組成物的燒製溫度變高之虞。鹼土金屬的氧化物的含量大於12.9mol%之情況下，可能有玻璃層128的耐藥品性下降或是玻璃層128的絕緣性下降之虞。
作為玻璃組成物，較佳係使用50℃至550℃的溫度範圍內的平均線膨脹係數為3.33×10-6至4.13×10-6的範圍內之玻璃組成物。
本實施形態之玻璃組成物係例如可以如以下的方式所製造。首先，以成為上述組成比(莫耳比)的方式調合原料(SiO2、Al(OH)3、H3BO3、ZnO、CaCO3、Mg(OH)2、BaO)。然後，將原料以混合機充分攪拌。然後，將經攪拌之原料裝入在電爐中上升至預定溫度(例如1550℃)的白金坩堝，使其熔融預定時間(例如30分至120分)。然後，將原料的熔液流出至水冷輥。藉此，得到薄片狀的玻璃薄片。最後以球磨機(ball mill)等將玻璃薄片粉碎至預定的平均粒徑為止。藉此，得到粉末狀的玻璃組成物。
(電極形成步驟)
電極形成步驟係在半導體基體100b形成陽極電極130以及陰極電極132(參照圖4中的(b))的步驟。
電極形成步驟之中，首先以覆蓋玻璃層128的表面的方式形成光阻(photoresist)。然後，藉由光阻對半導體基體100b之一方的主面之形成有陽極電極130之部位以外進行遮罩。然後，進行表面氧化膜120的蝕刻。藉此，在半導體基體100b之一方的主面之形成有陽極電極130之部位之中，表面氧化膜120被去除。此外，半導體基體100b之另一方的主面之中，表面氧化膜122被去除。然後，對半導體基體100b進行鍍敷處理。藉此，在半導體基體100b之一方的主面之已去除表面氧化膜120之部位形成有陽極電極130。此外，半導體基體100b之另一方的主面之中，形成有陰極電極132。
(半導體基體切斷步驟)
如圖4所示，半導體基體切斷步驟係將半導體基體100b切斷而晶片化，製造半導體裝置100的步驟。圖4中的(b)係圖4中的(a)的A-A截面。
如圖4中的(a)、(b)所示，在半導體基體切斷步驟之中例如使用切割鋸(dicing saw)，沿著通過溝槽118的寬度方向的中央之切割線DL切斷半導體基體100b。藉此，如圖4中的(c)所示，半導體基體100b被晶片化，製造台面型之pn二極體之半導體裝置100。
如以上說明，依據本實施形態的半導體裝置的製造方 法，可在通道截斷環形成步驟之後，氧化膜形成步驟之中，以覆蓋露出面111的方式形成氧化膜126。藉此，可藉由氧化膜126的形成之中所施加之熱，使導入至露出面111之中第一露出區域111a之第一導電型之雜質10在第一半導體層110中擴散。關於這點，參照圖8進行說明。
如圖8所示，氧化膜形成步驟後，與氧化膜形成步驟前相比，雜質10從露出面111熱擴散至更深的位置。藉此，露出面111附近之雜質10的濃度的峰值的高度係經過氧化膜形成步驟而變低，另一方面，峰值的寬度係從露出面111擴散至更深的位置。亦即，氧化膜形成步驟之中，通道截斷環124的區域擴大至較通道截斷環形成步驟後之第一深度更深的第二深度。
藉此，可抑制逆向偏壓電壓施加時的空乏層擴大。結果，可抑制洩漏電流的發生。因此，可提供高可靠性的半導體裝置100。
此外，依據本實施形態的半導體裝置的製造方法，可不提高雷射光的功率而將雜質導入更深。藉此，可抑制基於雷射光的照射之表面缺陷的生成。因此，製造後的半導體裝置100之中可抑制洩漏電流的發生。
此外，依據本實施形態之半導體裝置的製造方法，可 在氧化膜形成步驟之中以900℃以上的溫度進行處理。藉此，可將形成通道截斷環124之第一導電型之雜質10從露出面111擴散至足夠深的位置。
此外，依據本實施形態之半導體裝置的製造方法，在玻璃層形成步驟之中藉由燒製玻璃組成物所構成之層以形成玻璃層128，該玻璃組成物係以覆蓋露出面111的方式形成。藉此，可藉由燒製之中所施加之熱使導入露出面111之中第一露出區域111a之第一導電型之雜質10在第一半導體層110中擴散。藉此，可更抑制逆向偏壓電壓施加時的空乏層擴大。結果，可更抑制洩漏電流的發生。因此，可提供更高可靠性的半導體裝置100。
此外，依據本實施形態之半導體裝置的製造方法，可藉由在前處理步驟之中進行疏水性處理，使第一導電型之雜質10的濃度提高，該第一導電型之雜質10係藉由通道截斷環形成步驟之中雷射光的照射而導入至第一半導體層110。關於這點參照圖7進行說明。
圖7中之實施例係經進行以下處理之情況的結果。首先，本實施形態的前處理步驟之中，使用氫氟酸與硝酸的混合液(HF：HNO3=1：25)進行疏水性處理。然後，在雜質供給步驟之中，將焦磷酸溶解於乙醇之液體藉由浸漬法而塗布。然後，在通道截斷環形成步驟之中，將波長532nm 的綠光雷射以脈衝30kHz使脈衝振盪而照射。
比較例係在本實施形態的前處理步驟之中未進行疏水性處理，而以與實施例相同條件進行雜質供給步驟以及通道截斷環形成步驟之結果。
在實施例之中，與比較例相比，不限於距離露出面111之深度(位置)，雜質10的濃度變高。例如露出面111附近中之雜質10的濃度的峰值在比較例之中約1019/cm3個，但在實施例之中約1020/cm3個。因此，為了提高通道截斷環的濃度，有效的是在前處理步驟之中進行疏水性處理。
結果，即使為更高溫度環境，仍可抑制逆向偏壓電壓施加時的空乏層擴大，故可抑制洩漏電流的發生。因此，可使半導體裝置100正常地運作。亦即，可提供更高可靠性的半導體裝置100。
此外，依據本實施形態之半導體裝置的製造方法，則成為玻璃層128的原料之玻璃組成物係實質上不含有作為環境有害物質之Pb、As以及Sb。藉此，可減輕環境負荷。再來，玻璃層128係由介電常數低於含鉛玻璃之無鉛玻璃所構成。藉此，在以樹脂來模製半導體裝置100而作成之樹脂密封型半導體裝置中，即使於高溫環境下施加逆向偏壓電壓，亦可抑制在模製樹脂與玻璃層128之界面以及玻璃層128與第一半導體層110之界面所誘發之高密度的離 子。結果，相較於將使用以往的含鉛玻璃所獲得之半導體裝置以樹脂來模製而作成樹脂密封型半導體裝置，可提升高溫逆向偏壓耐量。
此外，依據本實施形態之半導體裝置的製造方法，成為玻璃層128的原料之玻璃組成物係實質上不含有Li、Na以及K。藉此，即使在玻璃組成物中含有B(硼)，在玻璃組成物的燒製中B(硼)亦不會從玻璃層128擴散至矽中。藉此，可提供高可靠性的半導體裝置100。
再來，依據本實施形態的半導體裝置的製造方法，由於藉由燒製由半導體接面保護用玻璃組成物所構成的層來形成玻璃層128，所以能夠在比較低的溫度下進行玻璃組成物之燒製，該半導體接面保護用玻璃組成物係由熔液所製作出的玻璃微粒子所構成，該熔液係使至少含有SiO2、Al2O3、B2O3、ZnO、以及選自CaO、BaO、MgO中之至少二個鹼土金屬的氧化物、且實質上不含有Pb、As、Sb、Li、Na以及K的原料熔融所得。藉此，在玻璃組成物之燒製過程中玻璃組成物不易發生結晶化。結果，可以穩定地製造逆向洩漏電流較低的半導體裝置100。
此外，依據本實施形態的半導體裝置的製造方法，玻璃組成物之SiO2的含量在49.5mol%至64.3mol%之範圍內；Al2O3的含量在3.7mol%至14.8mol%之範圍內；B2O3的含量在8.4mol%至17.9mol%之範圍內；ZnO的含量在3.9mol%至14.2mol%之範圍內；鹼土金屬之氧化物的含量在7.4mol%至12.9mol%之範圍內。藉此，可以抑制玻璃組成物之燒製溫度變高、玻璃層128之耐藥品性降低、玻璃層128之絕緣性降低。
此外，依據本實施形態的半導體裝置的製造方法，玻璃組成物之50℃至550℃之溫度範圍內的平均線膨脹係數係在3.33×10-6至4.08×10-6之範圍內。藉此，因玻璃組成物具有與矽之線膨脹係數接近的線膨脹係數，故而可以預防製造步驟中的半導體基體100b之翹曲。
此外，依據本實施形態的半導體裝置的製造方法，露出面111為將第二半導體層112分離成台面狀並以到達第一半導體層110的方式所形成的溝槽118之表面。藉此，能夠在台面型之半導體裝置100中的溝槽118之底面設置通道截斷環124。結果，即便是在pn接面之空乏層因高電壓而擴散後的情況下，該空乏層仍會在通道截斷環124終止而不會露出於晶片分斷面。如此，可以將台面型之半導體裝置100高耐壓化。
[第二實施形態]
以下，針對本發明的第二實施形態加以說明。本實施形態之半導體裝置係設置有通道截斷環的平面型(planar type)之半導體裝置。以下，參照圖6中的(d)來說明本實施形態的半導體裝置之構成。
如圖6中的(d)所示，本實施形態的半導體裝置200係具備半導體元件200c、通道截斷環224及氧化膜226，該半導體元件200c係具有n-型(第一導電型)之第一半導體層210、以及配置於第一半導體層210之一方的主面之側的p+型(第二導電型)之第二半導體層212。
半導體元件200c係另具備配置於第一半導體層210之另一方的主面之側的n+型(第一導電型)之第三半導體層214。半導體裝置200係另具備：玻璃層228；陽極電極230，係形成在第二半導體層212之表面；以及陰極電極232，係形成在第三半導體層214之表面。
半導體元件200c係具有可供pn接面露出的露出面211，該pn接面係在第一半導體層210與第二半導體層212的接合部所形成。通道截斷環224係形成在露出面211中之第一半導體層210已露出的第一露出區域211a。氧化膜226係以覆蓋露出面211的方式所形成。玻璃層228係以覆蓋氧化膜226的方式所形成。
如圖5及圖6所示，本實施形態的半導體裝置的製造方法係依序含有以下的步驟。以下依序說明各個步驟。
(半導體基體準備步驟)
如圖5中的(a)至(c)所示，半導體積層構造製作步驟係製作半導體積層構造200a的步驟，該半導體積層構造200a係具備：n-型(第一導電型)之第一半導體層210；p+型(第二導電型)之第二半導體層212，係配置於第一半導體層210之一方的主面之側；以及n+型(第一導電型)之第三半導體層214，係配置於第一半導體層210之另一方的主面之側。
在半導體基體準備步驟之中，例如，首先如圖5中的(a)所示，在n+型半導體基板214上積層n-型磊晶層(epitaxial layer)210。然後，如圖5中的(b)所示，在已形成遮罩M1之後，隔介遮罩M1對n-磊晶層210之表面的預定區域藉由離子植入法導入p型雜質(例如B(硼)離子)。遮罩M1係以半導體基體200a之一方的主面之一部分開口的方式所設置。然後，藉由熱擴散以形成p+型擴散層212。然後去除遮罩M1。藉此準備半導體基體200a。此時，在半導體基體200a之一方的主面形成有露出面211。露出面211係由第一半導體層210已露出的第一露出區域211a以及第二半導體層212已露出的第二露出區域211b所構成。
(前處理步驟)
前處理步驟係將露出面211中之第一半導體層210已露出的第一露出區域211a進行疏水性處理的步驟。
疏水性處理係例如藉由將第一露出區域211a浸漬於疏水性處理溶液來進行。與第一實施形態同樣地，較佳係可以使用氫氟酸(HF)與硝酸(HNO3)的混合液作為疏水性處理溶液。
(雜質供給步驟)
如圖5中的(c)所示，雜質供給步驟係將n型之雜質20供給至第一露出區域211a的步驟。
雜質供給步驟係例如對第一露出區域211a塗布包含n型(第一導電型)之雜質20的液體來進行。與第一實施形態同樣地，較佳係可以使用使磷化合物溶解於有機溶劑後的液體等作為包含n型之雜質20的液體。與第一實施形態同樣地，可以使用浸漬法、旋塗法、噴塗法等的公知方法作為塗布的方法。
(通道截斷環形成步驟)
如圖5中的(d)所示，通道截斷環形成步驟係將n型(第一導電型)之雜質20導入至第一半導體層210以形成通道截斷環224的步驟。
與第一實施形態同樣地，n型之雜質20的導入係藉由對第一露出區域211a之預定區域照射雷射光來進行。
(氧化膜形成步驟)
如圖5中的(e)所示，氧化膜形成步驟係在通道截斷環形成步驟之後且在後面所述的玻璃層形成步驟之前，係以覆蓋露出面211的方式來形成氧化膜226的步驟。
氧化膜形成例如是與第一實施形態同樣地，藉由使用了乾氧的熱氧化法所進行。藉此，在半導體基體200a之一方的主面形成有氧化膜226。此時，在半導體基體200a之另一方的主面亦形成有表面氧化膜222。
(玻璃層形成步驟)
如圖6中的(a)所示，玻璃層形成步驟係使用玻璃組成物並以覆蓋露出面211的方式來形成保護用的玻璃層228的步驟。
在玻璃層形成步驟之中係與第一實施形態同樣地，藉由電泳法在半導體基體200a之一方的主面側沉積玻璃組成物。然後，燒製已沉積的玻璃組成物。結果，露出面211係成為隔介氧化膜226而由玻璃層228所覆蓋的狀態。
較佳係可以使用與第一實施形態同樣的組成物作為玻璃組成物。較佳係可以使用與第一實施形態同樣之線膨脹係數的組成物作為玻璃組成物。
(蝕刻步驟)
如圖6中的(b)及(c)所示，蝕刻步驟係在半導體基體200a之一方的主面之預定區域形成氧化膜226及玻璃層228的步驟。
在蝕刻步驟之中，例如在半導體基體200a之一方的主面側以覆蓋第一露出區域211a與第二露出區域211b之邊界的方式形成遮罩M2。然後，進行玻璃層228及氧化膜226之蝕刻。藉此，可以僅在預定區域形成氧化膜226及玻璃層228。此時，在半導體基體200a之另一方的主面氧化膜222被去除。
(電極形成步驟)
如圖6中的(d)所示，電極形成步驟係在半導體基體200a形成陽極電極230和陰極電極232的步驟。
在電極形成步驟中係在已去除遮罩M2之後，在半導體基體200a之一方的主面中之由玻璃層228所包圍的區域形成陽極電極230。此外，在半導體基體200a之背面形成陰極電極232。
(半導體基體切斷步驟)
半導體基體切斷步驟係與第一實施形態同樣，使用切 割鋸等來切斷半導體基體200a並予以晶片化的步驟。藉此，如圖6中的(d)所示，能使半導體基體200a晶片化，且能製造作為平面型之pn二極體的半導體裝置200。
如以上所說明般，依據本實施形態的半導體裝置的製造方法，能發揮與第一實施形態同樣的功效。亦即，在通道截斷環形成步驟之後，氧化膜形成步驟之中以覆蓋露出面211的方式形成氧化膜226。因此，可以藉由在氧化膜226之形成中所施加的熱，使露出面211中之已被導入於第一露出區域211a的第一導電型之雜質20在第一半導體層210中擴散。藉此，可抑制逆向偏壓電壓施加時的空乏層擴大，故可抑制洩漏電流的發生。因此，可以提供高可靠性的半導體裝置200。
此外，依據本實施形態之半導體裝置的製造方法，在氧化膜形成步驟之中係以900℃以上的溫度進行處理。藉此，可使作成通道截斷環224之第一導電型的雜質20從露出面211擴散至足夠深的位置。
此外，依據本實施形態之半導體裝置的製造方法，在玻璃層形成步驟之中，藉由燒製以覆蓋露出面211的方式所形成之玻璃組成物所構成之層來形成玻璃層228。因此，可以藉由在燒製中所施加的熱使露出面211中之已被導入於第一露出區域211a的第一導電型之雜質20在第一半導 體層210中擴散。藉此，可更抑制逆向偏壓電壓施加時的空乏層擴大。結果，可以更抑制洩漏電流之發生，可以提供更高可靠性的半導體裝置200。
另外，依據本實施形態之半導體裝置的製造方法，藉由在前處理步驟中進行疏水性處理，就可以在通道截斷環形成步驟中使藉由雷射光之照射而導入於第一半導體層210的第一導電型之雜質20的濃度上升。結果，即使為更高溫度環境，仍可抑制逆向偏壓電壓施加時的空乏層擴大，故可抑制洩漏電流的發生。因此，可使半導體裝置200正常地運作。亦即，可提供高可靠性的半導體裝置200。
此外，依據本實施形態之半導體裝置的製造方法，則成為玻璃層228的原料之玻璃組成物係實質上不含有環境有害物質之Pb、As以及Sb。藉此，可以減輕環境負擔。再來，玻璃層228係由介電常數低於含鉛玻璃之無鉛玻璃所構成。藉此，在以樹脂來模製半導體裝置200而作成之樹脂封止型半導體裝置即使於高溫環境下施加逆向偏壓電壓，亦可抑制在模製樹脂與玻璃層228之界面以及玻璃層228與第一半導體層210之界面所誘發之高密度的離子。結果，相較於將使用以往的含鉛玻璃所獲得之半導體裝置以樹脂來模製而作成樹脂封止型半導體裝置，可提高高溫逆向偏壓耐量。
此外，依據本實施形態之半導體裝置的製造方法，成為玻璃層228的原料之玻璃組成物係實質上不含有Li、Na以及K。藉此，即使在玻璃組成物中含有B(硼)，在玻璃組成物的燒製中B(硼)亦不會從玻璃層擴散至矽中。藉此，可提供高可靠性的半導體裝置200。
再來，依據本實施形態的半導體裝置的製造方法，由於藉由燒製由半導體接面保護用玻璃組成物所構成的層來形成玻璃層228，所以能夠在比較低的溫度下進行玻璃組成物之燒製，該半導體接面保護用玻璃組成物係由熔液所製作出的玻璃微粒子所構成，該熔液係使至少含有SiO2、Al2O3、B2O3、ZnO、以及選自CaO、BaO、MgO中之至少二個鹼土金屬的氧化物、且實質上不含有Pb、As、Sb、Li、Na以及K的原料熔融所得。藉此，在玻璃組成物之燒製過程中玻璃組成物不易發生結晶化。結果，可以穩定地製造逆向洩漏電流較低的半導體裝置200。
此外，依據本實施形態的半導體裝置的製造方法，玻璃組成物之SiO2的含量在49.5mol%至64.3mol%之範圍內；Al2O3的含量在3.7mol%至14.8mol%之範圍內；B2O3的含量在8.4mol%至17.9mol%之範圍內；ZnO的含量在3.9mol%至14.2mol%之範圍內；鹼土金屬之氧化物的含量在7.4mol%至12.9mol%之範圍內。藉此，可以抑制玻璃組成物之燒製溫度變高，或是玻璃層228之耐藥品性降低、或 玻璃層228之絕緣性降低。
此外，依據本實施形態的半導體裝置的製造方法，玻璃組成物之50℃至550℃之溫度範圍內的平均線膨脹係數係在3.33×10-6至4.08×10-6之範圍內。藉此，因玻璃組成物具有與矽之線膨脹係數接近的線膨脹係數，故而可以預防製造步驟中的半導體基體200a之翹曲。
以上，雖然已一邊參照圖式一邊說明本發明之較佳的實施形態例，但是本發明當然未被限定於如此之例。在上面所述之例中所示的各個構成構件之各種形狀或組合等僅為一例，在未脫離本發明之主旨的範圍內能夠基於設計要求等進行各種變更。
本發明的半導體裝置的製造方法之中，亦可不實施前處理步驟。此外，本發明的半導體裝置的製造方法之中，亦可不實施玻璃層形成步驟。
本發明之半導體裝置的製造方法，只要至少包含半導體基體準備步驟、雜質供給步驟、通道截斷環形成步驟以及氧化膜形成步驟即可。
本發明之半導體裝置只要至少具備半導體元件、通道截斷環以及氧化膜即可。
在上述實施形態中，雖然是將第一導電型作為n型，將第二導電型作為p型而進行了說明，但是本發明並非被限定於此，亦可將第一導電型作為p型，將第二導電型作為n型。
在上述實施形態中，作為雷射雖然是使用綠光雷射，但是本發明並非被限定於此。作為雷射較佳是亦可以使用綠光雷射以外的可見光雷射或近紅外光雷射(例如，Nd-YAG(摻釹釔鋁石榴石)雷射)。
在上述實施形態中，作為含有n型之雜質的液體雖然是使用使焦磷酸溶解於有機溶劑後的液體，但是本發明並非被限定於此。例如，亦可以使用使焦磷酸以外的磷化合物或砷化合物溶解於各種之有機溶劑後的液體。
在上述實施形態中，雖然是舉pn二極體作為半導體裝置之例來說明本發明，但是本發明並非被限定於此。例如，可以將本發明應用於pn二極體以外的二極體(例如，pin二極體、肖特基二極體(Schottky diode)等)、電晶體(例如，雙極性電晶體(bipolar transistor)、MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor；金屬氧化物半導體場效電晶體)、IGBT(Insulated Gate Bipolar Transistor；絕緣閘極雙極性電晶體)等)、閘流體(thyristor)、雙向矽控整流器 (TRIAC)以及其他的功率用半導體裝置中。

Claims (10)

  1. 一種半導體裝置的製造方法，係含有：半導體基體準備步驟，係準備具有可供pn接面露出之露出面的半導體基體，前述pn接面係在第一導電型之第一半導體層和與前述第一導電型為相反的第二導電型之第二半導體層的接合部所形成；雜質供給步驟，係將第一導電型之雜質供給至前述露出面之中前述第一半導體層已露出的第一露出區域；通道截斷環形成步驟，係對前述第一露出區域照射雷射光，藉此將前述第一導電型之雜質導入前述第一半導體層，形成通道截斷環至第一深度為止；以及氧化膜形成步驟，係以覆蓋前述通道截斷環所形成之前述露出面的方式形成氧化膜，將前述通道截斷環的區域擴大至較前述第一深度更深之第二深度為止。
  2. 如請求項1所記載之半導體裝置的製造方法，其中在前述氧化膜形成步驟之中，係以900℃以上的溫度進行處理。
  3. 如請求項1或2所記載之半導體裝置的製造方法，其中含有玻璃層形成步驟，係以覆蓋前述氧化膜的方式形成由玻璃組成物所構成之層之後，藉由燒製由前述玻璃組成物所構成之層而形成玻璃層。
  4. 如請求項1或2所記載之半導體裝置的製造方法，其中前述玻璃組成物係實質上不含有Pb。
  5. 如請求項1或2所記載之半導體裝置的製造方法，其中前述玻璃組成物係實質上不含有As、Sb、Li、Na以及K。
  6. 如請求項1或2所記載之半導體裝置的製造方法，其中前述玻璃組成物係至少含有SiO2、B2O3、Al2O3、ZnO、以及選自CaO、MgO以及BaO之中至少二者之鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na以及K。
  7. 如請求項6所記載之半導體裝置的製造方法，其中前述玻璃組成物中之SiO2、Al2O3、B2O3、ZnO及鹼土金屬之氧化物的含量係分別如下：SiO2的含量在49.5mol%至64.3mol%之範圍內；Al2O3的含量在3.7mol%至14.8mol%之範圍內；B2O3的含量在8.4mol%至17.9mol%之範圍內；ZnO的含量在3.9mol%至14.2mol%之範圍內；鹼土金屬的氧化物的含量在7.4mol%至12.9mol%的範圍內。
  8. 如請求項1或2所記載之半導體裝置的製造方法，其中前述玻璃組成物之50℃至550℃之溫度範圍內的平均線膨脹係數係在3.33×10-6至4.08×10-6之範圍內。
  9. 如請求項1或2所記載之半導體裝置的製造方法，其中前述露出面為將前述第二半導體層分離成台面狀並以到達前述第一半導體層的方式所形成的溝槽之內面。
  10. 一種半導體裝置，係藉由請求項1至9中任一項所記載之半導體裝置的製造方法所製造，且具備：半導體元件，係具有前述露出面；前述通道截斷環，係形成在前述半導體元件的前述第一露出區域；以及前述氧化膜，係以覆蓋前述半導體元件的前述露出面的方式所形成。
TW106140561A 2016-11-25 2017-11-22 半導體裝置的製造方法及半導體裝置 TWI650818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/JP2016/084920 2016-11-25
PCT/JP2016/084920 WO2018096643A1 (ja) 2016-11-25 2016-11-25 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201834077A TW201834077A (zh) 2018-09-16
TWI650818B true TWI650818B (zh) 2019-02-11

Family

ID=60685752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140561A TWI650818B (zh) 2016-11-25 2017-11-22 半導體裝置的製造方法及半導體裝置

Country Status (4)

Country Link
JP (1) JP6251846B1 (zh)
CN (1) CN108352322B (zh)
TW (1) TWI650818B (zh)
WO (1) WO2018096643A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744133A (en) * 2006-05-19 2007-12-01 Shindengen Electric Mfg Method of manufacturing semiconductor device
TW201401379A (zh) * 2012-05-08 2014-01-01 Shindengen Electric Mfg 半導體裝置的製造方法及半導體裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012897A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
WO2013168237A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5969927B2 (ja) * 2013-01-18 2016-08-17 株式会社 日立パワーデバイス ダイオード、電力変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200744133A (en) * 2006-05-19 2007-12-01 Shindengen Electric Mfg Method of manufacturing semiconductor device
TW201401379A (zh) * 2012-05-08 2014-01-01 Shindengen Electric Mfg 半導體裝置的製造方法及半導體裝置

Also Published As

Publication number Publication date
TW201834077A (zh) 2018-09-16
CN108352322B (zh) 2021-08-27
WO2018096643A1 (ja) 2018-05-31
JP6251846B1 (ja) 2017-12-20
CN108352322A (zh) 2018-07-31
JPWO2018096643A1 (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
US9570408B2 (en) Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
TWI496754B (zh) Glass composite for semiconductor bonding protection, method for manufacturing semiconductor device, and semiconductor device
KR100962832B1 (ko) 반도체 장치의 제조 방법
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
US10050133B2 (en) Application of thin insulating film layer in semiconductor device and method of manufacturing semiconductor device
TWI650818B (zh) 半導體裝置的製造方法及半導體裝置
CN210073859U (zh) 一种反向导通场截止型igbt
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP2002528913A (ja) 電力用半導体及び製造方法
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法