JPS5986217A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5986217A JPS5986217A JP57196234A JP19623482A JPS5986217A JP S5986217 A JPS5986217 A JP S5986217A JP 57196234 A JP57196234 A JP 57196234A JP 19623482 A JP19623482 A JP 19623482A JP S5986217 A JPS5986217 A JP S5986217A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- glass
- heat treatment
- semiconductor device
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 238000005245 sintering Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 239000000919 ceramic Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 241000053227 Themus Species 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に比抵抗が２
０Ωｃｍ以上の高比抵抗ＣＺシリコン基板を用いて製造
する半導体装置、特にＭＯ８型集積回路（以下Ｍ（ＪＳ
ＩＣ）の製造方法に関するものである。
０Ωｃｍ以上の高比抵抗ＣＺシリコン基板を用いて製造
する半導体装置、特にＭＯ８型集積回路（以下Ｍ（ＪＳ
ＩＣ）の製造方法に関するものである。
近年ＭＯ８ＩＣの高速動作を目的としで高比抵抗のＳｉ
基板を用いるようになって来た。しかしＭＯＳ ＩＣ
ｆｉ造工程の終了近くで行なわれる低温度熱処理で８ｉ
基板中に発生するいわゆる酸素ドナーにより基板抵抗が
変化しデバイス特性が影響を受けることがある。
基板を用いるようになって来た。しかしＭＯＳ ＩＣ
ｆｉ造工程の終了近くで行なわれる低温度熱処理で８ｉ
基板中に発生するいわゆる酸素ドナーにより基板抵抗が
変化しデバイス特性が影響を受けることがある。
第１図にチョクラルスキー法（以下ＣＺ）で製造した格
子間酸素濃度１０〜２０Ｘ１０１７ｃｍ””、比抵抗３
０〜５Ｑｒｌ−ｃｍのＰ型窩比抵抗シリコン基板１に通
常の方法で形成し７’ｃＮチヤンネル３ｉゲ一トＭＯ８
工Ｃの断面図を示す。
子間酸素濃度１０〜２０Ｘ１０１７ｃｍ””、比抵抗３
０〜５Ｑｒｌ−ｃｍのＰ型窩比抵抗シリコン基板１に通
常の方法で形成し７’ｃＮチヤンネル３ｉゲ一トＭＯ８
工Ｃの断面図を示す。
第１囚でＮ型リン拡散層２％およびリンドープ多結晶シ
リコン層３と配線用ＡＡまたはＡｐ／ｓｓ層４とのオー
ミックコンタクトをコンタクトホール５よシ取るため従
来４５０±２℃のＨ２ガスおよびＮ、ガスの混合ガス中
で約４０分シンターを行なっていた。
リコン層３と配線用ＡＡまたはＡｐ／ｓｓ層４とのオー
ミックコンタクトをコンタクトホール５よシ取るため従
来４５０±２℃のＨ２ガスおよびＮ、ガスの混合ガス中
で約４０分シンターを行なっていた。
＠２図は上記製造方法で調造したＮチャンネルＳｉ
ゲー）Ｍ（ＪＳ ＩＣ’に固片化しそのＩＣチップを
搭載したガラス封止型ＩＣ容器の断面図を示す。
ゲー）Ｍ（ＪＳ ＩＣ’に固片化しそのＩＣチップを
搭載したガラス封止型ＩＣ容器の断面図を示す。
従来このＩＣ容器のガラス封止は、４５ｏ±１０’Ｑの
乾燥空気中に約１５分間保持することにより行なわれて
いた。
乾燥空気中に約１５分間保持することにより行なわれて
いた。
第３□□□は従来方法および本発明の実施によって作成
しｆｔ ＮチャンネルＳｉグー）ＭＵＳ ＩＣの製造
における歩留ルを示す分布図である。第３図において打
点はＮチャンネル３ｉゲー）ＭＵＳ ＩＣをＩＣ容器
に封止しＢＴ試験を行なった後の製造ロット毎のＩＣ歩
留りの平均値を示している。ここで従来方法によって製
造したＩＣ歩留り（ｂ）のバラツキは配線用Ａｎ４
と拡散層２および多結晶シリコン層３とのオーミックコ
ンタクトを取るための４５０±２°Ｃのシンター、更に
ガラス封止型ＩＣ容器にガラス封止する際の４５０±１
０”０ の熱処理によって高比抵抗Ｓｉ基板内に高密
度の酸素ドナーが発生することによっている。すなわち
、酸素ドナーの発生でＳｉ基板中のキャリア濃度が低下
しＮ＋拡散膚２間のパンチスルーを起こし素子間にリー
ク電流を発生させていることによっている。
しｆｔ ＮチャンネルＳｉグー）ＭＵＳ ＩＣの製造
における歩留ルを示す分布図である。第３図において打
点はＮチャンネル３ｉゲー）ＭＵＳ ＩＣをＩＣ容器
に封止しＢＴ試験を行なった後の製造ロット毎のＩＣ歩
留りの平均値を示している。ここで従来方法によって製
造したＩＣ歩留り（ｂ）のバラツキは配線用Ａｎ４
と拡散層２および多結晶シリコン層３とのオーミックコ
ンタクトを取るための４５０±２°Ｃのシンター、更に
ガラス封止型ＩＣ容器にガラス封止する際の４５０±１
０”０ の熱処理によって高比抵抗Ｓｉ基板内に高密
度の酸素ドナーが発生することによっている。すなわち
、酸素ドナーの発生でＳｉ基板中のキャリア濃度が低下
しＮ＋拡散膚２間のパンチスルーを起こし素子間にリー
ク電流を発生させていることによっている。
このように従来の製造方法では、ＭＵＳ ＩＣＷ造工
程の終了近くで行なわれる４５０℃ 付近の低温度熱処
理でＳｉ基板中に高密度で発生する酸素ドナーによって
素子間にリーク電流を生ずる等のＳｉ基板抵抗変化によ
るＭＵＳ ＩＣｆｉ造歩留りの低下やバラツキ全発生
させるという欠点があった。
程の終了近くで行なわれる４５０℃ 付近の低温度熱処
理でＳｉ基板中に高密度で発生する酸素ドナーによって
素子間にリーク電流を生ずる等のＳｉ基板抵抗変化によ
るＭＵＳ ＩＣｆｉ造歩留りの低下やバラツキ全発生
させるという欠点があった。
本発明は、上記欠点を除去し、ＭＵＳ ＩＣ製造工程
終了近くの低温度熱処理条件を最適化することにより、
酸素ドナーの発生を抑制した抵抗変化の少ない３ｉ基板
が得られ、歩留りの高いＮｏ８ＩＣの製造方法全提供す
るものである。
終了近くの低温度熱処理条件を最適化することにより、
酸素ドナーの発生を抑制した抵抗変化の少ない３ｉ基板
が得られ、歩留りの高いＮｏ８ＩＣの製造方法全提供す
るものである。
本発明の半導体装置の製造方法は、比抵抗が２０Ωｃｍ
以上のＣＺシリコン基板を使った半導体装置において不
純物拡散層あるいは不純物を含む多結晶シリコン層と金
属配線をオーミックコンタクトするシンタ一工程もしく
は般終熱処理の温度を４００±１０°Ｃで行ない、前記
製造方法で製造された半導体チップ’ｔ４００±１０℃
の温度でガラス封止型ＩＣ容器にガラス封止すること
を特徴としている。
以上のＣＺシリコン基板を使った半導体装置において不
純物拡散層あるいは不純物を含む多結晶シリコン層と金
属配線をオーミックコンタクトするシンタ一工程もしく
は般終熱処理の温度を４００±１０°Ｃで行ない、前記
製造方法で製造された半導体チップ’ｔ４００±１０℃
の温度でガラス封止型ＩＣ容器にガラス封止すること
を特徴としている。
次に本発明ケ実癩例によって説明する。図は従来方法の
説明に用いた第１図および第２図を用いて説明する。本
発明の実施例には格子間酸素濃度１２〜１８Ｘ Ｉ Ｑ
” ７ｃｍ−３，比抵抗４０〜５００ｃｍのＰ型Ｃ２
Ｃ１基板１を用い、通常の方法によりＮチャンネルＭＯ
８ＩＣｉ作成した。ここでＮ型リン拡散層２およびリン
ドープ多結晶シリコン層３と！＋［用Ａ／４とのオーミ
ックコンタクト全コンタクトホール５より取るため４０
０±２℃のＨ２ガスおよびＮ２ガスの比が１対１の混合
ガス中で従来規格のＭＵＤ閾Ｉｌ［電圧を得るため６０
分間シンターを行なった。
説明に用いた第１図および第２図を用いて説明する。本
発明の実施例には格子間酸素濃度１２〜１８Ｘ Ｉ Ｑ
” ７ｃｍ−３，比抵抗４０〜５００ｃｍのＰ型Ｃ２
Ｃ１基板１を用い、通常の方法によりＮチャンネルＭＯ
８ＩＣｉ作成した。ここでＮ型リン拡散層２およびリン
ドープ多結晶シリコン層３と！＋［用Ａ／４とのオーミ
ックコンタクト全コンタクトホール５より取るため４０
０±２℃のＨ２ガスおよびＮ２ガスの比が１対１の混合
ガス中で従来規格のＭＵＤ閾Ｉｌ［電圧を得るため６０
分間シンターを行なった。
次１（上記方法で−・製造しｆｃＭ０８ ＩＣ’に固
片化し第２１ｇに示すガラス封止型ＩＣ容器のセラミッ
クペース７にマウントし、リードフレーム１０トＩＣチ
、プロの各電極間をワイヤーボンディング法によｐＡｕ
純９で結線する。
片化し第２１ｇに示すガラス封止型ＩＣ容器のセラミッ
クペース７にマウントし、リードフレーム１０トＩＣチ
、プロの各電極間をワイヤーボンディング法によｐＡｕ
純９で結線する。
次にセラミ、クベース７とセラミックキャップ８ｙＰｂ
Ｏ−ＺｎＵ−ＨｚＵａ−８ｉ０ｓ＋ 系の低融点ガラ
ス１１を用いて４００±１０℃ の乾燥空気中に約１５
分間保持しガラス封止全行なった。
Ｏ−ＺｎＵ−ＨｚＵａ−８ｉ０ｓ＋ 系の低融点ガラ
ス１１を用いて４００±１０℃ の乾燥空気中に約１５
分間保持しガラス封止全行なった。
次に上記方法によって製造したＮチャンネルＭＯ８ＩＣ
の製造歩留りを第３［ｉ９ （ｂ）に示す。前述の通り
図の打点はＩＣ容器に封入しｆｃＮチャンネル〜１０８
ＩＣのＢＴ試験後の製造ロフト毎のＩＣ歩留りの平均値
を示している。
の製造歩留りを第３［ｉ９ （ｂ）に示す。前述の通り
図の打点はＩＣ容器に封入しｆｃＮチャンネル〜１０８
ＩＣのＢＴ試験後の製造ロフト毎のＩＣ歩留りの平均値
を示している。
図に示すように本発明によれば素子間リーク電流の低域
によシＩＣ歩留シが４０ないし８ｏチから、９５％以上
に大幅に改善されたことがわかる。
によシＩＣ歩留シが４０ないし８ｏチから、９５％以上
に大幅に改善されたことがわかる。
上記実施例ではＮチャンネルＳＩゲー）Ｍ０８ＩＣに適
用したが、２０ｒ１ｃｍ以上の高比抵抗Ｓｉ基板を使用
−ｔ；ＥｈＭ０８ ＩＣであればＳｉゲートＭｏｓ。
用したが、２０ｒ１ｃｍ以上の高比抵抗Ｓｉ基板を使用
−ｔ；ＥｈＭ０８ ＩＣであればＳｉゲートＭｏｓ。
ＡＩゲートＭ（ＪＳまた相補型ＭＵＳｖｃも適用できる
ことは勿論である。
ことは勿論である。
以上詳細に説明したように、本発明によれば。
１ｓ４０８ ＩＣ喪造工程終了近くで行なわれる低温
度熱処理条件を最適化することによって、高比抵抗ＣＺ
Ｓｉ基板で発生しやすい酸素ドナー全抑制し波数層間に
発生するリーク電流を低減させＩＣ製造歩留りを大幅に
向上させる半導体装置の製造方法が得られるのでその効
果は太きい。
度熱処理条件を最適化することによって、高比抵抗ＣＺ
Ｓｉ基板で発生しやすい酸素ドナー全抑制し波数層間に
発生するリーク電流を低減させＩＣ製造歩留りを大幅に
向上させる半導体装置の製造方法が得られるのでその効
果は太きい。
第１図、第２図はそれぞれ従来法および本発明の詳細な
説明するためのＮチャンネルＢｔゲー）Ｍｕｓｉｃおよ
び同ＩＣを搭載したガラス封止型ＩＣ容器の断面図ケ示
す。 第３図は同じ〈従来法および本発明の実施によって作成
したＮチャンネルΔ（Ｏ８ＩＣの製造歩留りを示す分布
図である。 １・・・・・・ＣＺ Ｐ調高比抵抗Ｓｉ基板、２・川・
・リン拡散層％ ３・・・・・・リンドープ多結晶シリ
コン、４・・・・・・ＡｌまたはＡｐ７ｓｔ層、５・・
・・・・コンタクトホール、６・・・・・・ＩＣチップ
、７・・・・・・セラミックペース、８・・・・・・セ
ラミックキャップ、９・・・・・・Ａｕ線、１０・・・
・・・リードフレーム％ １１・・・・・・低融点ガラ
ス。 第１ 図 第２ 図 留 （％） 第２３図
説明するためのＮチャンネルＢｔゲー）Ｍｕｓｉｃおよ
び同ＩＣを搭載したガラス封止型ＩＣ容器の断面図ケ示
す。 第３図は同じ〈従来法および本発明の実施によって作成
したＮチャンネルΔ（Ｏ８ＩＣの製造歩留りを示す分布
図である。 １・・・・・・ＣＺ Ｐ調高比抵抗Ｓｉ基板、２・川・
・リン拡散層％ ３・・・・・・リンドープ多結晶シリ
コン、４・・・・・・ＡｌまたはＡｐ７ｓｔ層、５・・
・・・・コンタクトホール、６・・・・・・ＩＣチップ
、７・・・・・・セラミックペース、８・・・・・・セ
ラミックキャップ、９・・・・・・Ａｕ線、１０・・・
・・・リードフレーム％ １１・・・・・・低融点ガラ
ス。 第１ 図 第２ 図 留 （％） 第２３図
Claims (1)
- （１）比抵抗が２０Ωｃｍ以上のチョクラルスキー法で
製造したシリコン基板を用いた半導体装置において、不
純物拡散層あるいは不純物を含む多結晶シリコン層と金
属配線をオーミックコンタクトするシンタ一工程もしく
は最終熱処理工程の温度を４００±１０°Ｃで行なうこ
とを特徴とする半導体装置の製造方法。 （２、特許請求の範囲第（１）項記載の製造方法で製造
された半導体チップ？、４００±１０’０ の温度でガ
ラス封正型ＩＣ容器にガラス対土することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196234A JPS5986217A (ja) | 1982-11-09 | 1982-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196234A JPS5986217A (ja) | 1982-11-09 | 1982-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986217A true JPS5986217A (ja) | 1984-05-18 |
Family
ID=16354427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57196234A Pending JPS5986217A (ja) | 1982-11-09 | 1982-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900539A (zh) * | 2015-06-10 | 2015-09-09 | 中国电子科技集团公司第十三研究所 | 实现宽带高效、小尺寸低成本的内匹配器件制作方法 |
-
1982
- 1982-11-09 JP JP57196234A patent/JPS5986217A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900539A (zh) * | 2015-06-10 | 2015-09-09 | 中国电子科技集团公司第十三研究所 | 实现宽带高效、小尺寸低成本的内匹配器件制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5308595B1 (ja) | 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置 | |
| JPS5986217A (ja) | 半導体装置の製造方法 | |
| JPS60140854A (ja) | 高抵抗素子 | |
| EP0152624A2 (en) | Method of manufacturing a semiconductor device having a polycristalline silicon-active region. | |
| JP2000031439A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS63155653A (ja) | 半導体集積回路 | |
| JPS59168632A (ja) | 半導体装置の製造方法 | |
| JPS5853514B2 (ja) | 半導体装置の製造方法 | |
| JPH012335A (ja) | 半導体装置の製造方法 | |
| JPS6020892B2 (ja) | 半導体素子 | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JPS59978B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04129253A (ja) | 半導体パッケージ | |
| JPH0677423A (ja) | 半導体装置及びその製造方法 | |
| JPS5858772A (ja) | Ｍｎｏｓ記憶素子を有する集積回路の製造方法 | |
| JPS5852331B2 (ja) | 半導体装置およびその製法 | |
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPS63136659A (ja) | 半導体集積回路の製造方法 | |
| JPS60198837A (ja) | 半導体装置の製造方法 | |
| JPH0316215A (ja) | シリコン熱酸化膜の形成方法 | |
| JPS59171138A (ja) | 半導体装置の製造方法 | |
| JPS6181666A (ja) | 集積回路構造およびその製造方法 | |
| JPS6149428A (ja) | 半導体装置の製造方法 | |
| JPS60242660A (ja) | 半導体集積回路 |