KR960015929B1 - 바이폴라 트랜지스터의 매입층 제조방법 - Google Patents
바이폴라 트랜지스터의 매입층 제조방법 Download PDFInfo
- Publication number
- KR960015929B1 KR960015929B1 KR1019880011165A KR880011165A KR960015929B1 KR 960015929 B1 KR960015929 B1 KR 960015929B1 KR 1019880011165 A KR1019880011165 A KR 1019880011165A KR 880011165 A KR880011165 A KR 880011165A KR 960015929 B1 KR960015929 B1 KR 960015929B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- buried layer
- bipolar transistor
- substrate
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910004219 SiNi Inorganic materials 0.000 claims abstract description 8
- 150000001875 compounds Chemical class 0.000 claims abstract description 5
- 238000005245 sintering Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- UNILWMWFPHPYOR-KXEYIPSPSA-M 1-[6-[2-[3-[3-[3-[2-[2-[3-[[2-[2-[[(2r)-1-[[2-[[(2r)-1-[3-[2-[2-[3-[[2-(2-amino-2-oxoethoxy)acetyl]amino]propoxy]ethoxy]ethoxy]propylamino]-3-hydroxy-1-oxopropan-2-yl]amino]-2-oxoethyl]amino]-3-[(2r)-2,3-di(hexadecanoyloxy)propyl]sulfanyl-1-oxopropan-2-yl Chemical compound O=C1C(SCCC(=O)NCCCOCCOCCOCCCNC(=O)COCC(=O)N[C@@H](CSC[C@@H](COC(=O)CCCCCCCCCCCCCCC)OC(=O)CCCCCCCCCCCCCCC)C(=O)NCC(=O)N[C@H](CO)C(=O)NCCCOCCOCCOCCCNC(=O)COCC(N)=O)CC(=O)N1CCNC(=O)CCCCCN\1C2=CC=C(S([O-])(=O)=O)C=C2CC/1=C/C=C/C=C/C1=[N+](CC)C2=CC=C(S([O-])(=O)=O)C=C2C1 UNILWMWFPHPYOR-KXEYIPSPSA-M 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도(a) 내지 (c)는 종래의 매입층 제조방법을 나타내는 단면도.
제2도(a) 내지 (f)는 본 발명의 매입층 제조방법을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : p-기판 2 : 매입층
3 : 에피택셜 성장층 4 : 분리층
11 : SiO2막 12 : Ni층
13 : SiNi층 14 : 에피택셜성장층
15 : 분리층
본 발명은 바이폴라 트랜지스터의 매입층(B/L층) 제조방법에 관한 것으로, 특히 에피택셜층의 두께를 얇게 하기 위한 공정에 적합한 바이폴라 트랜지스터의 매입층 제조방법에 관한 것이다.
종래의 바이폴라 트랜지스터의 매입층 제조공정을 제1도(a) 내지 (c)를 참조하여 간략하게 설명하면, p-기판(1)에 Sb 또는 As를 사용한 불순물의 매입층(2)을 확산시키고 에피택셜층(3)을 성장시킨 후 매입층(2)을 외부 확산(Out Difficsion)시키고 분리층(4)을 확산시키는 방법으로 행하였다.
그러나 상기한 종래의 제조방법은 매입층의 에피택셜층으로의 외부 확산 크기를 조절하기가 곤란하며, 또한 에피택셜층의 두께를 매우 얇게 제조하는데에는 많은 어려움이 수반되었다. 이는 에피택셜층을 얇게 할 경우, 베이스 공정시 매입층의 외부 확산 영향에 의해 매입층과 베이스층간의 여유가 없거나 부족하여 고전압 디바이스로서 사용이 불가능하게 되는 문제점이 발생한다.
본 발명의 목적은 상기한 문제점을 해결하여, 에피택셜층의 두께를 얇게 하기 위한 공정에 적합한 바이폴라 트랜지스터의 매입층 제조방법을 제공하는데 있다.
상기한 공정을 달성하기 위하여 본 발명자는 예의 연구한 결과, p-기판에 Ni를 도핑한 후 700℃ 이상의 고온에서 소결하여, SiNi 화합물의 매입층을 형성시킨 후 분리층을 제조함으로써 본 발명을 달성하게 되었다.
상기한 p-기판에 Ni를 도핑하여 고온에서 소결하여 SiNi 화합물의 매입층을 형성하는 방법은, 서로 다른 두 물질을 고체상태에서 행하는 기술로서 통상적으로 700℃ 이상의 고온을 가하면 두 물질의 분자들이 열 활성에너지를 얻어 서로 결합하게 되는 원리를 이용한 것이다. 이는 특히 두 물질간 계면의 에너지를 상쇄시키는 결합을 하게 되며, SiNi의 분자가 기판의 Si 분자보다 크기 때문에 또 다른 열 사이클이 가해져도 Si로 쉽게 확산되지 않는 안정한 층을 형성한다.
이하, 본 발명을 제2도(a) 내지 (f)를 참조하여 상세히 설명한다.
기판(1)에 SiO2산화막(11)을 형성시킨 후, 매입층을 형성하기 위해 윈도우를 오픈시키고(a) 여기에 Ni를 도핑(12)한다. 이를 700℃ 내지 1000℃의 고온, 바람직하기는 800℃에서 소결을 실시하여 윈도우를 통한 고체 확산에 의해 SiNi 화합물(13)로 된 매입층을 형성시킨 후, p-기판상의 SiO2산화막 및 No층을 제거하고(d), 에피택셜층(14)을 성장시킨다. 상기 매입층의 SiNi 화합물은 기판의 Si 분자보다 분자크기가 더 크기 때문에 에피택셜층으로의 외부 확산이 거의 없는 안정한 형태가 된다. 에피택셜층을 성장시킨 후 이의 분리층(15)을 확산시켜 최종적으로 제2도(f)와 같은 구조를 얻는다.
상기와 같이 제조한 본 발명은 매입층의 외부 확산이 없기 때문에 에피택셜층의 두께를 매우 얇게 제작할 수 있어 고집적도가 용이하고, 에피택셜층의 두께가 얇은 고전압 디바이스의 제조도 가능하게 하는 효과가 있다.
Claims (1)
- 바이폴라 트랜지스터의 매입층 제조방법에 있어서, Ni를 p-기판상에 도핑한 후 700 내지 1000℃에서 소결을 행하여 SiNi 화합물로 된 매입층을 형성하는 것을 특징으로 하는 바이폴라 트랜지스터의 매입층 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880011165A KR960015929B1 (ko) | 1988-08-31 | 1988-08-31 | 바이폴라 트랜지스터의 매입층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880011165A KR960015929B1 (ko) | 1988-08-31 | 1988-08-31 | 바이폴라 트랜지스터의 매입층 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900004030A KR900004030A (ko) | 1990-03-27 |
| KR960015929B1 true KR960015929B1 (ko) | 1996-11-23 |
Family
ID=19277316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880011165A KR960015929B1 (ko) | 1988-08-31 | 1988-08-31 | 바이폴라 트랜지스터의 매입층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015929B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393962B1 (ko) * | 1996-12-26 | 2003-11-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1988
- 1988-08-31 KR KR1019880011165A patent/KR960015929B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR900004030A (ko) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3951702A (en) | Method of manufacturing a junction field effect transistor | |
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| GB1492447A (en) | Semiconductor devices | |
| JPH0212924A (ja) | バイポーラ・トランジスタの製造方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPH0368134A (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH02220444A (ja) | 半導体装置製造方法 | |
| JPS58108772A (ja) | トランジスタの製造方法 | |
| JPH03101220A (ja) | 半導体装置の製造方法 | |
| JPS57133672A (en) | Semiconductor device | |
| JP2899311B2 (ja) | 溝形キャパシタの製造方法 | |
| JPS60257540A (ja) | 半導体装置の製造方法 | |
| JPS62194617A (ja) | 半導体装置の製造方法 | |
| JPS5936971A (ja) | 半導体装置の埋込みゲ−ト形成法 | |
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPH0590398A (ja) | 半導体装置の製造方法 | |
| JPS6229178A (ja) | 半導体装置の製造方法 | |
| JPS60153118A (ja) | 半導体装置の製造方法 | |
| JPH03171739A (ja) | バイポーラトランジスタ | |
| JPS5891673A (ja) | 半導体装置の製造方法 | |
| JPH10172967A (ja) | 半導体装置の酸化膜形成方法 | |
| JPH0360075A (ja) | 縦型電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |