JPH03101220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03101220A JPH03101220A JP23703089A JP23703089A JPH03101220A JP H03101220 A JPH03101220 A JP H03101220A JP 23703089 A JP23703089 A JP 23703089A JP 23703089 A JP23703089 A JP 23703089A JP H03101220 A JPH03101220 A JP H03101220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- emitter
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 abstract description 41
- 238000009792 diffusion process Methods 0.000 abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- -1 heated and diffused Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は超高速バイポーラトランジスタ等の。
非常に薄い不純物拡散層を必要とする半導体素子の製造
方法に関する。
方法に関する。
アイ・イー・イー・イー、ジャーナル オブソリツドス
テート サーキツツ、ニスシー１１（１９７６年）第４
９１頁から第４９５頁（ｉＥビＥＪ、５ｏｌｉｄ−５ｔ
ａｔｅ Ｃ１ｒｃｕｉｔｓ、 ｖｏｌ、 Ｓ Ｃ−１１
（１９７６）ＰＰ４９１−４９５）において、バイポー
ラトランジスタのベース領域上に多結晶Ｓｉ膜を堆積し
、Ａｓを膜中にイオン打ち込みした後加熱することによ
りＳｉ基板に拡散させ、ｎ型の多結晶Ｓｉ膜とｎ型単結
晶Ｓｉ層よりなるエミッタを形成する技術が論じられて
いる（第２図参照）。
テート サーキツツ、ニスシー１１（１９７６年）第４
９１頁から第４９５頁（ｉＥビＥＪ、５ｏｌｉｄ−５ｔ
ａｔｅ Ｃ１ｒｃｕｉｔｓ、 ｖｏｌ、 Ｓ Ｃ−１１
（１９７６）ＰＰ４９１−４９５）において、バイポー
ラトランジスタのベース領域上に多結晶Ｓｉ膜を堆積し
、Ａｓを膜中にイオン打ち込みした後加熱することによ
りＳｉ基板に拡散させ、ｎ型の多結晶Ｓｉ膜とｎ型単結
晶Ｓｉ層よりなるエミッタを形成する技術が論じられて
いる（第２図参照）。
Ｓｉバイポーラトランジスタの高速化を図るためには、
素子の縦方向の微細化を行なう必要があり、そのために
は非常に薄いエミッタおよびベース拡散層を形成する必
要がある。また、その場合には次の点にも配慮が必要で
ある。すなわち、エミッタ・コレクタ間耐圧が小さくな
らないようにベースの不純物濃度を高くし、その代わり
にエミツタ−ベース間のリーク電流および寄生容量を小
さくするためにエミツタ層の不純物濃度を低くする必要
がある。またエミッタの少なくとも一部はＳｉよりも禁
制帯幅が大きい材料を用いる必要がある。
素子の縦方向の微細化を行なう必要があり、そのために
は非常に薄いエミッタおよびベース拡散層を形成する必
要がある。また、その場合には次の点にも配慮が必要で
ある。すなわち、エミッタ・コレクタ間耐圧が小さくな
らないようにベースの不純物濃度を高くし、その代わり
にエミツタ−ベース間のリーク電流および寄生容量を小
さくするためにエミツタ層の不純物濃度を低くする必要
がある。またエミッタの少なくとも一部はＳｉよりも禁
制帯幅が大きい材料を用いる必要がある。
ところが上記従来技術では、多結晶Ｓｉ膜の堆積時に単
結晶Ｓｉ基板上に部分的にエピタキシャル成長が起こり
、その部分の不純物原子の拡散速度が小さくなってしま
い、非常に薄い均一な深さのエミッタ拡散層を形成する
ことが困難である。
結晶Ｓｉ基板上に部分的にエピタキシャル成長が起こり
、その部分の不純物原子の拡散速度が小さくなってしま
い、非常に薄い均一な深さのエミッタ拡散層を形成する
ことが困難である。
また、多結晶Ｓｉ層は高不純物濃度でなければならない
ため、そこから不純物を拡散して形成するエミッタ拡散
層を低不純物濃度にすることは困難である。さらに、上
記従来例では、多結晶Ｓｉを単結晶Ｓｉ基板に対して選
択的にエツチング除去することは不可能であるため、エ
ミッタ拡散層を形成した後に多結晶Ｓｉのみを除去し、
広禁制帯幅の材料を堆積することは困難である。
ため、そこから不純物を拡散して形成するエミッタ拡散
層を低不純物濃度にすることは困難である。さらに、上
記従来例では、多結晶Ｓｉを単結晶Ｓｉ基板に対して選
択的にエツチング除去することは不可能であるため、エ
ミッタ拡散層を形成した後に多結晶Ｓｉのみを除去し、
広禁制帯幅の材料を堆積することは困難である。
本発明は上記従来技術の上記問題を解決することを目的
とする。
とする。
上記目的を達成するために、本発明においては従来技術
の多結晶Ｓｉ膜の代わりに多結晶のＧｅまたはＳｉとＧ
ｅの混晶の薄膜あるいはそれらに酸素または窒素を添加
した薄膜を単結晶Ｓｉ基板に堆積し、その膜に不純物原
子をイオン打ち込みし、加熱して拡散させることにより
、基板に不純物拡散層（エミツタ層）を形成する。
の多結晶Ｓｉ膜の代わりに多結晶のＧｅまたはＳｉとＧ
ｅの混晶の薄膜あるいはそれらに酸素または窒素を添加
した薄膜を単結晶Ｓｉ基板に堆積し、その膜に不純物原
子をイオン打ち込みし、加熱して拡散させることにより
、基板に不純物拡散層（エミツタ層）を形成する。
第３図に示すように、Ｇｅ中のＰ、Ａｓ、Ｂ等の不純物
原子の拡散係数は９００℃付近ではＳｉ中と比較して４
ケタ以上大きい、またＧｅの含有比率の大きなＳｉとＧ
ｓの混晶においてもほぼ同じ傾向がある。すなわち、こ
のような組成の膜ではその結晶性が多結晶であってもエ
ピタキシャル層であっても膜中の不純物拡散速度は単結
晶Ｓｉ中よりもずっと大きい、従って、多結晶Ｓｉ膜の
代わりにこのような組成の多結晶膜を用いた場合は、先
に述べたエピタキシャル成長の発生により基板中に形成
される拡散層が不均一になるということは起こらない。
原子の拡散係数は９００℃付近ではＳｉ中と比較して４
ケタ以上大きい、またＧｅの含有比率の大きなＳｉとＧ
ｓの混晶においてもほぼ同じ傾向がある。すなわち、こ
のような組成の膜ではその結晶性が多結晶であってもエ
ピタキシャル層であっても膜中の不純物拡散速度は単結
晶Ｓｉ中よりもずっと大きい、従って、多結晶Ｓｉ膜の
代わりにこのような組成の多結晶膜を用いた場合は、先
に述べたエピタキシャル成長の発生により基板中に形成
される拡散層が不均一になるということは起こらない。
またＳｉ基板上に堆積された多結晶のＧｅおよびＳｉと
Ｇｅの混晶は、濃硫酸、硝酸等によって選択的に除去す
ることが可能である。従ってそのような膜に適当な量の
不純物をイオン打ち込みして加熱し拡散させることによ
り所望の不純物濃度の拡散層を形成し、その膜を選択的
に除去した後に高濃度の多結晶Ｓｉ膜あるいは広禁制帯
幅を持つＳｉ以外の材料を堆積させることが可能となる
。
Ｇｅの混晶は、濃硫酸、硝酸等によって選択的に除去す
ることが可能である。従ってそのような膜に適当な量の
不純物をイオン打ち込みして加熱し拡散させることによ
り所望の不純物濃度の拡散層を形成し、その膜を選択的
に除去した後に高濃度の多結晶Ｓｉ膜あるいは広禁制帯
幅を持つＳｉ以外の材料を堆積させることが可能となる
。
すなわち従来技術では実現が困難な、低不純物濃度のエ
ミッタ拡散層や、非常に薄い単結晶Ｓｉエミツタ層上へ
のＳｉ以外の材料によるエミッタの形成が実現できる。
ミッタ拡散層や、非常に薄い単結晶Ｓｉエミツタ層上へ
のＳｉ以外の材料によるエミッタの形成が実現できる。
また上で述べたＧｅまたはＳｉとＧｅの混晶の薄膜の代
わりに、それらに酸素または窒素が添加された膜を用い
ても、同様な働らきがある。
わりに、それらに酸素または窒素が添加された膜を用い
ても、同様な働らきがある。
本発明の実施例を第１図（ａ）〜（８）により説明する
。
。
１はｐ型Ｓｉ基板、２はｎ型埋込層、３はｎ型Ｓｉエピ
タキシャル層、４は５ｉＯｚ股、５はｐ型多結晶Ｓｉ膜
、６はＳ ｉ Ｏｘ膜、７はＰ型拡散層、８は多結晶Ｇ
ｅ膜、９はｐ型拡散層、１０はｎ型拡散層、１１はｎ型
微結晶Ｓｉ膜、１２は金属電極である。全体としてはバ
イポーラトランジスタの断面を製造工程順に並べたもの
となっている。
タキシャル層、４は５ｉＯｚ股、５はｐ型多結晶Ｓｉ膜
、６はＳ ｉ Ｏｘ膜、７はＰ型拡散層、８は多結晶Ｇ
ｅ膜、９はｐ型拡散層、１０はｎ型拡散層、１１はｎ型
微結晶Ｓｉ膜、１２は金属電極である。全体としてはバ
イポーラトランジスタの断面を製造工程順に並べたもの
となっている。
ｎ型層２，３によってコレクタが形成されている。但し
コレクタの電極取り出し部は省略しである。４は素子分
離領域、５はベース取り出し電極、７は外部ベース層、
９は内部ベース層である。
コレクタの電極取り出し部は省略しである。４は素子分
離領域、５はベース取り出し電極、７は外部ベース層、
９は内部ベース層である。
１０．１１はエミツタ層、１２はエミッタ電極となって
いる。最終的には内部ベース層９の幅が３００人、不純
物ピーク濃度が５×１０工’ （！ｌ −’単結晶部分
のエミツタ層は、幅が２００人、不純物ピーク濃度がｌ
Ｘｌ０１９（！ｌ−δとなっている。
いる。最終的には内部ベース層９の幅が３００人、不純
物ピーク濃度が５×１０工’ （！ｌ −’単結晶部分
のエミツタ層は、幅が２００人、不純物ピーク濃度がｌ
Ｘｌ０１９（！ｌ−δとなっている。
以下に本実施例の製造方法を順を追って説明する。
まず通常のバイポーラトランジスタの製造方法ベース取
り出し電極５．エミッターベースを分離する５ｉＯｚ膜
６および外部ベース層７を形成する（第１図（ａ））。
り出し電極５．エミッターベースを分離する５ｉＯｚ膜
６および外部ベース層７を形成する（第１図（ａ））。
次に基板上の開口部の自然５ｉｆｔ膜を通常の水素ガス
中でのプラズマ放電により完全に除去した後１通常の気
相化学成長（ＣＶＩ））法により多結晶Ｇｅ膜８（厚さ
１０００人）を堆積する。さらに通常のイオン打ち込み
の方法によりボロン（Ｂ） Ｉ Ｘ １０”（！ｍ−”
を加速エネルギー１０ＫｅＶで多結晶Ｇ ｅ ’＄ ８
に打ち込み、９００℃で２０分加熱することにより内部
ベース層９を形成する（第１図（ｂ））、但し、８がＳ
ｉとＧｅの混晶の多結晶膜であっても良い。
中でのプラズマ放電により完全に除去した後１通常の気
相化学成長（ＣＶＩ））法により多結晶Ｇｅ膜８（厚さ
１０００人）を堆積する。さらに通常のイオン打ち込み
の方法によりボロン（Ｂ） Ｉ Ｘ １０”（！ｍ−”
を加速エネルギー１０ＫｅＶで多結晶Ｇ ｅ ’＄ ８
に打ち込み、９００℃で２０分加熱することにより内部
ベース層９を形成する（第１図（ｂ））、但し、８がＳ
ｉとＧｅの混晶の多結晶膜であっても良い。
次に通常のイオン打ち込みの方法により、リン（１’）
１．５ Ｘ １０五番１−２を加速エネルギー３０Ｋ
ｅ Ｖで多結晶Ｇｅ３膜８に打ち込み、９００℃で２０
分加熱することによりエミッタ拡散層１０を形成する（
第１図（Ｑ））、Ｐの代わりにＡｓを用いても良いこと
は言うまでもない。
１．５ Ｘ １０五番１−２を加速エネルギー３０Ｋ
ｅ Ｖで多結晶Ｇｅ３膜８に打ち込み、９００℃で２０
分加熱することによりエミッタ拡散層１０を形成する（
第１図（Ｑ））、Ｐの代わりにＡｓを用いても良いこと
は言うまでもない。
次に、濃硫酸もしくは硝酸によって多結晶Ｇｅ膜８を選
択的にエツチング除去する（第１図（ｂ））。
択的にエツチング除去する（第１図（ｂ））。
次に、通常のプラズマＣＶＤ法によりｎ型の微結晶Ｓｉ
膜１１を２０００人堆積した後、通常のホトリソグラフ
ィの方法により、その膜をバターニングしてエミッタパ
ターンを形成する。そして最後に、金属膜１２を蒸着し
、ホトリソグラフィによりパターニングし、電極を形成
する。微結晶Ｓｉ膜１１の代わりに、多結晶Ｓｉ膜やＳ
ｉ以外の材料膜を用いても良いことは言うまでもない（
第１図（ｅ））。
膜１１を２０００人堆積した後、通常のホトリソグラフ
ィの方法により、その膜をバターニングしてエミッタパ
ターンを形成する。そして最後に、金属膜１２を蒸着し
、ホトリソグラフィによりパターニングし、電極を形成
する。微結晶Ｓｉ膜１１の代わりに、多結晶Ｓｉ膜やＳ
ｉ以外の材料膜を用いても良いことは言うまでもない（
第１図（ｅ））。
本実施例によれば１幅３００人で不純物ピーク濃度５×
１〇五’ Ｑｌ−”のベース層と１幅２００人で不純物
ピーク濃度がＩ Ｘ １０ ”ａｍ−３と従来技術と比
べて低い単結晶Ｓｉエミツタ層が均一に形成でき、また
その単結晶Ｓｉエミツタ層に任意の不純物濃度を持つエ
ミッタ材料膜（多結晶５ｉｆｔＳｉ以外の材料等）形成
することができる。すなわち前記の従来技術の問題点を
解決し、バイポーラトランジスタの高速化が達成できる
。
１〇五’ Ｑｌ−”のベース層と１幅２００人で不純物
ピーク濃度がＩ Ｘ １０ ”ａｍ−３と従来技術と比
べて低い単結晶Ｓｉエミツタ層が均一に形成でき、また
その単結晶Ｓｉエミツタ層に任意の不純物濃度を持つエ
ミッタ材料膜（多結晶５ｉｆｔＳｉ以外の材料等）形成
することができる。すなわち前記の従来技術の問題点を
解決し、バイポーラトランジスタの高速化が達成できる
。
また上記の実施例におけるＧｅまたはＳ ｉ Ｇ ｅの
薄膜の代わりにそれらにｍ素または窒素が添加された薄
膜（Ｇ ｅ ｔ−ｘｏｘｓ Ｓ ｉ ｚ−ｘ−ｙＧ ｅ
ｘＯｙ ｔＧ ｅ ニーＸＮＸ＋ Ｓ ｉ １−Ｘ−Ｙ
Ｇ ｅ ｘＮｖ ）を用いても同様の効果を得ることが
できる。
薄膜の代わりにそれらにｍ素または窒素が添加された薄
膜（Ｇ ｅ ｔ−ｘｏｘｓ Ｓ ｉ ｚ−ｘ−ｙＧ ｅ
ｘＯｙ ｔＧ ｅ ニーＸＮＸ＋ Ｓ ｉ １−Ｘ−Ｙ
Ｇ ｅ ｘＮｖ ）を用いても同様の効果を得ることが
できる。
本発明によれば、ベース層に接する単結晶Ｓｉのエミツ
タ層の不純物ピーク濃度をｌＸｌ０”Ｃａｍ−δと低く
できる。そのため、従来技術ではベース不純物濃度が５
Ｘ １０ ”ａｍ−’以上になるとエミッタベース間
リーク電流が問題となっているが、本発明によればｌＸ
ｌ０”Ｃ１１−８まで問題とならなしＩＩｌ また、本発明によれば、ベース幅３００人単結晶基板部
分のエミツタ幅を２００人と小さくでき、かつ単結晶エ
ミッタ上にＳｉより広い禁制帯幅を持った材料をエミッ
タとして形成することができる。そのため、最大遮断動
作周波数（ｆ 丁−Ｊｌｘ）が従来技術による場合の約
１．５倍の高速動作が口１能なバイポーラトランジスタ
が形成できる。
タ層の不純物ピーク濃度をｌＸｌ０”Ｃａｍ−δと低く
できる。そのため、従来技術ではベース不純物濃度が５
Ｘ １０ ”ａｍ−’以上になるとエミッタベース間
リーク電流が問題となっているが、本発明によればｌＸ
ｌ０”Ｃ１１−８まで問題とならなしＩＩｌ また、本発明によれば、ベース幅３００人単結晶基板部
分のエミツタ幅を２００人と小さくでき、かつ単結晶エ
ミッタ上にＳｉより広い禁制帯幅を持った材料をエミッ
タとして形成することができる。そのため、最大遮断動
作周波数（ｆ 丁−Ｊｌｘ）が従来技術による場合の約
１．５倍の高速動作が口１能なバイポーラトランジスタ
が形成できる。
第１図（ａ）〜Ｃｅ）は本発明の一実施例の製造方法を
説明するための、各製造工程でのバイポーラトランジス
タの縦断面図である。 第２図（ａ）、（ｂ）は、従来技術による製造方法を説
明するための各製造工程でのバイポーラトランジスタの
縦断面図である。 第３図は、ＳｉおよびＧｅ中の不純物原子の拡散係数を
７５０℃〜１１５０１ｊの範囲で比較したグラフである
。 １・・・ｐ型Ｓｉ基板、２・・・ｎ型埋込層、３・・・
ｎ″″型エピタキシャル層、４，６・・・５ｉＯｚ膜、
５・・・ｐ型多結晶Ｓｉ膜、７，９・・・ｐ型拡散層、
８・・・多結晶Ｇｅ＠、１０・・・ｎ型拡散層、１１・
・・ｎ型微結晶Ｓｉ膜、１２・・・金属膜、１３・・・
ｐ型拡散層、１４・・・多結晶Ｓｉ膜、１５・・・ｎ型
拡散層。 Ｚ３０ 一５ｉ 、 Ｃｒｔ ＋ ’） ：Ｆａｎ原と払歎′各
ｒＫＥ
説明するための、各製造工程でのバイポーラトランジス
タの縦断面図である。 第２図（ａ）、（ｂ）は、従来技術による製造方法を説
明するための各製造工程でのバイポーラトランジスタの
縦断面図である。 第３図は、ＳｉおよびＧｅ中の不純物原子の拡散係数を
７５０℃〜１１５０１ｊの範囲で比較したグラフである
。 １・・・ｐ型Ｓｉ基板、２・・・ｎ型埋込層、３・・・
ｎ″″型エピタキシャル層、４，６・・・５ｉＯｚ膜、
５・・・ｐ型多結晶Ｓｉ膜、７，９・・・ｐ型拡散層、
８・・・多結晶Ｇｅ＠、１０・・・ｎ型拡散層、１１・
・・ｎ型微結晶Ｓｉ膜、１２・・・金属膜、１３・・・
ｐ型拡散層、１４・・・多結晶Ｓｉ膜、１５・・・ｎ型
拡散層。 Ｚ３０ 一５ｉ 、 Ｃｒｔ ＋ ’） ：Ｆａｎ原と払歎′各
ｒＫＥ
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板上に堆積したＧｅもしくはＳｉとＧｅの混
晶の薄膜中に不純物原子をイオン打ち込みし加熱するこ
とにより、Ｓｉ基板中に不純物原子を拡散することを特
徴とした半導体装置の製造方法。 ２、Ｓｉ基板上に堆積したＧｅ＿１＿−＿ｘＯ＿ｘもし
くはＳｉ＿１＿−＿Ｘ＿ＹＧｅ＿ＸＯ＿ＹもしくはＧｅ
＿１＿−＿ＸＮ＿ＸもしくはＳｉ＿１＿−＿Ｘ＿ＹＧｅ
＿ＸＮ＿Ｙの薄膜中に不純物原子をイオン打ち込みし加
熱することによりＳｉ基板中に不純物原子を拡散するこ
とを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01237030A JP3125789B2 (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01237030A JP3125789B2 (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101220A true JPH03101220A (ja) | 1991-04-26 |
| JP3125789B2 JP3125789B2 (ja) | 2001-01-22 |
Family
ID=17009356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01237030A Expired - Fee Related JP3125789B2 (ja) | 1989-09-14 | 1989-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125789B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011668A1 (fr) * | 1999-08-06 | 2001-02-15 | Hitachi, Ltd. | Procede de fabrication d'un dispositif semi-conducteur |
| CN109755113A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种调节扩散气氛的一次扩散工艺 |
| CN115849297A (zh) * | 2022-12-27 | 2023-03-28 | 上海铭锟半导体有限公司 | 一种mems空腔的制备方法 |
-
1989
- 1989-09-14 JP JP01237030A patent/JP3125789B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011668A1 (fr) * | 1999-08-06 | 2001-02-15 | Hitachi, Ltd. | Procede de fabrication d'un dispositif semi-conducteur |
| CN109755113A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种调节扩散气氛的一次扩散工艺 |
| CN109755113B (zh) * | 2017-11-01 | 2021-08-10 | 天津环鑫科技发展有限公司 | 一种调节扩散气氛的一次扩散工艺 |
| CN115849297A (zh) * | 2022-12-27 | 2023-03-28 | 上海铭锟半导体有限公司 | 一种mems空腔的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3125789B2 (ja) | 2001-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62293753A (ja) | 高密度集積ｃｍｏｓ回路の製造方法 | |
| JPS6063961A (ja) | 半導体装置の製造方法 | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH09102550A (ja) | Ｌｄｄ ｃｍｏｓ形成方法 | |
| JPH0226032A (ja) | 半導体装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPH03101220A (ja) | 半導体装置の製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPH0342868A (ja) | Ｃ―ｍｏｓ薄膜トランジスタ装置とその製造方法 | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JPH09312346A (ja) | 半導体装置およびその製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JP2892436B2 (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPH03185712A (ja) | 半導体装置の製造方法 | |
| JPH0590613A (ja) | 静電誘導トランジスタの製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH021933A (ja) | 半導体装置の製造方法 | |
| JPH0444234A (ja) | 半導体装置およびその製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPS584469B2 (ja) | 半導体可変容量素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |