JPH0444234A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に係り、特に従
来よりもはるかに浅い接合を有し、高い集積密度の実現
に好適な半導体装置およびこのような半導体装置を高い
精度で容易に製造できる半導体装置の製造方法に関する
。

〔従来の技術〕

従来の半導体装置の一例として、特公昭４６−２１９６
８号に示されている半導体装置の断面構造を第２図に示
す。第２図において、記号１１は半導体基板、１２はベ
ース、１３は絶縁膜、１４は多結晶シリコン膜、１５は
多結晶シリコン膜１４からの不純物拡散によって形成さ
れたエミッタを、それぞれ表わす。

あらかじめ多量の不純物をドープした多結晶シリコン膜
１４により、（ａ）半導体基板に不純物をドープして、
エミッタを形成する、（ｂ）エミッタ領域上の多結晶シ
リコンはエミッタ安定化抵抗として使用する。および（
ｃ）他の多結晶シリコン層を拡散終了後も残存させて、
接合部の保護を行なうことが可能である。

〔発明が解決しようとする課題〕

しかし、近年、トランジスタの有する各種接合は、−層
浅くなって来ており、上記従来の方法では、このような
極度に浅い接合を形成するのは極めて困難であることが
明らかになった。

上記従来の方法には下記問題題ある。（１）多結晶シリ
コン膜中にドープされた不純物の種類によって、基板中
への不純物拡散を行うための熱処理条件が異なるため、
複数回の不純物トープを行う場合、先行した工程で形成
された接合の深さが所定の深さよりも深くなってしまう
、（２）多結晶シリコン膜の結晶粒径が異なるとトラン
ジスタ特性も変化してしまい、所定の特性を有する半導
体装置を形成するのが困難である。（３）エミッタを形
成するための不純物としてリンを用いた場合は、接合の
プロファイルが緩やかとなり、急峻なエミッタ・ベース
接合が形成されない、このため、エミッタ・ベース接合
領域にキャリアの蓄積が生じて、トランジスタの動作速
度が著るしく低下してしまう。

〔課題を解決するための手段〕

上記課題を解決するために、本発明は、まず、原料ガス
としてジシラン（Ｓｉ、Ｈ，）もしくはトリシラン（Ｓ
ｌ、Ｈ，）とフォスフイン（Ｐ）Ｉ、）を用い、リンを
ドーピングしながら非晶質シリコン膜を堆積する。この
際の温度は、はぼ４５０〜５５０℃とすることが好まし
い。次に、上記非晶質シリコン膜を熱処理して、粒径の
最大が膜厚の５倍以上である結晶粒を有する多結晶シリ
コン膜を形成する６次に、熱処理を行なって、上記多結
晶シリコン膜中に含まれるリンを、下地である単導体基
板内へ拡散させ、深さが４０ｎｍ以下の浅い接合を形成
する。

〔作用〕

多結晶シリコン膜からなるエミッタを形成する際に５多
結晶シリコン膜中へのドーピング不純物としてリンを用
いることは１例えばアイ・イー・イー・イー・エレクト
ロン・デバイシズ・レターズ、６巻、２８８〜２９０ペ
ージ、１９８５年（ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅ
ｖｉｃｅｓ　Ｌｅｔｔｅｒｓ、　ＥＤＬ−６，ｐｐ。

２８８−２９０．１９８５）において提案されている。

第３図はそれを模型的に示している。記号１１から１４
は、それぞれ第２図と同じものを意味する。

しかし、この場合、多結晶シリコン膜中１４へドーピン
グ不純物としてリンを用いているが、多結晶シリコン膜
１４自体がエミッタとして用いられるため、多結晶シリ
コン膜１４からシリコン基板１１中への不純物拡散が、
行なわれないことは、いうまでもない。従って、リンを
ドープした多結晶シリコン膜を、リンをドープするため
の拡散源として利用すること、およびその際の好ましい
条件などについては何ら示されていない。また、エミッ
タとなる多結晶シリコン膜は、原料ガスとし、モノシラ
ンとフォスフインを用い多結晶の状態で堆積するため、
第１４図に示したように、膜を堆積したままの状態では
抵抗率が１０−２ｏ１以上と高く、充分な導電性が得ら
れないといった問題があった。抵抗率１０−３Ω１以下
の導電性を得るためには、９００℃以上の高温の熱処理
が必要であり、浅い接合を形成することは事実上困難で
ある。

これに対し、本発明のように、ジシランとフォスフイン
を原料ガスとして用い、４５０〜５５０℃の温度範囲で
シリコン膜を堆積すると、堆積された時には膜は非晶質
でありほとんど導電性を示せないが、６５０℃という従
来技術における膜の堆積温度で堆積を行なうことにより
、第１４図に示したように、抵抗は１ｏ−３Ωｌ以下に
なり、充分な導電性が得られる。従って、先行の工程で
ドープされた不純物のプロファイルを崩すことなくエミ
ッタ抵抗の低減が達成される。

次に、多結晶シリコン膜における結晶粒の巨大化につい
て説明する。第４図の縦軸は多結晶シリコン中の最大結
晶粒径を、横軸は多結晶シリコンの堆積膜厚を示してい
る０曲線Ａはジシランとフォスフインを原料ガスとして
５２５℃で堆積し。

その後に６５０℃で熱処理を行った多結晶シリコン膜１
曲線Ｂはモノシランとフォスフインを原料ガスとして６
２５℃で堆積し、その後９００℃で熱処理を行なった多
結晶シリコン膜を、それぞれ表わす０曲ＭＡでは、熱処
理温度が低いにもかかわらず、堆積膜厚に比べて結晶粒
径が５倍以上に増大していることがわかる。これに対し
、曲、ｉＨの場合は、最大粒径は非常に小さく、結晶粒
径が堆積膜厚以上に成長することはない、従来技術にお
いては、膜堆積後の熱処理を高温にするほど大きな結晶
粒が得られたが、本発明によれば。

６５０−１１００℃の熱処理温度であれば、同程度の巨
大な結晶粒が得られる。なお、モノシランとフォスフイ
ンを原料ガスとして用いても堆積温度を極度に低くすれ
ば、結晶粒の巨大化は一応可能である。しかしながら、
この場合には膜の堆積速度が５Ａ／ｍｉｎ以下と著しく
低下してしまい、実用に供するのは困難である。

なお、特開平１−１４９４２０号には、リンをドープし
た多結晶シリコン膜について記載されているが、この膜
からリンをドープして形成されるエミッタなどの好まし
い深さなどについては、全く示されていない。

第５図において１曲線Ｃはエミッタとベース間の濃度勾
配ａ［／ｃｎ’］とエミッタ接合深さとの関係を表わし
ている。エミッタ接合深さが大きくなるにつれて濃度勾
配ａが小さくなるが、これは、リンをドープして形成さ
れるエミッタにおいては拡散された不純物が補誤差関数
あるいはガウス関数に従って分布するためである。ヒ素
の場合には箱型状態に急峻な分布で拡散でき、濃度勾配
ａを容易に高い値とすることができるので特に問題はな
い、濃度勾配に注意を要することは、リンをエミッタの
形成に用いる際に生ずる固有の問題である。

第５図中にハツチングで示した曲線りはａ＝２Ｘ１０″
’［／ｃｍ’］以下の条件領域を表わし、曲線り以下の
領域ではエミッタとベース間にチャージの蓄積が多くな
り、高速なトランジスタを実現することが困難となるこ
とを意味している。従って、エミッタ接合の深さを、両
面ＩＣＤの交点に対応する４０ｎｍ以下とすることによ
り、このような障害は起らず、高速トランジスタを実現
できる。

しかし、接合深さがあまり浅くなると、形成の際の接合
深さの微小な変動によってデバイスの特性に変化が生じ
たり、ベースよりの空乏層の影響が大きくなるなど、好
ましくない現象が生じて来るので、エミッタの深さは１
０ｎｍより大きくすることが好ましい。

本発明においては、上記のようにジシランとフォスフイ
ンを原料ガスとして用い、リンをドーピングしながら、
非晶質でシリコン膜を堆積し１、従来よりはるかに低い
温度でアニールすることにより、低抵抗の多結晶シリコ
ン膜が形成される。

これより、あらかじめドーピングされたベース不純物プ
ロファイルを変化させることなく、エミツタ層の形成が
可能となる。

また、多結晶シリコン膜の結晶粒径を巨大化することに
よって、多結晶シリコン膜中のキャリアの移動度が大き
くなり、ガンメル数を大きく取れ、抵抗の低減のみなら
ず注入されてくる少数キャリアの減少にも有効である。

上記のように、エミッタとベース間の濃度勾配ａを２×
１０″’［／ａｍ’］以上とすることにより、リンをド
ープしてエミッタを形成したにもかかわらず、不純物プ
ロファイルは急峻であり、トランジスタの遮断周波数特
性が損なわれることはない。

しかしながら、高い遮断周波数特性を必要としないトラ
ンジスタの場合は、エミッタの深さを４０ｎｍ以上とし
てもよい、その場合にも、上記低温度の熱処理による多
結晶シリコン膜の抵抗低下および粒径増大は、トランジ
スタの特性向上に極めて有効に働くことはいまでもない
ことであり、低温度でのエミッタ形成が可能となる。こ
れにより１例えばあらかじめヒ素をドープして第１のト
ランジスタのエミッタを形成した後に、該第１のトラン
ジスタの特性をほとんど変動させることなしに、リンを
他の場所にドープして第２のトランジスタのエミッタを
形成することも可能である。

なお、本発明において、多結晶シリコン膜中に含まれる
リンの濃度はｌＸｌ０”〜２×１０２１原子／ｊ（中心
値は３　Ｘ　１０”原子／ｃｊ）とすれば、良好な結果
が得られる。

リンを拡散して、深さ４０ｎｍ以下の接合を形成するの
に好ましい条件は、温度によって異なり、７７０℃の場
合は５０分以下、７４０℃の場合は１２０分以下、７２
０℃の場合は３００分以下とすることが好ましい。これ
らの温度の中間の温度の場合は、上記時間の間の温度を
適宜選定すればよいことは、いうまでもない。

〔実施例〕

実施例１ 第１図は本発明の第１の実施例の要部を示す断面図であ
る。第１図において記号ｌは半導体基板。

２はＢＦ、イオンを打ち込んで形成されたベース。

３は絶縁膜、４はＳｉ、Ｈ，とＰＨ□とを原料ガスとし
て、５２５℃で堆積されたリンをドープされた膜厚１１
００ｎの多結晶シリコン膜を表わし、この多結晶シリコ
ン膜の最大結晶粒径は１１０００ｎである。第１図中の
記号αはこの結晶粒径を表わす、第２図および第３図に
おける記号βは従来の半導体装置における結晶粒径の微
細さを概念的に表わしたものである。記号５はリンをド
ープされた多結晶シリコン膜４から、リンを拡散して形
成されたエミッタを表わす。ベース２の接合深さは７０
ｎｍ、エミッタ５の接合深さは２０ｎｍである。

これにより、エミッタの平面寸法を２Ｘ３μｍ２とした
とき、電流増幅率Ｈｆ　ｅ　＝　３００を得た。コレク
タ・ベース間耐圧ＢＶｃｓｏは、埋込層（図示せず）上
に形成したエピタキシャル層１の厚さを３２０ｎｍとし
たとき、１２Ｖを得た。

エミッタ抵抗ｒｅは１８Ωであった。このエミッタ抵抗
ｒｅは、例えばＡｓをイオン打込みされた多結晶シリコ
ン膜から、９００’Ｃの温度でヒ素を拡散させて形成し
た接合深さ６０ｎｍのエミッタを有するトランジスタと
ほぼ等しい値である。

第６図は膜厚１１００ｎのリンをドープされた多結晶シ
リコン膜を単結晶シリコン基板上に形成した後、温度７
２０℃で多結晶シリコン膜に含まれるリンをシリコン基
板中に拡散させて得られた拡散深さを示している。ただ
し、シリコン基板の不純物濃度は５Ｘ１０”／（ｍ’で
ある。第６図から、７２０℃で２０分という極めて低温
の熱処理により、深さ２０ｎｍの接合の形成が可能であ
ることがわかる。しかし、例えば不純物濃度がＩ×１０
１７からＩ　Ｘ　１０　”／ｃｍ’であるベース中にヒ
素を拡散させてエミッタの形成を行なう場合は、上記シ
リコン基板内に拡散させる場合よりも、熱処理時間は多
少長くなる９本実施例においてはエミッタ拡散時間は温
度７４０℃において２０分間とした。

第７図は異なる方法によって形成されたエミッタのシー
ト抵抗ρＳと拡散時間との関係を示す。

第７図において、曲線Ｆは本実施例におけるエミッタに
ついて得られた関係を示し、７４０℃。

２０分間の熱処理により、ρＳは６５Ω／口という低い
比抵抗が得られた。しかし、他の場合は、曲＠Ｇ、Ｈに
示したように、熱処理温度を高くし、熱処理時間を長く
シても、十分低いシート抵抗を得ることはできなかった
。

すなわち、第７図、曲線Ｇは、５ｉ２Ｈ，を原料ガスと
して用い、５２５℃のシリコン基板上に堆積された、厚
さ１１００ｎの非晶質シリコン膜に、Ａｓを５０ＫｅＶ
で１．０Ｅ１６ｃＭ−２という条件で打ち込み、８９０
℃でアニール処理して得られた特性である。曲線Ｈは、
ＳｉＨ，を原料ガスとして用い、６２５℃のシリコン基
板上に堆積された多結晶シリコン膜に１曲線Ｇの場合と
同様の条件でイオン打込みとアニール処理を行なった場
合、上記関係を示す。多結晶シリコン膜の原料ガスと堆
積温度が異なる他は曲１ＩＡＧの場合と同じ条件でエミ
ッタを形成した。この場合にはシート抵抗は曲線Ｇより
もさらに高くなった。曲線Ｇと曲１ｉＨの相違の生じた
原因は、第４図に示したように、使用された原料ガスが
互いに異なり、それぞれ、５ｉ２Ｈ，（曲線Ａ）とＳｉ
Ｈ，（曲線Ｂ）であるため、結晶粒径に違いが生じ、そ
れによって、シート抵抗の値に大きな差異が生じたもの
と考えられる。

第７図１曲線Ｆから、リンをトープした多結晶シリコン
膜はアニール時間によらずに、はぼ一定のシート抵抗を
有していることがわかる。従って。

リンをドープした多結晶シリコン膜は、熱処理の温度が
低くても活性化率が非常に大きく、かつ安定である。本
実施例において、深さが２０ｎｍという極めて浅いエミ
ッタ接合を形成しても、１８Ωという低いエミッ抵抗を
実現できたのも、このためと考えられる。したがってエ
ミッタの接合を浅くすることにともなう副作用として懸
念されるエミッタ抵抗の増大を、本発明によって効果的
に防止することができる。

実施例２ 実施例１において、ベース２の接合深さを１１００ｎ、
エミッタ５の接合深さを４０ｎｍ、エミッタの平面寸法
２×３μｍ２とした他は実施例１と同じとしたトランジ
スタでは、電流増幅率Ｈｆ　ｅ＝３００を得た。コレク
タ・ベース間耐圧ＢＶｃａｏは、埋込層上に形成したエ
ピタキシャル成長層の厚さを３２０ｎｍとしたとき、１
０■であった。エミッタ抵抗ｒｅは１７Ｑであった。実
施例１においてはエミッタ抵抗ｒｅは１８Ωであったが
１本実施例においては、エミッタ拡散は７７０℃で行わ
れ、エミツタ層５の接合深さが実施例１の場合よりも２
０ｎｍ深くなったため、エミッタ抵抗ｒｅが１Ω低下し
たものと思われる。

第８図において曲線工は本実施例におけるリンがドープ
されたエミッタによる電流増幅率−コレクタ・ベース間
耐圧特性を示し、熱処理温度は７７０℃である。曲Ｉｉ
Ｊは、Ｓ１□Ｈ４を原料ガスとして用い、５２５℃でシ
リコン膜を堆積し、これにＡｓイオン打込みを行なった
後、８９０℃の熱処理を行なって形成したエミッタを適
用した時の特性を示す、この８９０℃における拡散方法
は従来、通常行なわれている方法である。第８図から明
らかなように１本発明においては電流増幅率が変っても
ＢＶｃａｏが一定であるが、従来の方法では電流増幅率
が高くなるにつれてＢＶＣＢＯは著るしく低下した。

第８図に示した結果から１本発明では、７７０℃という
低温度で熱処理が行なわれるため、あらかじめホウ素を
ドープして形成されてあるベース２が再分布を起こさな
いが、従来法では１本発明よりも高い温度で熱処理が行
なわれるため、再分布を起こして深い接合となることが
わかる６本発明において、ベースの再分布が起らず、高
い電流増幅率を、高い耐圧を維持したまま実現できるこ
とは浅いエミッタ形成技術として１本発明が非常に好ま
しいことを示すものである。第９図は、トランジスタの
コレクタ・ベース間容量ＣＴＣと上記電流増幅率との関
係を示す図である。第８図において、直線■′は本発明
、直線Ｊ′は従来法による結果を、それぞれ示す。本発
明により、コレクタ・ベース間容量が、従来より１９％
程低減できることがわかる。

なお本実施例においては、実施例１に比較してエミッタ
拡散温度が３０℃高くなっているのは、ベース２のドー
ズ量が高いため、エミッタ５を深くしないと、コレクタ
電流を決めるベース・ガンメル数の低減が図れないため
である。

実施例３ 第１０図は本発明の第３の実施例を示す断面図である。

第１０図において、記号１は半導体基板、２はホウ素を
トープして形成されたベース、３はＩＩＩ膜を、それぞ
わ表わす。記号４はリンをドーピングした多結晶シリコ
ン膜を表わし、膜厚は７０ｎｍ、最大結晶粒径は８００
ｎｍである。記号５はリンがドープされた多結晶シリコ
ン膜４から、リンをシリコン基板内へ拡散して形成され
たエミッタを表わす。記号６はホウ素をトープした膜厚
３０ｎｍの多結晶シリコン膜、７はＢＦ２＠をイオン打
ち込みして形成されたベース２を外部へ引出すためのベ
ース引出し膜を、それぞｔ表わす。

この引出しベース膜７の形成は、絶縁膜３にエミッタ形
成のための開花領域Ｋを設ける前に行なわれている。

上記多結晶シリコン膜６を被着後にあらかじめアニール
処理を行なってベース２を形成してから、リンがドープ
された上記多結晶シリコン膜４を被着しエミッタ５を形
成した。ここでベース２の接合深さは６０ｎｍ、エミッ
タ５の接合深さは２０ｎｍである。

エミッタの平面寸法２Ｘ３μｍ２としたときの電流増幅
率Ｈｆｅは３００であった。コレクタ・ベース間耐圧Ｂ
ＶＣＢＯは、埋込層上に形成したエピタキシャル成長層
の膜厚を３２０ｎｍとした場合、１２■であった。エミ
ッタ抵抗ｒｅは１８Ωであった・ 本発明ではホウ素がトープされた多結晶シリコン膜は厚
くないことが好ましい。上記多結晶シリコン膜６を残し
たままで、リンがトープされた多結晶シリコン膜４を形
成し、この多結晶シリコン膜４から手記多結晶シリコン
膜６を介して行なわれるリンの拡散によって、エミツタ
層５の形成が、行なわれるからである。下層である多結
晶シリコン膜６の厚みが太きすぎると、上層である多結
晶シリコン膜４からのリン拡散温度を著るしく高くしな
ければならない、下層である多結晶シリコン膜６の膜厚
は５０ｎｍ以下とすることが好ましい。

上層の多結晶シリコン膜４は下層である多結晶シリコン
膜６を越えてエピタキシャル層１中にリンを拡散して接
合を形成する必要があり、少なくとも、下層である多結
晶シリコン膜６より厚い方がよい。しかし１１００ｎ以
上とする必要はない。

実施例４ 第１１図は本発明の第４の実施例を示す断面図である。

基本的には実施例３とほぼ同様であるが。

相違点は本実施例ではエミッタ形成のための開花領域に
のシリコン基板（エピタキシャル潜）１の表面を深さし
たけエッチし７たことである。

第１１図中の記号１乃至７は、それぞれ実施例３と同一
の意味を有する。

本実施例においては、下層および上層の多結晶シリコン
膜６，４の膜厚は、それぞれ、３０ｎｍおよび７０ｎｍ
とした。ベース２の接合深さは６０ｎｍ、エミッタ５の
接合深さは２０ｎｍ、上記りは１１００ｎとした。エミ
ッタの平面寸法を２Ｘ３μｍ２とした場合、電流増幅率
Ｈｆ　ｅ＝３００を得た。コレクタ・ベース間耐圧ＢＶ
ｃＢ。

は、埋込層上に形成したエピタキシャル成長Ｍの膜厚を
４２０ｎｍのときに１．２Ｖであり、エミッタ抵抗ｒｅ
は１８Ｑであった。

本実施例の特徴は、エツチングによって形成された溝内
にきわめて浅い接合を高精度に形成した点である。トラ
ンジスタ平面的な寸法が今後、さらに微細化されること
は必須であるが、極度に微細化されたトランジスタは大
電流動作が困難になる１本実施例のように溝の底面積部
分だけではなく側面部分も利用して、実効的なエミッタ
面積を増大させることは、エミッタ電流の低下を防止す
るのに極めて有効である。

次に、第１１図に示した半導体装置の製造方法について
説明する。

なお、説明を簡略にして理解を容易にするため、例えば
、埋込み層やアイソレーション領域の形成など、本発明
と直接関係の無い部分は説明を省略した。

第１２図（ａ）二手導体基板（膜厚４２０ｎｍのエピタ
キシャル層）１の上に、膜厚３０ｎｍの５ｉｎ２膜と膜
厚８０ｎｍのＳｉ、Ｎ、膜の２層膜からなる絶縁膜３を
周知の熱酸化およびＣＶＤを用いて形成した１次に、加
速電圧２０　Ｋ　ｅ　Ｖ　、ドーズ量５　、ＯＸ　１０
”／ａｘ”という条件でＢＦ、イオンの打込みを行ない
、真性ベース層引呂用の外部ベース層７を形成した。さ
らに、８８０’Ｃ。

１０分間アニール処理を行なって、外部ベース層７を活
性化した。

第１２図（ｂ）：領域に上に形成されている上記ＭＪＩ
膜３を周知のりソグラフイとドライエツチング技術によ
って選択的に除去した。さらに続けて、エピタキシャル
層１の露出された部分を周知反応性イオンエツチングに
よってはエッチし、深さ１１００ｎの溝を形成した。

第１２図（Ｃ）ニホウ素をドープした膜厚３０ｎｍの多
結晶シリコン膜６を全面に形成した。

多結晶シリコン膜６中のホウ素濃度は、１．０×１０１
／１１とした。続いて８７０℃、３０分の条件でアニー
ル処理を行なって、接合深さ６０ｎｍのベース５を形成
した。

第１２図（ｄ）　：　ＰＨ，、Ｓ　ｉ、Ｈ，とを原料ガ
スとして用い、圧力４０Ｐａの減圧ＣＶＤ法により、膜
厚７０ｎｍのリンドープのシリコン膜４を形成した。シ
リコン基板の温度は５２５℃、ＰＨ，，５ｉ２Ｈ，の流
量比は３　Ｘ　１０２０とした。

リン濃度３．ＯＸ　１０２ｏ／ａｍ”のリンドープのシ
リコン膜４を得た。この状態ではシリコン膜４は非晶質
である。続いて７４０℃、２０分の熱処理を行なうこと
によって、第１０図に示したように。

最大結晶粒径６００ｎｍの多結晶シリコンを得、ベース
層２中に接合深さ２００ｎｍのエミツタ層５を形成する
ことができた。

上記本実施例１〜４において、リンをドープしながらの
シリコン膜の堆積は５２５℃で行なった。

しかし、４５０〜５５０℃の温度範囲であれば、いずれ
の実施例においても好ましい結果を得られることが確認
された。膜の堆積温度が５５０℃よりも高い場合には、
シリコン膜は多結晶となり。

熱処理の低温化及び結晶粒の巨大化の達成が困難になる
。また、堆積温度が４５０℃より低いと膜の堆積速度が
著しく低下してしまうので、膜の堆積温度は、４５０℃
以上に保つことが好ましい。

〔発明の効果〕

上記説明から明らかなように、本発明によれば、きわめ
て浅いエミッタ接合の形成が、例えばあらかじめ形成さ
れているベース接合に実質的な変化を与えない低温で形
成することが可能である。シリコン基板の表面をエッチ
して溝を形成し、この溝の側面と底面をエミッタとして
利用することにより、トランジスタの微細化にともない
、エミッタ電源の減少を防止できる。この際、イオン打
込みを用いてエミッタを形成する方法とは異なり、溝の
側面にリンをドープするのは極めて容易であり、実用上
好ましいことは、いうまでもない。

また本発明によれば、エミッタの深さが浅くなっても、
エミッタ抵抗を小さく保つことができる。

エミッタ接合の深さを４０ｎｍ以下にすることによって
、リンをドープして形成されたエミッタ接合での欠点で
ある。エミッタ・ベース接合領域へのチャージの蓄積が
防止されるため、トランジスタの高速動作を達成に極め
て有利である。

なお、本発明によるトランジスタの電圧・電流特性の一
例と、従来法との比較を第１３図に示した。エミッタ面
積は２Ｘ３μｍ２である。本発明によって得られるコレ
クタ電流Ｉｃは従来法で得られた値と同じであるが、ベ
ース電ｆｆｉよりは従来法に比べて、半分程度に低減さ
れている。これにより、上記実施例１より実施例４に示
したように、電流増幅率Ｈｆｅ＝３００のトランジスタ
が本発明によって容易に実現できたのであり、さらに、
エミッタ抵抗は大きくなってはいない。

上記実施例では、本発明をバイポーラトランジスタのエ
ミッタを形成する場合について説明したが、本発明は、
エミッタばかりではなく、例えばＭｏＳトランジスタの
ソース、ドレインのように、極めて浅いｎ影領域の形成
に非常に有用である。

【図面の簡単な説明】

第１図、第１０図および第１１図はそれぞれ本発明の異
なる実施例を示す断面図、第２図および第３図は従来の
半導体装置の断面構造を示す図、第１２図は本発明の一
製造工程を示す図、第４図乃至第９図、第１３図および
第１４図は、それぞれ、本発明の詳細な説明するための
曲線図である。 符号の説明 １．１１・・・半導体基板、 ２．１２・・・ベース、 ３．１３・・・絶縁膜、 ４．１４・・・ｐｏｌｙ−５ｉ膜 ５、ＩＳ・・・エミッタ、 ６−　Ｐ　ｏｌｙ　−Ｓ　ｉ膜、 ７・・・外部ベース層、 Ｋ・・・開孔幅、 Ｌ・・・溝の深さ。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の表面領域内に形成されたリンがドープ
   された領域と、上記半導体基板上に形成されてある絶縁
   膜の有する開口部を介して、上記リンがドープされた領
   域と電気的に接続された多結晶シリコン膜を少なくとも
   備え、上記多結晶シリコン膜は、最大粒径が膜厚の５倍
   以上の粒子からなる、リンがドープされた多結晶シリコ
   ン膜であり、かつ、上記リンがドープされた領域の深さ
   は４０ｎｍ以下１０ｎｍ以上であることを特徴とする半
   導体装置。 ２、上記多結晶シリコン膜の膜厚は、４００ｎｍ以下で
   あることを特徴とする請求項１記載の半導体装置。 ３、上記多結晶シリコン膜に含まれる上記リンの濃度は
   、１×１０＾１＾９〜２×１０＾２＾１原子／ｃｍ＾３
   であることを特徴とする請求項１もしくは２記載の半導
   体装置。 ４、上記リンがドープされた領域は、上記多結晶シリコ
   ン膜からリンを拡散させて形成された、バイポーラトラ
   ンジスタのエミッタであることを特徴とする請求項１乃
   至３のいずれかに記載の半導体装置。 ５、上記多結晶シリコン膜と上記エミッタの間には、ほ
   う素がドープされた第２の多結晶シリコン膜が介在して
   いることを特徴とする請求項１乃至４のいずれかに記載
   の半導体装置。 ６、上記エミッタは、上記第２の多結晶シリコン膜から
   、ほう素を拡散させて形成されたベース内に設けられて
   いることを特徴とする請求項５記載の半導体装置。 ７、半導体基板の表面上に、開口部を有する絶縁膜を形
   成する工程と、ジシランもしくはトリシランおよびホス
   フィンを原料ガスとして用い、４５０℃以上５５０℃以
   下の温度で、リンがドープされた非晶質シリコン膜を全
   面に形成する工程と、加熱して、上記非晶質シリコン膜
   を多結晶シリコン膜にする工程と、熱処理を行なって、
   上記多結晶シリコン膜中に含まれるリンを上記半導体基
   板の表面領域内に拡散させることにより、深さが４０ｎ
   ｍ以下１０ｎｍ以上の、リンがドープされた領域を形成
   する工程を、含むことを特徴とする半導体装置の製造方
   法。 ８、上記リンがドープされた領域は、バイポーラトラン
   ジスタのエミッタであることを特徴とする請求項７記載
   の半導体装置の製造方法。 ９、上記熱処理は、温度が７７０℃のときは５０分間以
   下、７４０℃のときは１２０分間以下、７２０℃のとき
   は３００分間以下なる条件で行なわれることを特徴とす
   る請求項７もしくは８記載の半導体装置の製造方法。