JPH0371638A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0371638A JPH0371638A JP20740489A JP20740489A JPH0371638A JP H0371638 A JPH0371638 A JP H0371638A JP 20740489 A JP20740489 A JP 20740489A JP 20740489 A JP20740489 A JP 20740489A JP H0371638 A JPH0371638 A JP H0371638A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- layer
- polycrystalline silicon
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 16
- 238000010438 heat treatment Methods 0.000 abstract description 14
- 150000002500 ions Chemical class 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 17
- 125000004429 atom Chemical group 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高速動作の可能なバイポーラトランジスタに
関し、特に、短時間の熱処理工程で安定にエミッタ形成
を行うことができ、バイポーラ・相補型MO8複合型集
積回路装置(以下Bi−CMO8集積回路装置)等に応
用して好適なバイポーラトランジスタの製造方法に関す
る。
関し、特に、短時間の熱処理工程で安定にエミッタ形成
を行うことができ、バイポーラ・相補型MO8複合型集
積回路装置(以下Bi−CMO8集積回路装置)等に応
用して好適なバイポーラトランジスタの製造方法に関す
る。
従来の技術
一般に、バイポーラトランジスタの動作速度を高速化す
るにはベース幅を浅く設計することが重要であり、その
為にベース拡散層、エミッタ拡散層を浅く形成すること
が必要不可欠である。
るにはベース幅を浅く設計することが重要であり、その
為にベース拡散層、エミッタ拡散層を浅く形成すること
が必要不可欠である。
ここで、従来浅い接合を形成する為の方法として、第3
図(a)〜(d)に示すように、多結晶シリコン層を不
純物拡散源として用い、エミッタ拡散層を形成する方法
が一般に用いられていた。
図(a)〜(d)に示すように、多結晶シリコン層を不
純物拡散源として用い、エミッタ拡散層を形成する方法
が一般に用いられていた。
即ち第3図において、縦型動作のNPN )ランジスタ
を構成する為に第3図(a)でP型シリコン基板21に
N+型の高濃度埋込コレクタ1122を形成し、N型エ
ピタキシャル層を成長させた後に、既知の選択酸化法に
よって分離酸化膜24を形成する。
を構成する為に第3図(a)でP型シリコン基板21に
N+型の高濃度埋込コレクタ1122を形成し、N型エ
ピタキシャル層を成長させた後に、既知の選択酸化法に
よって分離酸化膜24を形成する。
ベース領1!1i26、グラフトベース領域27は、エ
ピタキシャル層23の表面に形成した第1のシリコン酸
化膜25を介してボロン等のイオン注入により形成する
。エミッタ領域は、第3図(bHc)に示すようにベー
ス領域26を覆う第1のシリコン酸化膜25に開口部を
設け、多結晶シリコン128を堆積成長した後に、As
イオン等のイオン注入と熱処理を行うことにより形成す
る。
ピタキシャル層23の表面に形成した第1のシリコン酸
化膜25を介してボロン等のイオン注入により形成する
。エミッタ領域は、第3図(bHc)に示すようにベー
ス領域26を覆う第1のシリコン酸化膜25に開口部を
設け、多結晶シリコン128を堆積成長した後に、As
イオン等のイオン注入と熱処理を行うことにより形成す
る。
第3図(d)では、ベース、エミッタ、コレクタの各領
域に金属配線N31を形成してバイポーラトランジスタ
を完成する。
域に金属配線N31を形成してバイポーラトランジスタ
を完成する。
発明が解決しようとする課題
」二連した従来の形成方法においては、多結晶シリコン
層はエミッタ拡散層形成用の不純物拡散源として、また
、金属配線層形成後では熱処理時に浅いエミッタ・ベー
ス接合への配線金属材の侵入を防止する緩衝材として重
要である。
層はエミッタ拡散層形成用の不純物拡散源として、また
、金属配線層形成後では熱処理時に浅いエミッタ・ベー
ス接合への配線金属材の侵入を防止する緩衝材として重
要である。
しかしながら従来の形成方法では浅いエミッタ・ベース
接合の形成を安定に再現性良く行い、所望の1−ランジ
スタ特性を得ることは、多結晶シリコン層からエピタキ
シャル層へのエミッタ用不純物拡散の為の熱処理工程の
安定性に強く依存するという欠点があった。従って、こ
の熱処理工程ではシリコンウェハ面内とシリコンウェハ
間で均一性の良い処理が行えるように厳密な処理条件の
管理が必要である。
接合の形成を安定に再現性良く行い、所望の1−ランジ
スタ特性を得ることは、多結晶シリコン層からエピタキ
シャル層へのエミッタ用不純物拡散の為の熱処理工程の
安定性に強く依存するという欠点があった。従って、こ
の熱処理工程ではシリコンウェハ面内とシリコンウェハ
間で均一性の良い処理が行えるように厳密な処理条件の
管理が必要である。
また、多結晶シリコン層がらエピタキシャル層への不純
物拡散の為の熱処理は通常900°Cがら1000℃程
度の温度にて行われているが、バイポーラトランジスタ
とMOS )−ランジスタとを同一のチップ上に集積す
るBi−CMO5集積回路装置においては、この熱処理
工程でMOSトランジスタのソース・ドレイン拡散層の
不純物も再拡散して広がる為に、微細なター1〜長のM
OS +−ランジスタを形成することに対して制約とな
っていた。
物拡散の為の熱処理は通常900°Cがら1000℃程
度の温度にて行われているが、バイポーラトランジスタ
とMOS )−ランジスタとを同一のチップ上に集積す
るBi−CMO5集積回路装置においては、この熱処理
工程でMOSトランジスタのソース・ドレイン拡散層の
不純物も再拡散して広がる為に、微細なター1〜長のM
OS +−ランジスタを形成することに対して制約とな
っていた。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、高速動作可能なバイポーラトランジスタを安
定に形成することができる新規な製造方法を提供するこ
とにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、高速動作可能なバイポーラトランジスタを安
定に形成することができる新規な製造方法を提供するこ
とにある。
発明の従来技術に対する相違点
上述した従来の製造方法に対し、本発明は、エミッタ電
極として用いる多結晶シリコン層の形成に先立ち、エミ
ッタ拡散層を形成ずべき領域の開口部内に、エミッタ用
の不純物イオンを予めイオン注入するという相違点を有
する。
極として用いる多結晶シリコン層の形成に先立ち、エミ
ッタ拡散層を形成ずべき領域の開口部内に、エミッタ用
の不純物イオンを予めイオン注入するという相違点を有
する。
課題を解決するための手段
前記目的を遠戚する為に、本発明に係るバイポーラトラ
ンジスタの製造方法は、エミッタ領域及びそのコンタク
ト電極の形成工程として、シリコン基板表面に形成した
絶縁膜に開口部を設け、開口部内にイオン注入によりエ
ミッタ拡散層形成用の不純物を導入する工程と、開口部
を覆って、コンタクト電極として用いる多結晶シリコン
層を堆積形成する工程と、多結晶シリコン層中にイオン
注入により、エミッタ拡散層と同導電型の不純物を導入
する工程とを備えて構成される。
ンジスタの製造方法は、エミッタ領域及びそのコンタク
ト電極の形成工程として、シリコン基板表面に形成した
絶縁膜に開口部を設け、開口部内にイオン注入によりエ
ミッタ拡散層形成用の不純物を導入する工程と、開口部
を覆って、コンタクト電極として用いる多結晶シリコン
層を堆積形成する工程と、多結晶シリコン層中にイオン
注入により、エミッタ拡散層と同導電型の不純物を導入
する工程とを備えて構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第1図(a)〜(e)は本発明による第1の実施例の主
要工程における縦断面図である。
要工程における縦断面図である。
第1図(a)〜(e)を参照するに、先ず第1図(a)
ではP型シリコン基板1の主面上に選択的にAsまたは
sbイオンを加速注入し、1100’C〜1200℃の
温度で熱処理を行ってN+型埋込コレクタ層2を形成す
る。続いてN型エピタキシャルN3を膜厚1μm成長さ
せる。エピタキシャル層3には成長と同時にリン原子を
濃度5X1015〜1xIQ+6++s−3程度ドープ
しておく。既知の選択酸化法を用いて分離酸化JIi4
を形成し、またエピタキシャル11!3の表面に第1の
シリコン酸1ヒl1i5を熱酸化により形成する。ベー
ス領域6とグラフトベース領域7はそれぞれボロン原子
を選択的にイオン注入することで形成するが、このとき
例えば第1のシリコン酸化膜5のM厚を1500人程度
に形成すれば、ベース領域6はボロン原子を加速エネル
ギ50keV 、ドーズ量1〜5X10”cm−2にて
、ま、たグラフトベース領域7はボロン原子を加速エネ
ルギ50keVドーズ量5 x 10’ s cra−
2にて行うことができる。
ではP型シリコン基板1の主面上に選択的にAsまたは
sbイオンを加速注入し、1100’C〜1200℃の
温度で熱処理を行ってN+型埋込コレクタ層2を形成す
る。続いてN型エピタキシャルN3を膜厚1μm成長さ
せる。エピタキシャル層3には成長と同時にリン原子を
濃度5X1015〜1xIQ+6++s−3程度ドープ
しておく。既知の選択酸化法を用いて分離酸化JIi4
を形成し、またエピタキシャル11!3の表面に第1の
シリコン酸1ヒl1i5を熱酸化により形成する。ベー
ス領域6とグラフトベース領域7はそれぞれボロン原子
を選択的にイオン注入することで形成するが、このとき
例えば第1のシリコン酸化膜5のM厚を1500人程度
に形成すれば、ベース領域6はボロン原子を加速エネル
ギ50keV 、ドーズ量1〜5X10”cm−2にて
、ま、たグラフトベース領域7はボロン原子を加速エネ
ルギ50keVドーズ量5 x 10’ s cra−
2にて行うことができる。
次に第1図(b)ではエミッタ領域形成の為に、P型ベ
ース領域上の第1のシリコン酸化膜5に開口部を設け、
Asイオンを加速エネルギ50keVドーズJLIXI
O”cm−2にて加速注入する。
ース領域上の第1のシリコン酸化膜5に開口部を設け、
Asイオンを加速エネルギ50keVドーズJLIXI
O”cm−2にて加速注入する。
第1図(c)では全面に多結晶シリコン層8を気相成長
法により成長せしめ、これにもAsイオンを加速注入す
る。このときの条件は例えば加速エネルギ80keVド
ーズjt 1x1016cm−2にて行うことができる
。
法により成長せしめ、これにもAsイオンを加速注入す
る。このときの条件は例えば加速エネルギ80keVド
ーズjt 1x1016cm−2にて行うことができる
。
次に第1図(d)では、多結晶シリコン層8を写真食刻
工程を用いて、エミッタfill域を残して選択的にエ
ツチング除去し、また気相成長法により第2のシリコン
酸化膜を堆積成長させる。ここで熱処理を行ってベース
領域6の表面にイオン注入したAs原子を再拡散させ、
所望の深さのN1型エミッタ領域10を形成するが、多
結晶シリコン層の表面にイオン注入したAs原子を下方
拡散させて、エミッタ形成を行う従来の製造方法(第3
図)に比べ、熱処理時間が短くて良く、また、多結晶シ
リコン層中の結晶粒と結晶粒界との拡散速度の違いによ
る拡散の不均一性等の問題を考慮する必要がない。
工程を用いて、エミッタfill域を残して選択的にエ
ツチング除去し、また気相成長法により第2のシリコン
酸化膜を堆積成長させる。ここで熱処理を行ってベース
領域6の表面にイオン注入したAs原子を再拡散させ、
所望の深さのN1型エミッタ領域10を形成するが、多
結晶シリコン層の表面にイオン注入したAs原子を下方
拡散させて、エミッタ形成を行う従来の製造方法(第3
図)に比べ、熱処理時間が短くて良く、また、多結晶シ
リコン層中の結晶粒と結晶粒界との拡散速度の違いによ
る拡散の不均一性等の問題を考慮する必要がない。
第1図(e)ではグラフトベース、エミッタ、コレクタ
の各領域の第1のシリコン酸化膜5及び第2のシリコン
酸化膜9にコンタクト孔を開口し、金属配線!11を形
成して、バイポーラトランジスタを完成する。
の各領域の第1のシリコン酸化膜5及び第2のシリコン
酸化膜9にコンタクト孔を開口し、金属配線!11を形
成して、バイポーラトランジスタを完成する。
第2図(a)〜(d)は本発明による第2の実施例を示
す縦断面図である。
す縦断面図である。
第2図(a)〜(d)を参照するに、第2の実施例にお
いても、ベース領域の形成工程までは上記第1の実施例
と同じである為にその説明を省略し、また第2図では第
1図におけるエミッタ形成部分のみを拡大して示した。
いても、ベース領域の形成工程までは上記第1の実施例
と同じである為にその説明を省略し、また第2図では第
1図におけるエミッタ形成部分のみを拡大して示した。
第2の実施例では、第2図(1))に示すように、エミ
ッタ領域形成の為に第1のシリコン酸化膜5に開口部を
設けた後に熱酸化を行って開口部のベース領域6の表面
に150人程度の第3のシリコンvi1ヒ膜12を形成
し、この第3のシリコン酸化膜12を通してAs原子の
イオン注入を行う。イオン注入は第1図(b)と同じく
加速電圧80keVドーズ量lXl0”cm−2にて行
うことができる。その後全面にドライエツチングを行い
、第3のシリコン酸化膜12を除去しく第2図(C)
) 、多結晶シリコン層8を気相成長法により堆積成長
させる。第1図(d)に示すように多結晶シリコンN8
の表面にAs原子をイオン注入し、以下第1の実施例と
同様にしてバイポーラトランジスタを完成する。
ッタ領域形成の為に第1のシリコン酸化膜5に開口部を
設けた後に熱酸化を行って開口部のベース領域6の表面
に150人程度の第3のシリコンvi1ヒ膜12を形成
し、この第3のシリコン酸化膜12を通してAs原子の
イオン注入を行う。イオン注入は第1図(b)と同じく
加速電圧80keVドーズ量lXl0”cm−2にて行
うことができる。その後全面にドライエツチングを行い
、第3のシリコン酸化膜12を除去しく第2図(C)
) 、多結晶シリコン層8を気相成長法により堆積成長
させる。第1図(d)に示すように多結晶シリコンN8
の表面にAs原子をイオン注入し、以下第1の実施例と
同様にしてバイポーラトランジスタを完成する。
第2の実施例では、エミッタ拡散層形成用のAs原子の
イオン注入を膜厚の薄い第3のシリコン酸化膜12を通
して行う為に、イオン注入時のチャネリング現象を抑制
することができ、より浅い接合の形成を容易にできる利
点がある。
イオン注入を膜厚の薄い第3のシリコン酸化膜12を通
して行う為に、イオン注入時のチャネリング現象を抑制
することができ、より浅い接合の形成を容易にできる利
点がある。
発明の詳細
な説明したように、本発明によれば、エミッタtf1と
して用いる多結晶シリコン層の形成に先立ち、エミッタ
拡散層を形成すべき領域の開口部内にエミッタ用の不純
物イオンを予めイオン注入することにより、エミッタ拡
散層形成の為の熱処理を短縮することができ、またエミ
ッタ・ベース接合の深さを主としてイオン注入により制
御することも可能であり、浅い接合を形成することによ
り高速動作の可能なバイポーラ1〜ランジスタを安定に
形成することができる。
して用いる多結晶シリコン層の形成に先立ち、エミッタ
拡散層を形成すべき領域の開口部内にエミッタ用の不純
物イオンを予めイオン注入することにより、エミッタ拡
散層形成の為の熱処理を短縮することができ、またエミ
ッタ・ベース接合の深さを主としてイオン注入により制
御することも可能であり、浅い接合を形成することによ
り高速動作の可能なバイポーラ1〜ランジスタを安定に
形成することができる。
本発明では、従来の製造方法と同じく、エミッタ拡散層
上のコンタクト電極としては、多結晶シリコン層を用い
る為に、上述のように浅い接合を形成した場合にも、上
層に形成するAj等の金属配線材による接合のアロイス
パイク現象を有効に防止することができる。
上のコンタクト電極としては、多結晶シリコン層を用い
る為に、上述のように浅い接合を形成した場合にも、上
層に形成するAj等の金属配線材による接合のアロイス
パイク現象を有効に防止することができる。
第i図(a)〜(e)は本発明による第1の実施例の主
要工程における縦断面図、第2図(a)〜(d)は本発
明による第2の実施例の主要工程を示す縦断面図、第3
図(a)〜(d)は従来のバイポーラ1〜ランジスタの
製造方法を説明する為の縦断面図である。 1.21・・・P型シリコン基板、2,22・・・N+
型埋込コレクタ層、3,23・・・N型エピタキシャル
層、4.24・・・分離酸化膜、5,25・・・第1の
シリコン酸化膜、6,26・・P型ベース領域、7.2
7・・・ピ型グラフトベース領域、8,28・・・多結
晶シリコン層、9.29・・・第2のシリコン酸化膜、
10.30・・・N+型エミッタ領域、11.31・・
・金属配線層、12・・・第3のシリコン酸化膜
要工程における縦断面図、第2図(a)〜(d)は本発
明による第2の実施例の主要工程を示す縦断面図、第3
図(a)〜(d)は従来のバイポーラ1〜ランジスタの
製造方法を説明する為の縦断面図である。 1.21・・・P型シリコン基板、2,22・・・N+
型埋込コレクタ層、3,23・・・N型エピタキシャル
層、4.24・・・分離酸化膜、5,25・・・第1の
シリコン酸化膜、6,26・・P型ベース領域、7.2
7・・・ピ型グラフトベース領域、8,28・・・多結
晶シリコン層、9.29・・・第2のシリコン酸化膜、
10.30・・・N+型エミッタ領域、11.31・・
・金属配線層、12・・・第3のシリコン酸化膜
Claims (1)
- シリコン基板の主面上に設けた第1導電型の第1の半導
体領域内に第2導電型の第2の半導体領域と、該第2の
半導体領域内に第1導電型の第3の半導体領域とを備え
、これら第1第2及び第3の半導体領域をそれぞれコレ
クタ、ベース、エミッタとするバイポーラトランジスタ
の製造方法に関し、前記第3の半導体領域及びそのコン
タクト電極の形成工程として、シリコン基板表面に形成
した絶縁膜に開口部を設け、該開口部内にイオン注入に
より第1導電型の不純物を導入する工程と、前記開口部
を覆ってコンタクト電極として用いる多結晶シリコン層
を堆積形成する工程と、前記多結晶シリコン層中にイオ
ン注入により第1導電型の不純物を導入する工程とを有
することを特徴とするバイポーラトランジスタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20740489A JPH0371638A (ja) | 1989-08-10 | 1989-08-10 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20740489A JPH0371638A (ja) | 1989-08-10 | 1989-08-10 | バイポーラトランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0371638A true JPH0371638A (ja) | 1991-03-27 |
Family
ID=16539180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20740489A Pending JPH0371638A (ja) | 1989-08-10 | 1989-08-10 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0371638A (ja) |
-
1989
- 1989-08-10 JP JP20740489A patent/JPH0371638A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4412868A (en) | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth | |
US4523370A (en) | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction | |
KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPH0193159A (ja) | BiCMOS素子の製造方法 | |
JPH0226032A (ja) | 半導体装置の製造方法 | |
JPH0371638A (ja) | バイポーラトランジスタの製造方法 | |
US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
JP3062065B2 (ja) | 半導体装置の製造方法 | |
JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
JPS63236310A (ja) | 半導体素子及びその製造方法 | |
JPS6143858B2 (ja) | ||
JP3041886B2 (ja) | 半導体装置の製造方法 | |
JP2943280B2 (ja) | 半導体装置の製造方法 | |
KR100579217B1 (ko) | 낮은 에너지 이온 주입 방법을 이용한 피/피플러스 에피택셜 웨이퍼 제조방법 | |
JPH03101220A (ja) | 半導体装置の製造方法 | |
JPS63144567A (ja) | 半導体装置の製造方法 | |
JP2892436B2 (ja) | 半導体装置の製造方法 | |
JPS5987856A (ja) | 半導体装置の製造方法 | |
JPH0621077A (ja) | 半導体装置およびその製造方法 | |
JPS6273704A (ja) | 半導体装置の製造方法 | |
JPH0244732A (ja) | 半導体装置の製造方法 | |
JPH0590613A (ja) | 静電誘導トランジスタの製造方法 |