JPH0244732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0244732A JPH0244732A JP19669588A JP19669588A JPH0244732A JP H0244732 A JPH0244732 A JP H0244732A JP 19669588 A JP19669588 A JP 19669588A JP 19669588 A JP19669588 A JP 19669588A JP H0244732 A JPH0244732 A JP H0244732A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- buried
- epitaxial layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にエピタキシ
ャル成長時における埋込層がらの不純物の飛び出しによ
る基板面近傍の導電型の反転を防従来、バイポーラ型半
導体集積回路装置を製造するには、Ｐ型基板上にまずＮ
＋埋込層を形成した後、素子分離形成用のＰ＋埋込層を
形成し、ついでシリコン酸化膜を全面除去してこの全面
にＮ−型エピタキシャル層を成長させるのが通常である
。この際、三重拡散型ＰＮＰトランジスタを形成する場
合であれば、Ｎ＋埋込層と重なるようにＰ＋埋込層が素
子分離用のＰ＋埋込層と同一工程で形成される。
ャル成長時における埋込層がらの不純物の飛び出しによ
る基板面近傍の導電型の反転を防従来、バイポーラ型半
導体集積回路装置を製造するには、Ｐ型基板上にまずＮ
＋埋込層を形成した後、素子分離形成用のＰ＋埋込層を
形成し、ついでシリコン酸化膜を全面除去してこの全面
にＮ−型エピタキシャル層を成長させるのが通常である
。この際、三重拡散型ＰＮＰトランジスタを形成する場
合であれば、Ｎ＋埋込層と重なるようにＰ＋埋込層が素
子分離用のＰ＋埋込層と同一工程で形成される。
このように、Ｎ′″埋込層とＰ＋埋込層をそれぞれ形成
しな後Ｎ−型エビタシャル層を成長する従来の方法は、
Ｐ＋埋込層の不純物濃度が高いため、Ｎ−エピタキシャ
ル層が成長を始めた時、Ｐ＋埋込層からＰ型の不純物が
飛び出し、Ｎ−型エピタキシャル層のＰ型基板に近い領
域をＰ型に反転させるという欠点をもつ。
しな後Ｎ−型エビタシャル層を成長する従来の方法は、
Ｐ＋埋込層の不純物濃度が高いため、Ｎ−エピタキシャ
ル層が成長を始めた時、Ｐ＋埋込層からＰ型の不純物が
飛び出し、Ｎ−型エピタキシャル層のＰ型基板に近い領
域をＰ型に反転させるという欠点をもつ。
本発明の目的は、上記の情況に鑑み、Ｎ−型エピタキシ
ャル層の成長時におけるＰ＋埋込層によるＰ型基板近傍
のＰ型反転を防止し得る半導体装置の製造方法を提供す
ることである。
ャル層の成長時におけるＰ＋埋込層によるＰ型基板近傍
のＰ型反転を防止し得る半導体装置の製造方法を提供す
ることである。
本発明によれば、半導体装置の製造方法は、Ｐ型半導体
基板上にＮ−型エピタキシャル層を形成するに先立ち前
記Ｐ型半導体基板上のＰ＋埋込層上にＮ型不純物をイオ
ン注入し、前記Ｐ＋埋込層の表面にＮ型不純物層を選択
形成する前処理工程を備えることを含んで構成される。
基板上にＮ−型エピタキシャル層を形成するに先立ち前
記Ｐ型半導体基板上のＰ＋埋込層上にＮ型不純物をイオ
ン注入し、前記Ｐ＋埋込層の表面にＮ型不純物層を選択
形成する前処理工程を備えることを含んで構成される。
以上図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す製造工
程順序図である。本実施例によれば、三重拡散型ＰＮＰ
）−ランジスタの形成を含む場合が示される。すなわ
ち、Ｐ型シリコン基板１上にＮ＋埋込層２ａ、２ｂが形
成された後、基板全面にシリコン酸化膜３が形成される
［第１図（ａ）参照］。ついで、所望の位置のシリコン
酸化膜３がフォト・リングラフィ技術で取り除かれた後
、Ｐ型不純物（たとえばボロン）を加速エネルギーＥ＝
５０ｋｅＶ、ドーズ量Φ＝５Ｘ１０１４ｃｍ””の条件
でイオン注入し、ついで、たとえば、温度１１４０°Ｃ
のＮ２零囲気中で３時間の押込みを行なって、Ｐ＋埋込
層４ａ、４６をそれぞれ形成する。ここで、Ｐ＋埋込層
４ａ、４ｂの表面に薄い酸化膜５をたとえば２００人の
厚さで選択的に形成し［第１図（ｂ）参照］、ついで、
基板１の全面にＮ型不純物（たとえばリン）を加速エネ
ルギーＥ−３０ｋｅＶ、ドーズ量Φ＝５Ｘ１０”ロー２
の条件でイオン注入すると、リンは薄い酸化膜５のみを
通過してＰ＋型埋込層４ａ、４ｂの表面にＮ型不純物層
６を形成する［第１図（ｃ）参照コ。以上の階段を終え
た後、シリコン酸化膜３と薄い酸化Ｍ５をそれぞれ取り
除き、全面にＮ−型エビキシャルＮ７をたとえば比抵抗
２Ωｃｍ、厚さ１０μｍで成長する［第１図（ｄ）参照
］。この成長時にＰ＋埋込層４ａ、４ｂからＰ型不純物
がエピタキシャル層内に出て来るが、この不純物は同時
−にＮ型不純物層６から出て来るＮ型不純物によって打
ち消されるので、エピタキシャル層内にＰ型エピタキシ
ャル層が形成されるＮ型不純物によって打ち消されるの
で、エピタキシャル層内にＰ型エピタキシャル層が形成
されることはない。
程順序図である。本実施例によれば、三重拡散型ＰＮＰ
）−ランジスタの形成を含む場合が示される。すなわ
ち、Ｐ型シリコン基板１上にＮ＋埋込層２ａ、２ｂが形
成された後、基板全面にシリコン酸化膜３が形成される
［第１図（ａ）参照］。ついで、所望の位置のシリコン
酸化膜３がフォト・リングラフィ技術で取り除かれた後
、Ｐ型不純物（たとえばボロン）を加速エネルギーＥ＝
５０ｋｅＶ、ドーズ量Φ＝５Ｘ１０１４ｃｍ””の条件
でイオン注入し、ついで、たとえば、温度１１４０°Ｃ
のＮ２零囲気中で３時間の押込みを行なって、Ｐ＋埋込
層４ａ、４６をそれぞれ形成する。ここで、Ｐ＋埋込層
４ａ、４ｂの表面に薄い酸化膜５をたとえば２００人の
厚さで選択的に形成し［第１図（ｂ）参照］、ついで、
基板１の全面にＮ型不純物（たとえばリン）を加速エネ
ルギーＥ−３０ｋｅＶ、ドーズ量Φ＝５Ｘ１０”ロー２
の条件でイオン注入すると、リンは薄い酸化膜５のみを
通過してＰ＋型埋込層４ａ、４ｂの表面にＮ型不純物層
６を形成する［第１図（ｃ）参照コ。以上の階段を終え
た後、シリコン酸化膜３と薄い酸化Ｍ５をそれぞれ取り
除き、全面にＮ−型エビキシャルＮ７をたとえば比抵抗
２Ωｃｍ、厚さ１０μｍで成長する［第１図（ｄ）参照
］。この成長時にＰ＋埋込層４ａ、４ｂからＰ型不純物
がエピタキシャル層内に出て来るが、この不純物は同時
−にＮ型不純物層６から出て来るＮ型不純物によって打
ち消されるので、エピタキシャル層内にＰ型エピタキシ
ャル層が形成されるＮ型不純物によって打ち消されるの
で、エピタキシャル層内にＰ型エピタキシャル層が形成
されることはない。
以上詳細に説明したように、本発明によれば、Ｎ−型エ
ピタキシャル層の成長に先立ち、Ｐ＋型埋込層の表面に
Ｎ型不純物層を形成することにより、Ｎ−型エピタキシ
ャル成長時にＰ＋埋込層から飛び出るＰ型不純物を、Ｎ
型不純物層からのＮ型不純物で打ち消すことができるの
で、Ｐ＋型埋込層上のＮ−型エピタキシャル層がＰ型に
反転することを防止することができる。
ピタキシャル層の成長に先立ち、Ｐ＋型埋込層の表面に
Ｎ型不純物層を形成することにより、Ｎ−型エピタキシ
ャル成長時にＰ＋埋込層から飛び出るＰ型不純物を、Ｎ
型不純物層からのＮ型不純物で打ち消すことができるの
で、Ｐ＋型埋込層上のＮ−型エピタキシャル層がＰ型に
反転することを防止することができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す製造工
程順序図である。 １・・・Ｐ型シリコン基板、２ａ、２ｂ・・・Ｎ＋埋込
層、３・・・シリコン酸化膜、４ａ、４ｂ・・・Ｐ＋埋
込層、５・・・薄いシリコン酸化膜、６・・・Ｎ型不純
物層、７・・・Ｎ−型エピタキシャル層。
程順序図である。 １・・・Ｐ型シリコン基板、２ａ、２ｂ・・・Ｎ＋埋込
層、３・・・シリコン酸化膜、４ａ、４ｂ・・・Ｐ＋埋
込層、５・・・薄いシリコン酸化膜、６・・・Ｎ型不純
物層、７・・・Ｎ−型エピタキシャル層。
Claims (1)
- Ｐ型半導体基板上にバイポーラ型半導体素子を形成する
半導体装置の製造方法において、前記Ｐ型半導体基板上
にＮ＾−型エピタキシャル層を形成するに先立ち前記Ｐ
型半導体基板上のＰ＾＋埋込層上にＮ型不純物をイオン
注入し、前記Ｐ＾＋埋込層の表面にＮ型不純物層を選択
形成する前処理工程を備えることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19669588A JPH0244732A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19669588A JPH0244732A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244732A true JPH0244732A (ja) | 1990-02-14 |
Family
ID=16362052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19669588A Pending JPH0244732A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058644A (ja) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-08-05 JP JP19669588A patent/JPH0244732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058644A (ja) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142797B1 (ko) | 실리콘-온-인슐레이터구조의 제조방법 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPS608623B2 (ja) | 半導体素子の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH03101220A (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPS63306659A (ja) | 半導体装置およびその製造方法 | |
| JPS6351674A (ja) | 半導体装置の製造方法 | |
| JPH0284718A (ja) | 半導体膜への不純物導入法 | |
| JPH04245674A (ja) | 半導体装置の製造方法 | |
| JPH08139180A (ja) | Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法 | |
| JPS63252476A (ja) | 半導体基板の製造方法 | |
| JPH0371638A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04159749A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0256925A (ja) | 半導体装置の製造方法 | |
| JPH03180029A (ja) | 半導体装置の製造方法 | |
| JPS62106664A (ja) | 半導体装置の製造方法 | |
| JPS5863166A (ja) | 半導体装置の製造方法 | |
| JPS6051259B2 (ja) | 半導体装置の製造方法 | |
| JPH0278227A (ja) | コレクタ分離拡散トランジスタとその製造方法 | |
| JPH0281438A (ja) | バイポーラ集積回路 | |
| JPS62104136A (ja) | 半導体装置の製造方法 | |
| JPH02170542A (ja) | 半導体装置の製造方法 |