JP2013058644A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013058644A JP2013058644A JP2011196554A JP2011196554A JP2013058644A JP 2013058644 A JP2013058644 A JP 2013058644A JP 2011196554 A JP2011196554 A JP 2011196554A JP 2011196554 A JP2011196554 A JP 2011196554A JP 2013058644 A JP2013058644 A JP 2013058644A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- type impurity
- ions
- ion implantation
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】(a)シリコン基板1の主表面1a上にp型埋め込み層形成予定位置に開口をもつフォトレジスト3が形成される。p型埋め込み層形成予定位置において、シリコン基板1の主表面1aは露出している。(b)イオン注入法により、シリコンよりも質量数が大きいBF2イオンがシリコン基板1に注入される。(c)フォトレジスト3が除去される。注入領域5のBF2イオンが熱拡散されて、ボロン拡散層7が形成される。(d)シリコン基板1の主表面1aに形成された自然酸化膜がフッ酸溶液などで除去される。シリコン基板1の主表面1aにシリコンエピタキシャル成長層9が形成されて、p型埋め込み層11が形成される。
【選択図】図1
Description
(f)シリコン基板101の主表面101aにシリコンエピタキシャル成長層111が形成される。エピタキシャル成長は、例えばモノシラン(SiH4)ガスと水素(H2)ガスとを用いた1000℃程度のCVD法(Chemical Vapor Deposition)にて行なわれる。これにより、p型埋め込み層113が形成される。
これらにより、上記エピタキシャル成長層形成工程(e)において、エピタキシャル成長層9に結晶欠陥が発生することがなくなる。
1a 主表面
7 p型不純物拡散層
9 シリコンエピタキシャル成長層
11 p型埋め込み層
15 n型不純物拡散層
17 n型埋め込み層
Claims (5)
- p型埋め込み層形成予定位置のシリコン基板の主表面を露出させた状態で、シリコンよりも質量数が大きいp型不純物イオンを前記主表面に注入するp型不純物イオン注入工程と、
前記シリコン基板に対して熱処理を施して前記シリコン基板にp型不純物拡散層を形成する熱処理工程と、
前記シリコン基板の前記主表面にシリコンエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、をその順に含む半導体装置の製造方法。 - 前記p型不純物イオンはBF2イオン、ガリウムイオン又はインジウムイオンである請求項1に記載の半導体装置の製造方法。
- 前記p型不純物イオン注入工程と前記熱処理工程との間に、前記p型埋め込み層形成予定位置と少なくとも一部分が重なるn型埋め込み層形成予定位置の前記シリコン基板の前記主表面を露出させた状態で、シリコンよりも質量数が大きいn型不純物イオンを前記主表面に注入するn型不純物イオン注入工程を含み、
前記熱処理工程は、前記シリコン基板に前記p型不純物拡散層を形成するとともにn型不純物拡散層を形成する請求項1又は2に記載の半導体装置の製造方法。 - 前記p型不純物イオン注入工程の前に、前記p型埋め込み層形成予定位置と少なくとも一部分が重なるn型埋め込み層形成予定位置の前記シリコン基板の前記主表面を露出させた状態で、シリコンよりも質量数が大きいn型不純物イオンを前記主表面に注入するn型不純物イオン注入工程を含み、
前記熱処理工程は、前記シリコン基板に前記p型不純物拡散層を形成するとともにn型不純物拡散層を形成する請求項1又は2に記載の半導体装置の製造方法。 - 前記n型不純物イオンはアンチモンイオン、リンイオン又はヒ素イオンである請求項3又は4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196554A JP2013058644A (ja) | 2011-09-08 | 2011-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196554A JP2013058644A (ja) | 2011-09-08 | 2011-09-08 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013058644A true JP2013058644A (ja) | 2013-03-28 |
Family
ID=48134256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011196554A Pending JP2013058644A (ja) | 2011-09-08 | 2011-09-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013058644A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01146325A (ja) * | 1987-12-02 | 1989-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0244732A (ja) * | 1988-08-05 | 1990-02-14 | Nec Corp | 半導体装置の製造方法 |
JPH02123741A (ja) * | 1988-11-02 | 1990-05-11 | Rohm Co Ltd | 半導体装置 |
JPH05183046A (ja) * | 1991-06-05 | 1993-07-23 | Natl Semiconductor Corp <Ns> | Pnp装置用p埋め込み層の製造方法 |
JP2000164857A (ja) * | 1998-11-24 | 2000-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
WO2004068588A1 (ja) * | 2003-01-31 | 2004-08-12 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2006210934A (ja) * | 2006-02-16 | 2006-08-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP2007150001A (ja) * | 2005-11-29 | 2007-06-14 | Shin Etsu Handotai Co Ltd | 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ |
JP2010192758A (ja) * | 2009-02-19 | 2010-09-02 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2011
- 2011-09-08 JP JP2011196554A patent/JP2013058644A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01146325A (ja) * | 1987-12-02 | 1989-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0244732A (ja) * | 1988-08-05 | 1990-02-14 | Nec Corp | 半導体装置の製造方法 |
JPH02123741A (ja) * | 1988-11-02 | 1990-05-11 | Rohm Co Ltd | 半導体装置 |
JPH05183046A (ja) * | 1991-06-05 | 1993-07-23 | Natl Semiconductor Corp <Ns> | Pnp装置用p埋め込み層の製造方法 |
JP2000164857A (ja) * | 1998-11-24 | 2000-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
WO2004068588A1 (ja) * | 2003-01-31 | 2004-08-12 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2007150001A (ja) * | 2005-11-29 | 2007-06-14 | Shin Etsu Handotai Co Ltd | 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ |
JP2006210934A (ja) * | 2006-02-16 | 2006-08-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP2010192758A (ja) * | 2009-02-19 | 2010-09-02 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5350815B2 (ja) | 半導体装置 | |
JP5440693B2 (ja) | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 | |
US20070020893A1 (en) | Low defect epitaxial semiconductor substrate having gettering function, image sensor using the same, and fabrication method thereof | |
US9536741B2 (en) | Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments | |
TW201246298A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device | |
JP2009542005A5 (ja) | ||
US9496348B2 (en) | Method for doping a GaN-base semiconductor | |
TWI596649B (zh) | 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法 | |
JP2006216934A (ja) | エピタキシャル半導体基板の製造方法及び半導体装置の製造方法 | |
JP4677890B2 (ja) | 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ | |
US20190189442A1 (en) | Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device | |
JP2013058644A (ja) | 半導体装置の製造方法 | |
JP5544805B2 (ja) | 半導体基板の製造方法 | |
JPS6392030A (ja) | 半導体装置の製造方法 | |
JP2010135533A (ja) | 埋込拡散シリコンエピタキシャルウェーハの製造方法 | |
JP5109912B2 (ja) | 半導体装置の製造方法、半導体装置 | |
JPH05235005A (ja) | 半導体基板及びその製造方法 | |
JP5672021B2 (ja) | 半導体基板の製造方法 | |
JP5696510B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5245180B2 (ja) | 半導体装置の製造方法 | |
JP2009253292A (ja) | バイポーラ・トランジスタの浅いベース領域を形成する方法 | |
JP2010161229A (ja) | 半導体装置の製造方法 | |
US20220415657A1 (en) | Low-temperature implant for buried layer formation | |
JP2004014878A (ja) | 半導体基板の製造方法及び半導体装置 | |
JPH0236525A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20141105 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |