JP2013058644A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013058644A
JP2013058644A JP2011196554A JP2011196554A JP2013058644A JP 2013058644 A JP2013058644 A JP 2013058644A JP 2011196554 A JP2011196554 A JP 2011196554A JP 2011196554 A JP2011196554 A JP 2011196554A JP 2013058644 A JP2013058644 A JP 2013058644A
Authority
JP
Japan
Prior art keywords
silicon substrate
type impurity
ions
ion implantation
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011196554A
Other languages
English (en)
Inventor
Junichi Konishi
淳一 小西
Masaya Otsuka
正也 大塚
Keitoku Ueda
佳徳 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011196554A priority Critical patent/JP2013058644A/ja
Publication of JP2013058644A publication Critical patent/JP2013058644A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シリコン基板の主表面にp型不純物イオンを注入した後にその主表面にシリコンエピタキシャル成長層を形成する工程を含む半導体装置の製造方法において、エピタキシャル成長層に結晶欠陥が発生することを防止する。
【解決手段】(a)シリコン基板1の主表面1a上にp型埋め込み層形成予定位置に開口をもつフォトレジスト3が形成される。p型埋め込み層形成予定位置において、シリコン基板1の主表面1aは露出している。(b)イオン注入法により、シリコンよりも質量数が大きいBF2イオンがシリコン基板1に注入される。(c)フォトレジスト3が除去される。注入領域5のBF2イオンが熱拡散されて、ボロン拡散層7が形成される。(d)シリコン基板1の主表面1aに形成された自然酸化膜がフッ酸溶液などで除去される。シリコン基板1の主表面1aにシリコンエピタキシャル成長層9が形成されて、p型埋め込み層11が形成される。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、特に、シリコン基板の主表面にシリコンエピタキシャル成長層を形成するエピタキシャル成長層形成工程を含む半導体装置の製造方法に関する。
半導体装置におけるp型埋込層の形成方法として、シリコン基板の主表面にイオン注入によりボロンイオンを注入し、熱処理によりp型拡散層を形成した後、主表面にシリコンエピタキシャル成長層を形成する方法が一般的である。
図3は、従来の工程を説明するための概略的な断面図である。以下に説明する工程(a)〜(f)は図3中の(a)〜(f)に対応している。
(a)シリコン基板101の主表面101aにバッファ酸化膜103が形成される。シリコン基板101は例えばボロンが添加されたP型単結晶シリコンで形成されている。シリコン基板1の比抵抗は例えば10Ωcmである。バッファ酸化膜103は例えば熱酸化法により形成されたものである。バッファ酸化膜103の膜厚は5nm(ナノメートル)〜500nmで、例えば10nmである。
(b)写真製版工程を経てフォトレジスト105が形成される。フォトレジスト105はボロンが注入される領域に開口を備えている。フォトレジスト105の膜厚は200nm〜2000nmで、例えば1000nmである。
(c)イオン注入法により、ボロンイオンがシリコン基板101に注入される。ボロンイオンがバッファ酸化膜103を通過してシリコン基板101に打ち込まれ、ボロンイオンの注入領域107が形成される。注入量は例えば1×1012〜1×1016(/cm2)で、例えば1×1014(/cm2)である。注入エネルギーは5keV〜100keVで、例えば15keVである。
ここで、ボロンイオンの注入エネルギーが小さい場合、ボロンイオンがシリコン基板101中に十分に打ち込まれずにバッファ酸化膜103の中にとどまってしまうことが考えられる。そこで、ボロンイオンの注入エネルギーは、バッファ酸化膜103の膜厚に対して、ボロンイオンがシリコン基板101中に打ち込まれる程度のエネルギーに設定される。
また、フォトレジスト105の膜厚が薄い場合、ボロンイオン注入の際にボロンイオンがフォトレジスト105を突き抜けてシリコン基板101に打ち込まれてしまうことが考えられる。そこで、フォトレジスト105の膜厚は、ボロンイオン注入エネルギーに対して、ボロンイオンがフォトレジスト105を突き抜けてシリコン基板101に打ち込まれない程度の膜厚に設定される。
(d)フォトレジスト105が除去される。シリコン基板101が拡散炉内に入れられて熱処理が施される。注入領域107のボロンイオンが熱拡散され、ボロン拡散層109が形成される。この熱処理は、ボロン拡散層109を形成すると同時に、ボロンイオン注入によりシリコン基板101内に発生した結晶欠陥を回復させる働きがある。熱処理は、例えば不活性ガス中で、温度は1000℃、時間は5時間の条件で行なわれる。
(e)バッファ酸化膜103が例えばフッ酸溶液によって除去される。
(f)シリコン基板101の主表面101aにシリコンエピタキシャル成長層111が形成される。エピタキシャル成長は、例えばモノシラン(SiH4)ガスと水素(H2)ガスとを用いた1000℃程度のCVD法(Chemical Vapor Deposition)にて行なわれる。これにより、p型埋め込み層113が形成される。
しかしながら、従来の方法では、アニールによってイオン注入欠陥を回復したにもかかわらず、エピタキシャル成長後に積層欠陥が発生するという問題があった。この問題は例えば特許文献1で指摘されている。これは、ボロンイオン注入のようにシリコンが非晶質化しない場合には、表面の結晶性がアニールにより改復しても、射影飛程(Rp)近傍に欠陥が残っているためである。この残留欠陥は、シリコンエピタキシャル成長層に伸びて成長する。その結果、エピタキシャル成長層表面に結晶欠陥が現われる。
したがって、イオン注入によりシリコン基板表面を非晶質化することが重要である。ボロンイオンを不純物拡散層として形成する必要がある場合、比較的質量の大きいBF2イオンを用いることが有効である。
ところが比較的質量数の大きい注入種を用いたイオン注入では、バッファ酸化膜中の酸素原子が弾き出されて注入イオン種とともにシリコン基板に打ち込まれてしまう「ノックオン酸素」の現象が起きることが一般的に知られている。シリコン基板内部に打ち込まれた酸素原子は、シリコン基板内に結晶欠陥を発生させる原因となる。BF2イオンの場合はボロンイオンよりも質量数が大きいので、ノックオン酸素が多くなり、結晶欠陥の発生が懸念される。
本発明は、シリコン基板の主表面にp型不純物イオンを注入した後にその主表面にシリコンエピタキシャル成長層を形成する工程を含む半導体装置の製造方法において、エピタキシャル成長層に結晶欠陥が発生することを防止することを目的とする。
本発明にかかる半導体装置の製造方法は、p型埋め込み層形成予定位置のシリコン基板の主表面を露出させた状態で、シリコンよりも質量数が大きいp型不純物イオンを上記主表面に注入するp型不純物イオン注入工程と、上記シリコン基板に対して熱処理を施して上記シリコン基板にp型不純物拡散層を形成する熱処理工程と、上記シリコン基板の上記主表面にシリコンエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、をその順に含む。
ここで、シリコン基板の主表面を露出させた状態とは、シリコン基板の主表面に意図的に形成された材料が存在していないことを意味し、いわゆる自然酸化膜が存在する状態を含む。自然酸化膜は、周辺雰囲気中の酸素とシリコン基板のシリコンが結合して形成されるシリコン酸化膜である。
本発明の半導体装置の製造方法は、p型不純物イオン注入工程でシリコンよりも質量数が大きいp型不純物イオンをイオン注入するので、イオン注入された領域のシリコン基板を非晶質化できる。その後の熱処理工程で残留欠陥がなくなる。さらに、p型不純物イオン注入工程においてバッファ酸化膜を経ずにシリコン基板にp型不純物イオンが注入されるので、ノックオン酸素が発生せず、結晶欠陥の原因となる酸素がシリコン基板中に打ち込まれることがなくなる。これにより、エピタキシャル成長層に結晶欠陥が発生することがなくなる。
本発明の一実施例の工程を説明するための概略的な断面図である。 本発明の他の実施例の工程を説明するための概略的な断面図である。 従来の工程を説明するための概略的な断面図である。
図1は本発明の一実施例の工程を説明するための概略的な断面図である。以下に説明する工程(a)〜(d)は図1中の(a)〜(d)に対応している。
(a)シリコン基板1は例えばボロンが添加されたP型単結晶シリコンである。シリコン基板1の比抵抗は例えば10Ωcmである。写真製版工程を経て、シリコン基板1の主表面1a上にフォトレジスト3が形成される。フォトレジスト3はp型埋め込み層形成予定位置に開口を備えている。フォトレジスト3の膜厚は200nm〜2000nmで、例えば1000nmである。p型埋め込み層形成予定位置において、シリコン基板1の主表面1aに意図的に形成された材料は存在しておらず、シリコン基板1の主表面1aは露出している。なお、その位置の主表面1aに自然酸化膜は存在している。
(b)イオン注入法により、BF2イオンがシリコン基板1に注入される。BF2イオンがシリコン基板1に打ち込まれ、BF2イオンの注入領域5が形成される。注入量は例えば1×1012〜1×1016(/cm2)であり、ここでは1×1014(/cm2)である。注入エネルギーは例えば5keV〜100keVで、ここでは15keVである。
ここで、フォトレジスト3の膜厚が薄いとBF2イオン注入の際にBF2イオンがフォトレジスト3を突き抜けてシリコン基板1に打ち込まれてしまうことが考えられる。したがって、フォトレジスト3の膜厚は、BF2イオン注入エネルギーに対して、BF2イオンがフォトレジスト3を突き抜けてシリコン基板1に打ち込まれない程度の膜厚に設定される。
(c)フォトレジスト3が除去される。シリコン基板1が拡散炉内に入れられて熱処理が施される。注入領域5のBF2イオンが熱拡散されて、ボロン拡散層(p型不純物拡散層)7が形成される。この熱処理は、ボロン拡散層7を形成すると同時に、BF2イオン注入によりシリコン基板1内に発生した結晶欠陥及び非晶質層を回復させる働きがある。この熱処理は、例えば不活性ガス中で、温度は1000℃、時間は5時間の条件で行なわれる。
(d)シリコン基板1の主表面1aに形成された自然酸化膜がフッ酸溶液などで除去される。シリコン基板1の主表面1aにシリコンエピタキシャル成長層9が形成される。エピタキシャル成長は、例えばモノシラン(SiH4)ガスと水素(H2)ガスとを用いた1000℃程度のCVD法によって行なわれる。この結果、ボロン拡散層7がシリコン基板1及びエピタキシャル成長層9からなる基板の内部に埋め込まれて、p型埋め込み層11が形成される。
この実施例においては、p型埋め込み層11を形成するためのp型不純物イオンがシリコンよりも質量数が大きいBF2イオンなので、イオン注入された領域のシリコン基板1を非晶質化できる。その後の上記熱処理工程(c)で残留欠陥がなくなる。さらに、上記p型不純物イオン注入工程(b)においてバッファ酸化膜を経ずにシリコン基板1にBF2イオンが注入されるので、ノックオン酸素が発生せず、結晶欠陥の原因となる酸素がシリコン基板1中に打ち込まれることがない。これにより、上記エピタキシャル成長層形成工程(d)において、エピタキシャル成長層9に結晶欠陥が発生することがなくなる。
上記の実施例では、上記熱処理工程(c)において、拡散炉内で熱処理を施しているが、熱処理工程だけでなく、例えば熱酸化工程も追加されてもよい。その場合は、例えば、1000℃の温度条件で300nm程度の熱酸化膜が主表面1aに形成された後に、5時間の熱処理が施される。熱処理温度や酸化膜厚はこれに限らず、p型埋め込み層11の厚さや抵抗値などを考慮して任意に選択できる。また、熱酸化ではなく、CVD法により酸化膜が形成されてもよい。なお、主表面1aに酸化膜が形成された場合は、上記エピタキシャル成長層形成工程(d)でのエピタキシャル成長の前に、主表面1aの酸化膜が除去されることが必要である。
図2は本発明の他の実施例の工程を説明するための概略的な断面図である。以下に説明する工程(a)〜(e)は図2中の(a)〜(e)に対応している。図2において図1と同じ部分には同じ符号が付されている。
(a)図1(a)を参照して説明した上記工程(a)と同様に、シリコン基板1の主表面1a上にフォトレジスト3が形成される。フォトレジスト3はp型埋め込み層及びn型埋め込み層の形成予定位置に開口を備えている。p型埋め込み層及びn型埋め込み層の形成予定位置において、シリコン基板1の主表面1aに意図的に形成された材料は存在しておらず、シリコン基板1の主表面1aは露出している。なお、その位置の主表面1aに自然酸化膜は存在している。
(b)図1(b)を参照して説明した上記p型不純物イオン注入工程(b)と同様に、BF2イオンがシリコン基板1に打ち込まれ、BF2イオンの注入領域5が形成される。
(c)イオン注入法により、アンチモンイオンがシリコン基板1に注入される。BF2イオンの注入領域5に重なってアンチモンイオンがシリコン基板1に打ち込まれ、BF2イオン及びアンチモンイオンの注入領域13が形成される。注入量は例えば1×1012〜1×1016(/cm2)であり、ここでは1×1014(/cm2)である。注入エネルギーは例えば5keV〜100keVで、ここでは30keVである。
(d)フォトレジスト3が除去される。シリコン基板1が拡散炉内に入れられて熱処理が施される。注入領域13のBF2イオン及びアンチモンイオンが熱拡散されて、ボロン拡散層7とアンチモン拡散層(n型不純物拡散層)15が形成される。この熱処理は、ボロン拡散層7とアンチモン拡散層15を形成すると同時に、BF2イオン注入及びアンチモンイオン注入によりシリコン基板1内に発生した結晶欠陥及び非晶質層を回復させる働きがある。この熱処理は、例えば不活性ガス中で、温度は1000℃、時間は5時間の条件で行なわれる。この際、ボロンはアンチモンよりも拡散長が大きいので、ボロン拡散層7がアンチモン拡散層15を包むような状態となる。
(e)シリコン基板1の主表面1aに形成された自然酸化膜がフッ酸溶液などで除去される。シリコン基板1の主表面1aにシリコンエピタキシャル成長層9が形成される。エピタキシャル成長は、例えばモノシラン(SiH4)ガスと水素(H2)ガスとを用いた1000℃程度のCVD法によって行なわれる。この結果、ボロン拡散層7及びアンチモン拡散層15がシリコン基板1及びエピタキシャル成長層9からなる基板の内部に埋め込まれて、p型埋め込み層11及びn型埋め込み層17が形成される。
この実施例においては、図1を参照して説明した実施例と同じく、p型埋め込み層11を形成するためのp型不純物イオンがシリコンよりも質量数が大きいBF2イオンなので、イオン注入された領域のシリコン基板1を非晶質化できる。さらに、n型不純物イオン注入工程(c)で、BF2イオンの注入領域5にアンチモンイオンが注入されるので、シリコン基板1の非晶質化がさらに進む。その後の上記熱処理工程(d)で残留欠陥がなくなる。
さらに、上記p型不純物イオン注入工程(b)においてバッファ酸化膜を経ずにシリコン基板1にBF2イオンが注入されるので、ノックオン酸素が発生せず、結晶欠陥の原因となる酸素がシリコン基板1中に打ち込まれることがない。
これらにより、上記エピタキシャル成長層形成工程(e)において、エピタキシャル成長層9に結晶欠陥が発生することがなくなる。
この実施例では、上記熱処理工程(d)において、拡散炉内で熱処理を施しているが、熱処理工程だけでなく、例えば熱酸化工程も追加されてもよい。その場合は、例えば、1000℃の温度条件で300nm程度の熱酸化膜が主表面1aに形成された後に、5時間の熱処理が施される。熱処理温度や酸化膜厚はこれに限らず、p型埋め込み層11及びn型埋め込み層17の厚さや抵抗値などを考慮して任意に選択できる。また、熱酸化ではなく、CVD法により酸化膜が形成されてもよい。なお、主表面1aに酸化膜が形成された場合は、上記エピタキシャル成長層形成工程(e)でのエピタキシャル成長の前に、主表面1aの酸化膜が除去されることが必要である。
また、この実施例では、p型不純物イオン注入工程(b)及びn型不純物イオン注入工程(c)で、同一フォトレジスト3がイオン注入マスクとして用いられているが、これらのイオン注入工程で別々のイオン注入マスクが用いられてもよい。この場合、p型不純物イオンが注入される領域とn型不純物イオンが注入される領域は、全く同じ領域であってもよいし、互いに一部分が重なる位置関係であってもよいし、一方の領域が他方の領域に囲まれる位置関係であってもよい。
例えば、少なくともp型不純物イオンの注入領域に開口をもつマスク用酸化膜がシリコン基板1の主表面1aに形成されている状態でフォトレジスト3が形成される。フォトレジスト3がp型不純物イオン注入工程(b)でイオン注入マスクとして用いられる。p型不純物イオン注入工程(b)の後、フォトレジスト3が除去される。n型不純物イオン注入工程(c)で上記マスク用酸化膜がイオン注入マスクとして用いられる。マスク用酸化膜はアンチモンイオン注入の際にアンチモンイオンがシリコン基板1に到達しない程度の膜厚をもつ。
また別の例として、p型不純物イオン注入工程(b)の後、フォトレジスト3が除去される。シリコン基板1の主表面1aにバッファ酸化膜が形成される。バッファ酸化膜の上に、n型不純物イオンの注入領域に開口をもつフォトレジストが形成される。n型不純物イオン注入工程(c)で、そのフォトレジストをイオン注入マスクとして、バッファ酸化膜を介してアンチモンイオンが注入される。ここで、n型不純物イオンの注入がバッファ酸化膜を介して行なわれても、ノックオン酸素に起因するエピタキシャル成長層の結晶欠陥は生じにくい。
また、p型不純物イオン注入工程(b)とn型不純物イオン注入工程(c)の順序を入れ替えてもよい。このとき、アンチモンイオン注入の前に、シリコン基板1の主表面1aにバッファ酸化膜が形成されていても構わないが、その場合は、BF2イオン注入の前にバッファ酸化膜が除去されることが必要である。
図1を参照して説明した実施例及び図2を参照して説明した実施例では、p型埋め込み層11を形成するためのp型不純物イオンとして、BF2イオンが用いられているが、本発明で用いられるp型不純物イオンはBF2イオンに限定されない。本発明で用いられるp型不純物イオンは、イオン注入によりシリコン基板の主表面を非晶質化させることができるp型不純物イオンであればよく、例えばガリウムイオンやインジウムイオンなどでもよい。
図2を参照して説明した実施例では、n型埋め込み層17を形成するためのn型不純物イオンとして、アンチモンイオンが用いられているが、本発明で用いられるn型不純物イオンはアンチモンイオンに限定されない。本発明で用いられるn型不純物イオンは、イオン注入によりシリコン基板の主表面を非晶質化させることができるn型不純物イオンであればよく、例えばリンイオンやヒ素イオンなどでもよい。
以上、本発明の実施例が説明されたが、本発明は、実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
1 シリコン基板
1a 主表面
7 p型不純物拡散層
9 シリコンエピタキシャル成長層
11 p型埋め込み層
15 n型不純物拡散層
17 n型埋め込み層
特開昭62‐216235号公報

Claims (5)

  1. p型埋め込み層形成予定位置のシリコン基板の主表面を露出させた状態で、シリコンよりも質量数が大きいp型不純物イオンを前記主表面に注入するp型不純物イオン注入工程と、
    前記シリコン基板に対して熱処理を施して前記シリコン基板にp型不純物拡散層を形成する熱処理工程と、
    前記シリコン基板の前記主表面にシリコンエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、をその順に含む半導体装置の製造方法。
  2. 前記p型不純物イオンはBF2イオン、ガリウムイオン又はインジウムイオンである請求項1に記載の半導体装置の製造方法。
  3. 前記p型不純物イオン注入工程と前記熱処理工程との間に、前記p型埋め込み層形成予定位置と少なくとも一部分が重なるn型埋め込み層形成予定位置の前記シリコン基板の前記主表面を露出させた状態で、シリコンよりも質量数が大きいn型不純物イオンを前記主表面に注入するn型不純物イオン注入工程を含み、
    前記熱処理工程は、前記シリコン基板に前記p型不純物拡散層を形成するとともにn型不純物拡散層を形成する請求項1又は2に記載の半導体装置の製造方法。
  4. 前記p型不純物イオン注入工程の前に、前記p型埋め込み層形成予定位置と少なくとも一部分が重なるn型埋め込み層形成予定位置の前記シリコン基板の前記主表面を露出させた状態で、シリコンよりも質量数が大きいn型不純物イオンを前記主表面に注入するn型不純物イオン注入工程を含み、
    前記熱処理工程は、前記シリコン基板に前記p型不純物拡散層を形成するとともにn型不純物拡散層を形成する請求項1又は2に記載の半導体装置の製造方法。
  5. 前記n型不純物イオンはアンチモンイオン、リンイオン又はヒ素イオンである請求項3又は4に記載の半導体装置の製造方法。
JP2011196554A 2011-09-08 2011-09-08 半導体装置の製造方法 Pending JP2013058644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011196554A JP2013058644A (ja) 2011-09-08 2011-09-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011196554A JP2013058644A (ja) 2011-09-08 2011-09-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013058644A true JP2013058644A (ja) 2013-03-28

Family

ID=48134256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196554A Pending JP2013058644A (ja) 2011-09-08 2011-09-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013058644A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146325A (ja) * 1987-12-02 1989-06-08 Fujitsu Ltd 半導体装置の製造方法
JPH0244732A (ja) * 1988-08-05 1990-02-14 Nec Corp 半導体装置の製造方法
JPH02123741A (ja) * 1988-11-02 1990-05-11 Rohm Co Ltd 半導体装置
JPH05183046A (ja) * 1991-06-05 1993-07-23 Natl Semiconductor Corp <Ns> Pnp装置用p埋め込み層の製造方法
JP2000164857A (ja) * 1998-11-24 2000-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
WO2004068588A1 (ja) * 2003-01-31 2004-08-12 Fujitsu Limited 半導体装置及びその製造方法
JP2006210934A (ja) * 2006-02-16 2006-08-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2007150001A (ja) * 2005-11-29 2007-06-14 Shin Etsu Handotai Co Ltd 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ
JP2010192758A (ja) * 2009-02-19 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146325A (ja) * 1987-12-02 1989-06-08 Fujitsu Ltd 半導体装置の製造方法
JPH0244732A (ja) * 1988-08-05 1990-02-14 Nec Corp 半導体装置の製造方法
JPH02123741A (ja) * 1988-11-02 1990-05-11 Rohm Co Ltd 半導体装置
JPH05183046A (ja) * 1991-06-05 1993-07-23 Natl Semiconductor Corp <Ns> Pnp装置用p埋め込み層の製造方法
JP2000164857A (ja) * 1998-11-24 2000-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
WO2004068588A1 (ja) * 2003-01-31 2004-08-12 Fujitsu Limited 半導体装置及びその製造方法
JP2007150001A (ja) * 2005-11-29 2007-06-14 Shin Etsu Handotai Co Ltd 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ
JP2006210934A (ja) * 2006-02-16 2006-08-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2010192758A (ja) * 2009-02-19 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5350815B2 (ja) 半導体装置
JP5440693B2 (ja) シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
US20070020893A1 (en) Low defect epitaxial semiconductor substrate having gettering function, image sensor using the same, and fabrication method thereof
US9536741B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments
TW201246298A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device
JP2009542005A5 (ja)
US9496348B2 (en) Method for doping a GaN-base semiconductor
TWI596649B (zh) 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法
JP2006216934A (ja) エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
JP4677890B2 (ja) 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ
US20190189442A1 (en) Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device
JP2013058644A (ja) 半導体装置の製造方法
JP5544805B2 (ja) 半導体基板の製造方法
JPS6392030A (ja) 半導体装置の製造方法
JP2010135533A (ja) 埋込拡散シリコンエピタキシャルウェーハの製造方法
JP5109912B2 (ja) 半導体装置の製造方法、半導体装置
JPH05235005A (ja) 半導体基板及びその製造方法
JP5672021B2 (ja) 半導体基板の製造方法
JP5696510B2 (ja) エピタキシャルウェーハの製造方法
JP5245180B2 (ja) 半導体装置の製造方法
JP2009253292A (ja) バイポーラ・トランジスタの浅いベース領域を形成する方法
JP2010161229A (ja) 半導体装置の製造方法
US20220415657A1 (en) Low-temperature implant for buried layer formation
JP2004014878A (ja) 半導体基板の製造方法及び半導体装置
JPH0236525A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20141105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405