JP4677890B2 - 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ - Google Patents

埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ Download PDF

Info

Publication number
JP4677890B2
JP4677890B2 JP2005343055A JP2005343055A JP4677890B2 JP 4677890 B2 JP4677890 B2 JP 4677890B2 JP 2005343055 A JP2005343055 A JP 2005343055A JP 2005343055 A JP2005343055 A JP 2005343055A JP 4677890 B2 JP4677890 B2 JP 4677890B2
Authority
JP
Japan
Prior art keywords
wafer
buried diffusion
epitaxial
epitaxial wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005343055A
Other languages
English (en)
Other versions
JP2007150001A (ja
Inventor
紀通 田中
隆 伊丹
裕之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005343055A priority Critical patent/JP4677890B2/ja
Priority to US11/604,345 priority patent/US7799652B2/en
Publication of JP2007150001A publication Critical patent/JP2007150001A/ja
Application granted granted Critical
Publication of JP4677890B2 publication Critical patent/JP4677890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、不純物がイオン注入された埋め込み拡散層を有するシリコンエピタキシャルウエーハを製造する方法および埋め込み拡散エピタキシャルウエーハに関し、特に、注入する不純物がSbの場合に関する。
例えばチョクラルスキー法や、浮遊帯域溶融法により製造されたシリコン単結晶棒から得られるシリコン単結晶ウエーハに不純物を拡散させてp型またはn型の拡散層を形成し、その上からシリコンエピタキシャル層を気相エピタキシャル成長させて、バイポーラデバイス、BiCMOSデバイス、パワーIC等のデバイス用のシリコンエピタキシャルウェーハを得る技術が知られている。例えば特許文献1には埋め込み拡散層の形成方法の一例が開示されている。
ここで、従来の埋め込み拡散層を有するシリコンエピタキシャルウエーハの製造方法についてより具体的に説明する。
まず、シリコン単結晶ウエーハ上に例えば熱酸化により酸化膜を形成し、該酸化膜上にフォトリソグラフィによりマスクパターンを形成する。次に、イオン注入法によってウエーハに例えばn型不純物を注入し、注入した不純物を拡散させて拡散層を形成する。この注入した不純物を拡散させて拡散層を形成する時にウエーハにアニールを施すが、このアニールにより拡散層上にも酸化膜が形成される。
そして、ウエーハ上に形成されている酸化膜(マスク部+拡散層上の酸化膜)を、フッ酸によりエッチング除去し、さらにSC−1液(アンモニア+過酸化水素水)等でウエーハを洗浄した後、乾燥させる。
この後、上記拡散層を有するシリコンウエーハ上に、例えば気相成長法によりシリコンエピタキシャル層を形成する。これにより、上記拡散層は埋め込み層となる。
このようにして、埋め込み拡散層を有するシリコンエピタキシャルウエーハ(埋め込み拡散エピタキシャルウエーハ)を得ることができる。
しかしながら、上記のような従来の製造方法により、例えば、1.0×1016ions/cm以上の高ドーズ量のSbを注入したウエーハにエピタキシャル層を積層した場合、Sbを注入した部分に結晶欠陥が生じやすく、そしてエピタキシャル層に頻繁にあるいは多数結晶欠陥が発生してしまっていた。
このエピタキシャル層における結晶欠陥は、Sb注入後に結晶性回復のために熱処理(酸化)を行っても発生してしまい、結晶欠陥の発生を防止することができなかった。
上記の結晶欠陥はSbを注入するドーズ量に依存するものであり、Sbのドーズ量を下げると結晶欠陥の発生は抑制される。このため、従来では結晶欠陥の発生を考慮し、Sbのドーズ量を1.0×1016ions/cm以下とするしか方法がなく、結晶欠陥の発生が抑えられ、Sbが高ドーズ量で注入されたエピタキシャルウエーハを得るのは難しかった。
特開平5−183046号公報
本発明は、このような問題点に鑑みなされたもので、シリコンエピタキシャル層に結晶欠陥が発生するのを効果的に防止することができる埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハを提供することを目的とする。特には、不純物をSbとし、例えば1.0×1016ions/cm以上という高ドーズ量とした場合におけるシリコンエピタキシャル層での結晶欠陥の発生を抑制することを目的とする。
上記課題を解決するため、本発明は、シリコン単結晶ウエーハに不純物を注入したあと拡散させて拡散層を形成し、少なくとも該拡散層上の酸化膜を除去した後、シリコンエピタキシャル層を積層して埋め込み拡散層を有するシリコンエピタキシャルウエーハを製造する方法であって、少なくとも、前記拡散層上の酸化膜の除去を、界面活性剤を添加したフッ酸によりエッチング除去するものとし、その後に前記シリコンエピタキシャル層を積層することを特徴とする埋め込み拡散エピタキシャルウエーハの製造方法を提供する(請求項1)。
このように、前記拡散層上の酸化膜の除去を、界面活性剤を添加したフッ酸によりエッチング除去し、その後に前記シリコンエピタキシャル層を積層すれば、該積層したシリコンエピタキシャル層における結晶欠陥の発生を効果的に防止することができる。このため、結晶欠陥が抑制された高品質の埋め込み拡散エピタキシャルウエーハを容易に製造することができる。
このとき、前記シリコン単結晶ウエーハに注入する不純物をSbとすることができ(請求項2)、また、前記シリコン単結晶ウエーハに注入する不純物のドーズ量を1.0×1016ions/cm以上とすることができる(請求項3)。
例えばn型拡散層を形成するとき、上記のようにウエーハに注入する不純物をSbとすることができる。また、注入する不純物のドーズ量を1.0×1016ions/cm以上とすれば、不純物のドーズ量が高いより低抵抗の拡散層を有する高品質の埋め込み拡散エピタキシャルウエーハを製造することができる。
また、上述したように、従来の製造方法では、特に不純物がSbの場合、1.0×1016ions/cm以上の高ドーズ量をウエーハに注入すると、注入後に結晶性回復のための熱処理を施しても積層したシリコンエピタキシャル層において結晶欠陥が頻繁に生じてしまうが、本発明の製造方法では、1.0×1016ions/cm以上という高ドーズ量であっても、シリコンエピタキシャル層での結晶欠陥の発生を効果的に抑制することが可能である。
そして、本発明の埋め込み拡散エピタキシャルウエーハの製造方法により製造された埋め込み拡散エピタキシャルウエーハであれば(請求項4)、シリコンエピタキシャル層における結晶欠陥の発生が抑制されたものであり高品質である。
また、本発明は、少なくとも、Sbが注入された埋め込み拡散層と、該埋め込み拡散層上に積層されたシリコンエピタキシャル層とを有する埋め込み拡散エピタキシャルウエーハであって、前記埋め込み拡散層のSbのドーズ量が1.0×1016ions/cm以上であることを特徴とする埋め込み拡散エピタキシャルウエーハを提供する。
このように、少なくとも、Sbが注入された埋め込み拡散層と、該埋め込み拡散層上に積層されたシリコンエピタキシャル層とを有しており、前記埋め込み拡散層のSbのドーズ量が1.0×1016ions/cm以上である埋め込み拡散エピタキシャルウエーハであれば、Sbのドーズ量が極めて高いより低抵抗の拡散層を有するものとできる。
このとき、前記シリコンエピタキシャル層の表面において、光学顕微鏡により測定される結晶欠陥の密度が0個/mmであるのが好ましい。
このように、前記シリコンエピタキシャル層の表面において、光学顕微鏡により測定される結晶欠陥の密度が0個/mmであれば、結晶欠陥が抑制された極めて高品質の埋め込み拡散エピタキシャルウエーハとすることができる。
本発明の埋め込み拡散エピタキシャルウエーハの製造方法であれば、積層したシリコンエピタキシャル層において、結晶欠陥が発生するのを効果的に防止することが可能である。また、本発明の埋め込み拡散エピタキシャルウエーハにより、Sbが1.0×1016ions/cm以上という高ドーズ量で注入された拡散層を有するものとでき、高ドーズ量であってもシリコンエピタキシャル層表面において結晶欠陥が0個/mmである高品質のものを提供することができる。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
従来の埋め込み拡散層を有するシリコンエピタキシャルウエーハの製造方法では、拡散層上に積層したシリコンエピタキシャル層において、結晶欠陥が多数発生してしまう問題があった。
特に、シリコン単結晶ウエーハに注入する不純物をSbとし、例えば1.0×1016ions/cm以上といった高ドーズ量とした時、上記結晶欠陥は非常に発生し易い。このエピタキシャル層における結晶欠陥は、Sb注入後にSb注入部での結晶性を回復させるための熱処理を施しても発生し、防止することができなかった。上記結晶欠陥はSbのドーズ量に依存することより、従来では、結晶欠陥の発生を抑制するために、ドーズ量を1.0×1016ions/cm未満としており、それ以上のドーズ量の拡散層を有する高品質のエピタキシャルウエーハを得ることが出来なかった。
そこで、本発明者等がこのエピタキシャル層における結晶欠陥について鋭意研究を行ったところ、従来では、シリコンエピタキシャル層を積層する前に、少なくとも、拡散層等の上に形成された酸化膜をフッ酸によりエッチング除去していたが、この工程時に、界面活性剤を添加したフッ酸を用いて酸化膜をエッチング除去すれば、たとえ高ドーズ量であったとしても、その後に形成するシリコンエピタキシャル層に結晶欠陥が発生するのを効果的に防止することができることを見出し、本発明を完成させた。
以下では、本発明の実施の形態について図を参照して具体的に説明する。
図1は本発明に従う埋め込み拡散エピタキシャルウエーハの一例を示す概略図である。図1に示す本発明の埋め込み拡散エピタキシャルウエーハ1は、少なくとも、Sbが注入された埋め込み拡散層3’と、シリコンエピタキシャル層4とを有している。
前記埋め込み拡散層3’は、シリコン単結晶ウエーハ2にSbが注入され、注入されたSbが拡散されてできた層であり、しかも1.0×1016ions/cm以上という高ドーズ量のものである。
上記のように、従来ではシリコンエピタキシャル層4における結晶欠陥の発生を考慮して、Sbのドーズ量は1.0×1016ions/cm未満としていたが、本発明の埋め込み拡散エピタキシャルウエーハ1は1.0×1016ions/cm以上という高いドーズ量を示すものである。
そして、このシリコンエピタキシャル層4では、その表面において光学顕微鏡で測定される結晶欠陥の密度は0個/mmである。
従来のものでは、埋め込み拡散層のSbのドーズ量が、例えば1.0×1016ions/cm以上という高い値の場合、シリコンエピタキシャル層において結晶欠陥が多数発生してしまっていたが、本発明の埋め込み拡散エピタキシャルウエーハ1においては、埋め込み拡散層3のSbが上記のような高ドーズ量であっても、シリコンエピタキシャル層4における結晶欠陥の発生が極めて抑制された高品質のものとなっている。
このような本発明の埋め込み拡散エピタキシャルウエーハ1は、以下に示す方法によって製造することが可能である。
図2は、本発明に従う埋め込み拡散エピタキシャルウエーハの製造方法を実施する場合の製造工程の一例を示した概略工程図である。
まず、シリコン単結晶ウエーハ2を用意する(図2(A)参照)。このシリコン単結晶ウエーハ2は、例えばチョクラルスキー法や浮遊帯域溶融法により得られたシリコン単結晶棒を切り出し、面取りや研削・研磨加工を施すことで製造することができ、その製造方法は特に限定されない。所定の厚さ、大きさ、結晶方位、抵抗率等のものが得られるように、各工程における条件を適宜設定して製造すれば良い。
次に、このようにして得られたシリコン単結晶ウエーハ2の表面に酸化膜5を形成する(図2(B)参照)。この酸化膜5は、例えば熱酸化炉を用いて酸化性雰囲気下で熱処理することによりシリコン単結晶ウエーハ2に形成することができる。以降の工程で、不純物をシリコン単結晶ウエーハ2に注入するが、そのときに、マスクとしての役割を果たすことができるものであれば良く、その形成方法は特に限定されない。
そして、この酸化膜5が形成されたシリコン単結晶ウエーハ2の、少なくとも不純物を注入する側の面(表側面とする)にレジスト6を塗布する(図2(C)参照)。塗布方法としては、例えばスピンコーティングを用いたり、ハケやローラーによる方法が挙げられる。
プリベイク後、不純物をシリコン単結晶ウエーハ2に注入するための開口部のパターンを形成するよう露光してマスク9のパターンを転写し(図2(D)参照)、焼き締めを行ったあと現像する(図2(E)参照)。
この後、パターンを形成したレジスト6をマスクとして、シリコン単結晶ウエーハ2の表側面において、不純物を注入するための開口部に位置する部分の酸化膜をフッ酸等によってエッチング除去することにより、開口部7を形成する(図2(F)参照)。同時に、シリコン単結晶ウエーハ2の裏側面や側面の酸化膜もエッチング除去し、その後、表側面に形成されている酸化膜5上に残存しているレジスト6を除去する(図2(G)参照)。
次に、イオン注入装置を用いて、上記のパターン付酸化膜5が形成されている側からシリコン単結晶ウエーハ2に不純物を注入する(図2(H)参照)。ここでは、注入する不純物をSbとするが、例えばAsやPを注入することもできるし、BやGaを注入しても良い。シリコン単結晶ウエーハ2に注入する不純物は、n型、p型等、形成する拡散層に応じて適宜決定すれば良い。また、加速エネルギーも状況に応じて適宜設定することができ、所定の深さに不純物を注入できれば良い。
また、ドーズ量に関して、1.0×1016ions/cm以上という高い値に設定することができる。特にSbをシリコン単結晶ウエーハ2に注入する場合、上述したように、従来法では、Sbを注入した部分に結晶欠陥が発生してしまい、Sb注入後に結晶性回復のための熱処理を行っても、積層したシリコンエピタキシャル層における結晶欠陥の発生を防止することができなかった。
そして、従来では、このような結晶欠陥の発生を抑制する方法として、低ドーズ量、例えば不純物をSbとする場合は1.0×1016ions/cm未満とするしかなかった。
しかしながら、本発明の埋め込み拡散エピタキシャルウエーハの製造方法であれば、たとえSbのような不純物を注入するドーズ量を、例えば1.0×1016ions/cm以上に高く設定しても、後の工程で積層するシリコンエピタキシャル層での結晶欠陥の発生を効果的に防止することができる。
以上のようにして不純物を注入した後、シリコン単結晶ウエーハ2に例えば熱拡散炉を用いて熱処理を施して不純物の拡散を行うことにより拡散層3を形成する(図2(I)参照)。このとき、上記熱処理により、拡散層3の表面やシリコン単結晶ウエーハ表面に酸化膜8が形成される。
ここで、この酸化膜8や最初の酸化工程で形成した酸化膜5を除去する(図2(J)参照)。
これらの酸化膜5、8の除去工程では、上述したように、従来ではフッ酸によりエッチング除去していた。しかしながら、研究の結果、本発明者等は後の工程で積層するシリコンエピタキシャル層における結晶欠陥の発生は、これらの酸化膜5、8の除去条件が影響していることを発見した。そして、本発明の製造方法では、これらの酸化膜5、8を界面活性剤を添加したフッ酸によりエッチング除去するものであり、これによりエピタキシャル層に結晶欠陥の発生を抑制することができる。
界面活性剤としては、例えば陰イオン活性剤、陽イオン活性剤、ノニオン活性剤、両性表面活性剤等が挙げられる。
例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンセチルエーテル、ポリオキシエチレンオレインエーテル等のポリオキシエチレンアルキルエーテル類、ポリオキシエチレンオクチルフェノールエーテル、ポリオキシエチレンノニルフェノール等のポリオキシエチレンアルキルアリルエーテル類、ポリオキシエチレンポリオキシプロピレンブロックコポリマー類、ソルビタンモノラウレート、ソルビタンモノバルミテート、ソルビタンモノステアレート等のソルビタン脂肪酸エステル類、ポリオキシエチレンソルビタンモノラウレート、ポリオキシエチレンソルビタンモノバルミテート、ポリオキシエチレンソルビタンモノステアレート、ポリオキシエチレンソルビタントリオレエート、ポリオキシエチレンソルビタントリステアレート等のポリオキシエチレンソルビタン脂肪酸エステルのノニオン系界面活性剤、エフトップEF301、EF303、EF352(トーケムプトダクツ)、メガファックF171、F172、F173(大日本インキ化学工業)、フロラードFC430、FC431(住友スリーエム)、アサヒガードAG710、サーフロンS−381、S―382、SC101、SC102,SC103、SC104、SC105、SC106、サーフィノールE1004、KH−10、KH−20、KH−30、KH−40(旭硝子)等のフッ素系界面活性剤、オルガノシロキサンポリマ−KP−341、X−70−092、X−70−093(信越化学工業)、アクリル酸系又はメタクリル酸系ポリフローNo.75,No.95(共栄社油脂化学工業)等であり、特に限定されない。
なお、この後、酸化膜除去とパーティクル等の除去をより確実にするため、例えばSC−1液(アンモニア+過酸化水素水)等によりウエーハを洗浄しても良い。
そして、表面の酸化膜5、8を除去した後、例えばエピタキシャル成長装置を用いてシリコンエピタキシャル層4を形成する(図2(K)参照)。このエピタキシャル層4の形成方法も特に限定されるものではない。例えば気相エピタキシャル成長法や光気相エピタキシャル成長法などが挙げられる。
一般に行われる気相エピタキシャル法としては、HSiCl等のシランガスを原料ガスとして、Hをキャリアガスとしてエピタキシャル成長装置内に導入し、800〜1300℃程度で反応させることにより、サセプタ上に保持したウエーハ表面にシリコンエピタキシャル層4を積層させる。
このようにシリコンエピタキシャル層4を積層することにより、上記拡散層3は埋め込み拡散層3’となり、本発明の埋め込み拡散エピタキシャルウエーハ1を製造することができる。
以上のような本発明の埋め込み拡散エピタキシャルウエーハの製造方法であれば、積層したシリコンエピタキシャル層4における結晶欠陥の発生を効果的に容易に防止することが可能である。このため、この本発明の製造方法によって製造された埋め込み拡散エピタキシャルウエーハ1は、上記結晶欠陥が抑制された極めて高品質なエピタキシャルウエーハとなる。
さらには、注入する不純物をSbとした場合、従来の製造方法では結晶欠陥の発生を抑制するには、1.0×1016ions/cm未満にドーズ量を低くするしかなく高ドーズ量で高品質のものを得るのが難しかったが、本発明では1.0×1016ions/cm以上という高いドーズ量であり、かつ結晶欠陥の発生を抑制することも可能であるので特に有効である。
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1−4)
サンプルウエーハとして、直径6インチ(15cm)、結晶方位<100>、P型、抵抗率10Ω・cmの鏡面に研磨されたシリコン単結晶ウエーハを、チョクラルスキー法により引き上げたシリコン単結晶棒を加工することにより用意した。
このサンプルウエーハをCVD装置により表面に200Åの厚さの酸化膜を形成した。そして、この酸化膜に、以下のようにして、不純物を注入するための開口部のパターンを形成する。
まず、レジストをスピンコーティングにより塗布し、露光してマスクパターンを転写し、現像を行う。この後、パターン付レジスト膜をマスクとして上記酸化膜をフッ酸によりエッチング除去し、残存するレジストを剥離除去することにより、パターン付き酸化膜を得た。
ここで、イオン注入装置を用いてSbをサンプルウエーハに注入する。このとき、加速エネルギーを60keVとし、ドーズ量を、0.9×1016ions/cm(実施例1)、1.0×1016ions/cm(実施例2)、1.1×1016ions/cm(実施例3)、1.2×1016ions/cm(実施例4)とした。
この後、拡散層形成のため熱拡散炉を用いて、1150℃で3時間の熱処理をサンプルウエーハに施した。このときサンプルウエーハ表面の酸化膜厚は約2000Åになり、拡散層上にも酸化膜が形成された。
そして、界面活性剤(商品名NCW−1002:成分ポリオキシアルキレンアルキルエーテル:ノニオン系)を0.5wt%で添加した希フッ酸(10wt%)により、上記酸化膜をエッチング除去した。さらにSC−1液によってサンプルウエーハを洗浄し、IPA蒸気乾燥した。
この後、気相エピタキシャル成長装置を用いて、原料ガスとしてトリクロロシランを、キャリアガスとしてHを装置内に導入し、ノンドープの膜厚10μmのシリコンエピタキシャル層をサンプルウエーハに積層することにより、埋め込み拡散エピタキシャルウエーハを製造した。
そして、このようにして得られたウエーハのシリコンエピタキシャル層の表面を混酸で選択エッチングする。このように表面に存在する結晶欠陥を顕在化する工程を行った後、光学顕微鏡により表面を観察し、欠陥密度を計測する測定を行った。
測定の結果を図3に示す。図3から判るように、本発明の製造方法を実施した実施例1−4のいずれにおいても欠陥密度は0個/mmであり、極めて高品質の埋め込み拡散エピタキシャルウエーハを得ることができた。
このように、本発明の製造方法であれば、シリコンエピタキシャル層における結晶欠陥を効果的に防止することができる。そして、実施例1−4のように、例えば不純物がSbであっても、1.0×1016ions/cm以上という高いドーズ量の拡散層を有する無欠陥の埋め込み拡散エピタキシャルウエーハを得ることが可能である。
(比較例1−4)
エピタキシャル成長前の酸化膜除去を、界面活性剤を添加せず、希フッ酸(10wt%)で行うこと以外は実施例1−4と同様にして埋め込み拡散エピタキシャルウエーハを製造し、その後、上記の結晶欠陥の測定を行った。なお、ドーズ量に関して、0.9×1016ions/cm(比較例1)、1.0×1016ions/cm(比較例2)、1.1×1016ions/cm(比較例3)、1.2×1016ions/cm(比較例4)とした。
測定の結果は図3に示すように、欠陥密度は、1個/mm (比較例1)、4個/mm (比較例2)、29個/mm(比較例3)、78個/mm (比較例4)であり、特に、ドーズ量が1.0×1016ions/cm以上の場合、実施例よりも欠陥密度が大きな値となってしまっている。ドーズ量の値が高くなるにつれ、実施例と比較例の差はより大きくなり、本発明の有効性が特によく示されていることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の埋め込み拡散エピタキシャルウエーハの一例を示す概略図である。 本発明の埋め込み拡散エピタキシャルウエーハの製造方法を実施する場合の製造工程の一例を示した概略工程図である。 実施例および比較例におけるウエーハ表面の結晶欠陥密度を示したグラフである。
符号の説明
1…埋め込み拡散エピタキシャルウエーハ、 2…シリコン単結晶ウエーハ、
3…拡散層、 3’…埋め込み拡散層、 4…シリコンエピタキシャル層、
5、8…酸化膜、 6…レジスト、 7…開口部、 9…マスク。

Claims (4)

  1. シリコン単結晶ウエーハに不純物を注入したあと拡散させて拡散層を形成し、少なくとも該拡散層上の酸化膜を除去した後、シリコンエピタキシャル層を積層して埋め込み拡散層を有するシリコンエピタキシャルウエーハを製造する方法であって、少なくとも、前記拡散層上の酸化膜の除去を、界面活性剤を添加したフッ酸によりエッチング除去するものとし、その後に前記シリコンエピタキシャル層を積層することを特徴とする埋め込み拡散エピタキシャルウエーハの製造方法。
  2. 前記シリコン単結晶ウエーハに注入する不純物をSbとすることを特徴とする請求項1に記載の埋め込み拡散エピタキシャルウエーハの製造方法。
  3. 前記シリコン単結晶ウエーハに注入する不純物のドーズ量を1.0×1016ions/cm以上とすることを特徴とする請求項1または請求項2に記載の埋め込み拡散エピタキシャルウエーハの製造方法。
  4. 請求項1から請求項3のいずれか一項に記載の埋め込み拡散エピタキシャルウエーハの製造方法により製造された埋め込み拡散エピタキシャルウエーハ。
JP2005343055A 2005-11-29 2005-11-29 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ Active JP4677890B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005343055A JP4677890B2 (ja) 2005-11-29 2005-11-29 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ
US11/604,345 US7799652B2 (en) 2005-11-29 2006-11-27 Method for producing epitaxial wafer with buried diffusion layer and epitaxial wafer with buried diffusion layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343055A JP4677890B2 (ja) 2005-11-29 2005-11-29 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ

Publications (2)

Publication Number Publication Date
JP2007150001A JP2007150001A (ja) 2007-06-14
JP4677890B2 true JP4677890B2 (ja) 2011-04-27

Family

ID=38088063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343055A Active JP4677890B2 (ja) 2005-11-29 2005-11-29 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ

Country Status (2)

Country Link
US (1) US7799652B2 (ja)
JP (1) JP4677890B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153019B2 (en) 2007-08-06 2012-04-10 Micron Technology, Inc. Methods for substantially equalizing rates at which material is removed over an area of a structure or film that includes recesses or crevices
JP5279301B2 (ja) * 2008-03-05 2013-09-04 ステラケミファ株式会社 微細加工処理剤、及び微細加工処理方法
JP5099024B2 (ja) * 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び半導体装置の製造方法
JP2013058644A (ja) * 2011-09-08 2013-03-28 Ricoh Co Ltd 半導体装置の製造方法
KR102140789B1 (ko) * 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100827A (ja) * 1998-09-25 2000-04-07 Nec Corp バイポーラトランジスタを有する半導体装置の製造方法
JP2002057108A (ja) * 2000-08-09 2002-02-22 Mitsubishi Materials Silicon Corp Siウェーハの前処理方法及び半導体ウェーハ
JP2003303826A (ja) * 2002-04-09 2003-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004044091A1 (en) * 2002-11-08 2004-05-27 3M Innovative Properties Company Fluorinated surfactants for buffered acid etch solutions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517106A (en) * 1984-04-26 1985-05-14 Allied Corporation Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions
JPH03242926A (ja) * 1990-02-21 1991-10-29 Kawasaki Steel Corp 半導体装置の製造方法
JPH04314350A (ja) * 1991-04-12 1992-11-05 Hitachi Ltd 半導体集積回路装置の製造方法
US5137838A (en) 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
US5476800A (en) * 1994-01-31 1995-12-19 Burton; Gregory N. Method for formation of a buried layer for a semiconductor device
JPH0969578A (ja) * 1995-08-31 1997-03-11 Sharp Corp 半導体装置の製造方法
US20020050605A1 (en) * 1996-08-26 2002-05-02 J.S. Jason Jenq Method to reduce contact distortion in devices having silicide contacts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100827A (ja) * 1998-09-25 2000-04-07 Nec Corp バイポーラトランジスタを有する半導体装置の製造方法
JP2002057108A (ja) * 2000-08-09 2002-02-22 Mitsubishi Materials Silicon Corp Siウェーハの前処理方法及び半導体ウェーハ
JP2003303826A (ja) * 2002-04-09 2003-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004044091A1 (en) * 2002-11-08 2004-05-27 3M Innovative Properties Company Fluorinated surfactants for buffered acid etch solutions

Also Published As

Publication number Publication date
JP2007150001A (ja) 2007-06-14
US20070122990A1 (en) 2007-05-31
US7799652B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
TWI636485B (zh) 利用離子佈植於非晶碳膜中開發高蝕刻選擇性的硬光罩材料
US20070020893A1 (en) Low defect epitaxial semiconductor substrate having gettering function, image sensor using the same, and fabrication method thereof
JP4677890B2 (ja) 埋め込み拡散エピタキシャルウエーハの製造方法および埋め込み拡散エピタキシャルウエーハ
JP4817342B2 (ja) Soiタイプのウェハの製造方法
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
WO2001035452A1 (fr) Plaquette epitaxiee de silicium et son procede de production
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
JP3339477B2 (ja) ステンシルマスク及びステンシルマスクの形成方法
JP2004071973A (ja) 半導体装置の製造方法
TWI831940B (zh) 溝槽中薄膜沉積的方法
TW478067B (en) Semiconductor device and its manufacture method
TWI313035B (ja)
JP2010135533A (ja) 埋込拡散シリコンエピタキシャルウェーハの製造方法
JP5544805B2 (ja) 半導体基板の製造方法
JPH0410544A (ja) 半導体装置の製造方法
JP4978544B2 (ja) エピタキシャルウェーハの製造方法
JP2008270592A (ja) Soi基板の製造方法
JP2005026644A (ja) Soi基板と半導体基板及びその製造方法
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
JP4826993B2 (ja) p型シリコン単結晶ウェーハの製造方法
JP2000183068A (ja) 半導体装置の製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JP2004014878A (ja) 半導体基板の製造方法及び半導体装置
JP2012094575A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

R150 Certificate of patent or registration of utility model

Ref document number: 4677890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250