JP2009253292A - バイポーラ・トランジスタの浅いベース領域を形成する方法 - Google Patents
バイポーラ・トランジスタの浅いベース領域を形成する方法 Download PDFInfo
- Publication number
- JP2009253292A JP2009253292A JP2009089693A JP2009089693A JP2009253292A JP 2009253292 A JP2009253292 A JP 2009253292A JP 2009089693 A JP2009089693 A JP 2009089693A JP 2009089693 A JP2009089693 A JP 2009089693A JP 2009253292 A JP2009253292 A JP 2009253292A
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- thickness
- layer
- target
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000002019 doping agent Substances 0.000 claims abstract description 136
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66265—Thin film bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】バイポーラ・トランジスタの、浅いベース接合形成する方法を提供する。
【解決手段】第1の型のドーパントでドープされた第1の材料層の上に第1の絶縁層205を形成し、第一の絶縁膜205の厚さを、目標ドーパント・プロファイルに基づいて修正し、ベース不純物を、第1の絶縁層205の修正された厚さ、および目標ドーパント・プロフィルに基づいて選択されるエネルギーで注入する。パッド酸化物205内での衝突により、注入されたドーパント種をランダム化し、ドーパント・プロファイルの勾配を増大させ、ベース領域240のチヤネル効果を低減することができる。
【選択図】図2C
【解決手段】第1の型のドーパントでドープされた第1の材料層の上に第1の絶縁層205を形成し、第一の絶縁膜205の厚さを、目標ドーパント・プロファイルに基づいて修正し、ベース不純物を、第1の絶縁層205の修正された厚さ、および目標ドーパント・プロフィルに基づいて選択されるエネルギーで注入する。パッド酸化物205内での衝突により、注入されたドーパント種をランダム化し、ドーパント・プロファイルの勾配を増大させ、ベース領域240のチヤネル効果を低減することができる。
【選択図】図2C
Description
本発明は一般にバイポーラ・トランジスタに関し、さらに詳細には、バイポーラ・トランジスタの浅いベース領域の形成に関する。
バイポーラ・トランジスタは、n型材料またはp型材料のいずれかで交互にドープされたエミッタ領域、ベース領域およびコレクタ領域を含む。例えば、n−p−nバイポーラ・トランジスタは、n型材料でドープされたエミッタ領域と、p型材料でドープされたベース領域と、n型材料でドープされたコレクタ領域とを含む。あるいは、p−n−pバイポーラ・トランジスタは、p型材料でドープされたエミッタ領域と、n型材料でドープされたベース領域と、p型材料でドープされたコレクタ領域とを含む。したがって、バイポーラ・トランジスタの構造および動作パラメータは、少なくとも部分的には、エミッタ領域、ベース領域および/またはコレクタ領域をドープするのに使用される特定のプロセスによって生じるドーパントのプロフィルによって決まる。
図1A、図1B、図1Cおよび図1Dは、n−p−nバイポーラ・トランジスタを形成する従来技術を示す概念図である。最初に、図1Aに示すように、SOI基板100を本発明の出発材料として使用する。図1Aに示すように、SOI基板100は、バルク基板100a、埋込み絶縁層100b、および活性層100cで構成されている。通常は、バルク基板100aはシリコンで構成され、埋込み絶縁層100bは二酸化ケイ素で構成され(いわゆる「BOX」層)、活性層100cはシリコン(ドープされていてもドープされていなくてもよい)で構成される。このようなSOI構造は、様々な市販の既知の原料から容易に得ることができる。通常は、埋込み絶縁層100bは、例えば約0.5〜2ミクロン程度など比較的厚く、活性層100cは、最初には約2ミクロンの厚さを有することができる。
その後、図1Aに示すように、活性層100cの上方にドープされたシリコン層105を形成する。シリコン層105は、約2×1014から2.5×1015イオン/cm3のドーパント濃度に対応する約2〜15Ω・cmの抵抗を有するように、N型ドーパント材料、例えばリンやヒ素でドープされる。シリコン層105は、エピタキシャル反応器内で堆積させたエピタキシャル・シリコン層である。この状況では、エピタキシャル・シリコン層105は、層105を形成するためのプロセス中にエピタキシャル反応器内にドーパント材料を導入することによってドープすることができる。ただし、ドーパント材料は、シリコン層105を形成した後でイオン注入法を実行することによってシリコン層105に導入することもできる。シリコン層105内のドーパント原子の分布は、その深さ方向に一様でなくてもよいことに留意されたい。
これらの図面には活性層100cとシリコン層105の間の界面が示してあるが、これは単に説明のためのものである。実際には、これら2つの層の間の境界を定めることが極めて困難である場合もある。それでも、説明のためにのみ、これらの層を明確に異なる層として示してある。シリコン層105は比較的厚い。1つの例示的な実施形態では、シリコン層105は、応用分野に応じて、約1〜30ミクロンの範囲の厚さを有する。その後、例えば熱酸化を実行することにより、シリコン層105の上方に酸化物層110(二酸化ケイ素など)を形成する。処理のこの時点で、ドーパント注入プロセスを実行して(矢印115で示す)ドーパント種をシリコン層105に注入することにより、p−n−pバイポーラ・トランジスタを形成することもできる。例えば、ドーパント注入プロセス115を使用して、ホウ素などのp型ドーパントをシリコン層105に注入して、ドープ領域120を形成することもできる。ただし、図1は、n−p−nバイポーラ・トランジスタの形成を示す図であるので、このステップは実行しない。
次に図1Cを参照すると、熱酸化プロセスを使用して、二酸化ケイ素層110の選択した部分を成長させることができる。この図示の実施形態では、熱酸化プロセスを使用して、部分125(1)および125(2)を成長させ、マスク層(図示せず)を使用して、これらの部分の間の領域の成長を妨げている。熱酸化と、その後に行う部分125の成長では、ドープ領域120の一部分が消費される。
次に図1Dを参照すると、矢印135で示すように、シリコン層105の一部分にp型ドーパントを注入することによって、n−p−nバイポーラ・トランジスタのベース領域130を形成することができる。ベース領域130のドーパント濃度は、通常は、約1016〜1018イオン/cm3である。ドーパントは、通常は、ホウ素(p型ドーパント)の場合なら約50keV超のエネルギーで注入され、あるいはp−n−pバイポーラ・トランジスタの場合において、リンなどのn型ドーパントの場合なら100keV超のエネルギーで注入される。このように注入エネルギーが比較的高いことにより、通常は、注入の揺動(straggle)が高くなり、注入されたドーパント種が、シリコン層105の内部に深く延びる比較的浅いピークを有するようになる。例えば、ベース領域130の深さは、数千オングストロームをはるかに超えることもある。こうした高いエネルギーでドーパントを注入することで、ベース領域130でチャネル効果を生じることもある。例えば、ドーパント原子のうちの少数が、層105の内部に非常に深く浸透して、シリコン格子と衝突することもある。
ベース領域130のドーパント濃度のテールの傾きは、注入プロセス135に使用されるエネルギーを低下させることによって増大させることができる。しかし、より低いエネルギーでドーパント種を注入すると、表面問題が生じる。例えば、自然酸化による変化が注入プロフィルに影響を及ぼすこともある。したがって、こうした低エネルギー技術では、相当な表面準備および/またはその他の非標準的な注入技術が必要となり、それにより注入プロセスの複雑さおよびコストが劇的に増大する。BF2などの材料を使用すると、これらの問題を軽減するのに役立つこともある。ただし、BF2を使用すると、フッ素成分による汚染および/またはその他の問題が生じる恐れがある。
本発明は、上述の問題の1つまたは複数の影響に対処するものである。
以下、開示する本件主題のいくつかの態様の基本的な理解のために、開示する本件主題の簡略な概要について述べる。この概要は、開示する本件主題を網羅する概観ではない。また、開示する本件主題の主要または重要な要素を特定するものでも、開示する本件主題の範囲を定めるものでもない。この概要は、後述するより詳細な説明の前置きとして、いくつかの概念を簡略化した形で提示することのみを目的とするものである。
開示する本件主題の一実施形態では、バイポーラ・トランジスタを形成する方法が提供される。この方法は、第1の型のドーパントでドープされた第1の材料層の上に第1の絶縁層を形成することを含む。第1の層は、基板の上に形成される。さらに、この方法は、目標ドーパント・プロフィルに基づいて第1の絶縁層の厚さを修正すること、および第1の層に前記第1の型のドーパントを注入することを含む。ドーパントは、第1の絶縁層の修正された厚さおよび目標ドーパント・プロフィルに基づいて選択されたエネルギーで注入される。
開示する本件主題の別の実施形態では、バイポーラ・トランジスタが提供される。このバイポーラ・トランジスタは、基板と、基板の上に形成された第1の材料層と、第1の酸化物層とを含む。第1の層は、第1の型のドーパントでドープされた第1の部分、および第1の型とは反対の第2の型のドーパントでドープされた第2の部分を含む。第2の部分は、目標ドーパント・プロフィルに基づいて第1の絶縁層の厚さを修正し、第1の層に第1の型のドーパントを注入することによってドープされる。ドーパントは、第1の絶縁層の厚さおよび目標ドーパント・プロフィルに基づいて選択されたエネルギーで注入される。
開示する本件主題は、以下の説明を添付の図面と合わせて参照することによって理解することができる。添付の図面においては、同じ参照番号は同じ要素を指している。
開示する本件主題は様々な修正を加えることができ、様々な代替形態を取ることができるが、例示を目的としてその具体的な実施形態を図面に示し、本明細書で詳細に説明する。ただし、具体的な実施形態についての本明細書の説明は、開示する本件主題を開示する特定の形態に限定するものではなく、むしろ添付の特許請求の範囲に定義される開示する本件主題の範囲内に収まる全ての修正形態、均等物および代替形態をカバーするものであることを理解されたい。
以下、開示する本件主題の例示的な実施形態について説明する。分かりやすいように、本明細書では、実際に実装される全ての特徴について説明するわけではない。言うまでもなく、これらの実際の実施形態のいずれの開発においても、システム関係およびビジネス関係の制約とのコンプライアンスなど、実施態様によって異なる開発者個々の目標を達成するために、実施態様に特有の多数の判断を下さなければならないことは理解されるであろう。さらに、こうした開発努力は複雑で時間がかかることもあるが、本開示の特典を有する当業者にとっては通常の仕事であることも理解されるであろう。
以下、開示する本件主題について、添付の図面を参照しながら説明する。様々な構造、システムおよび装置を概略的に図面に示すが、それは説明のみを目的とし、開示する本件主題が当業者には周知の細部によって曖昧にならないようにするためである。添付の図面は、開示する本件主題の実施例について記述し、説明するために含めたものである。本明細書で使用する語句および表現は、当業者の理解と一致する意味を有するものとして理解および解釈されるものとする。用語または表現の特殊な定義、すなわち当業者が理解する通常の慣例的な意味と異なる定義は、その用語または表現を本明細書において一貫して用い続けることによって暗示的に示すことはしない。用語または表現が特殊な意味を有する、すなわち当業者が理解する意味と異なる意味を有すると意図した場合には、そうした特殊な定義を定義として本明細書に明示的に記述し、その用語または表現の特殊な定義を直接的かつ明確に示す。
図2A、図2B、図2Cおよび図2Dは、n−p−nバイポーラ・トランジスタ200を形成する技術の第1の例示的な実施形態を示す概念図である。ただし、本開示の特典を有する当業者なら、本明細書に記載する技術がp−n−pバイポーラ・トランジスタにも同様に適用可能であることを理解するものとする。図2Aは、製造プロセスの中間段階にあるバイポーラ・トランジスタ200を示している。図2Aに示す段階では、バイポーラ・トランジスタは、絶縁層205を含む。図示の実施形態では、絶縁層205は、パッド酸化物層205であるが、本明細書に記載のトランジスタは、その他のタイプの絶縁体を利用することもできる。図示の実施形態では、熱酸化プロセスを用いて、パッド酸化物層205の部分205(1)および205(3)を成長させてあり、マスキング・プロセスを使用して、これらの部分205(1)と205(3)の間の領域205(2)が成長するのを防止する。図示の実施形態では、領域205(1)および205(3)は、約0.25〜1ミクロンの厚さまで成長させ、領域205(2)は約300〜1400オングストロームの厚さを有する。パッド酸化物層205を堆積させ、その後パッド酸化物層205の一部を選択して成長させる技術は当技術分野で既知であり、分かりやすいように、本明細書ではこれ以上説明しない。
パッド酸化物層205はシリコン層215の一部の上に形成されるが、本開示の特典を有する当業者なら、別法として層215はポリシリコンで構成することもできることを理解するものとする。1実施形態では、シリコン層215にN型ドーパント材料、例えばリンやヒ素などをドープして、約2×1015イオン/cm3のドーパント濃度に対応する約2.5Ω・cmの抵抗を有するようにすることもできる。1つの具体的な実施形態では、シリコン層215は、エピタキシャル反応器内で堆積させたエピタキシャル・シリコン層である。この状況では、エピタキシャル・シリコン層215は、層215を形成するためのプロセス中にエピタキシャル反応器にドーパント材料を導入することによってドープすることができる。ただし、ドーパント材料は、シリコン層215を形成した後でイオン注入プロセスを実行することによってシリコン層215に導入することもできる。シリコン層215内のドーパント原子の分布は、その深さ方向に一様でなくてもよいことに留意されたい。バイポーラ・トランジスタ200がp−n−p型バイポーラ・トランジスタである場合には、ドーパント注入プロセスを使用して、ホウ素などのp型ドーパントをシリコン層215に注入して、pウェルと呼ばれるドープ領域を形成することができる。pウェル中のドーパント濃度は、約1×1016イオン/cm3にすることができる。ただし、バイポーラ・トランジスタ200の図示の実施形態はn−p−nバイポーラ・トランジスタであるので、この図示の実施形態では、このプロセスは実行されない。
シリコン層215は、シリコン基板やシリコン・オン・インシュレータ(SOI)基板などの基板上に形成される。図2に示す実施形態では、シリコン層215は、バルク基板220a、埋込み絶縁層220bおよび活性層220cで構成されるSOI基板220上に堆積される。バルク基板220aはシリコンで構成され、埋込み絶縁層220bは二酸化ケイ素で構成され(いわゆる「BOX」層)、活性層220cはシリコン(ドープされていてもドープされていなくてもよい)で構成される。このようなSOI構造は、様々な市販の既知の原料から容易に得ることができる。通常は、埋込み絶縁層220bは、例えば約0.5〜2ミクロン程度など比較的厚く、活性層200cは、最初には約2ミクロンの厚さを有することができる。
次に図2Bを参照すると、シリコン層215の一部分にp型ドーパントを注入することによって、n−p−nバイポーラ・トランジスタ200のベース領域を形成することができる。ベース領域およびバイポーラ・トランジスタ200の動作特性は、少なくとも部分的には、ベース領域に注入されたドーパント種のプロフィルによって決まる。例えば、ベース領域の特徴的な性質は、ドーパント・プロフィルの幅または勾配や、シリコン層215内のドーパント・プロフィルのピークの深さなどを特徴付けるドーパント・プロフィルの揺動によって決まる可能性がある。本開示の特典を有する当業者なら、「揺動(straggle)」という用語が、ドーパント・プロフィルの幅または勾配を示す統計尺度であることを理解するであろう。ドーパント・プロフィルが正規分布である場合には、揺動はドーパント・プロフィルの標準偏差に等しい。目標のドーパント・プロフィル(揺動、標準偏差、および/またはピーク深さなどのパラメータで表すことができる)は、ベース領域の所望の性質に基づいて選択することができる。シリコン層215内に形成される実際のドーパント・プロフィルは、ドーパント種を注入するのに使用されるエネルギー、およびドーパント種がシリコン層215に注入される際に通過するパッド酸化物層205の厚さを変化させることによって制御することができる。
この第1の例示的な実施形態では、パッド酸化物層205の厚さは、パッド酸化物層205の一部をエッチバックすることによって、元の厚さ(点線225で示す)からそれより小さな厚さ(実線230で示す)に修正される。このエッチング・プロセスは、領域205(2)内のパッド酸化物層の厚さが目標ドーパント・プロフィルに基づいて決定される値に達するように制御することができる。例えば、パッド酸化物層205は、領域205(2)の厚さが約400Åになるようにエッチングすることができる。
図2Cは、矢印235で示すように、ベース領域240へのイオンの注入を示す図である。注入されるドーパント種のエネルギーは、目標ドーパント・プロフィルおよびパッド酸化物層205の厚さに基づいて選択される。図示の実施形態では、ドーパント種は、5〜30keVの範囲内の比較的低いエネルギーで注入される。例えば、領域205(2)の厚さが約400Åである場合には、ドーパント種(ホウ素など)は、約20keVのエネルギーで注入することができる。その結果得られるベース領域240のドーパント濃度は、約2×1013イオン/cm2の注入ドーズ量に対して約1016〜1018イオン/cm3である。パッド酸化物層205内での衝突により、注入されたドーパント種をランダム化し、ドーパント・プロフィルの勾配を増大させ、ベース領域240のチャネル効果を低減することができる。例えば、約15keVのエネルギーを用いて約400Åの厚さにわたってドーパント種を注入する場合には、ドーパント・プロフィルの目標範囲は約500Åであり、ドーパント・プロフィルの標準偏差または揺動は約100Åである。
図2Dでは、n型エミッタ245がパッド酸化物205の上に形成されている。エミッタ245は、パッド酸化物205の一部分を介してベース領域240とも接触している。エミッタ245を形成する技術は当技術分野で既知であり、分かりやすいように、本明細書ではこれ以上説明しない。本開示の特典を有する当業者なら、コレクタ領域やシンカなどその他の領域も、バイポーラ・トランジスタ200の一部として形成することができることも理解するものとする。
図3Aおよび図3Bは、n−p−nバイポーラ・トランジスタ300を形成する技術の第2の例示的な実施形態を示す概念図である。ただし、本開示の特典を有する当業者なら、これらの技術がp−n−pバイポーラ・トランジスタの形成にも適用可能であることを理解するものとする。この第2の例示的な実施形態では、パッド酸化物層205の厚さは、パッド酸化物層205の一部をエッチバックすることによって、元の厚さ(点線225で示す)から領域205(2)がほぼ完全に除去されるまで修正される。例えば、パッド酸化物層205は、領域205(2)の下の領域でシリコン層215のドープ領域210の一部分が露出するまでエッチングすることができる。
図3Bでは、追加の酸化物層305が、領域205(1)および205(3)ならびにドープ層210の露出部分の上に堆積されている。この堆積プロセスは、ドープ層210の露出部分の上の追加の酸化物層305の厚さが目標ドーパント・プロフィルに基づいて決定される値に達するように制御することができる。例えば、ドープ層210の露出部分の上の追加の酸化物層305の厚さは、400Åにすることができる。次いで、矢印310で示すように、ドーパント種のイオンをベース領域315に注入することができる。注入されるドーパント種のエネルギーは、目標ドーパント・プロフィルおよび追加の酸化物層305の厚さに基づいて選択される。図示の実施形態では、ドーパント種は、5〜30keVの範囲内の比較的低いエネルギーで注入される。例えば、追加の酸化物層305の厚さが約400Åである場合には、ドーパント種は、約20keVのエネルギーで注入することができる。
図4は、図2および図3に示す技術を用いて形成することができるようなドーパント・プロフィル400、405の例示的な実施形態を示す概念図である。横軸は層内の深さを任意の単位で示し、縦軸はドーパント濃度を任意の単位で示す。垂直な破線415は、パッド酸化物層とシリコン層の間の境界を示している。ドーパント・プロフィル400は、ドーパント・プロフィル400のピークがパッド酸化物層内に位置するようにパッド酸化物層の厚さおよび注入されるドーパント種のエネルギーを選択することによって形成される。したがって、シリコン層内のドーパント・プロフィル400は当該プロフィルのテールを含むので、シリコン層内のドーパント・プロフィル400は浅く、急峻である。ドーパント・プロフィル405は、ドーパント・プロフィル405のピークがシリコン層内に位置するようにパッド酸化物層の厚さおよび注入されるドーパント種のエネルギーを選択することによって形成される。したがって、シリコン層内のドーパント・プロフィル405は、プロフィル405のピークおよびテールを含む。ドーパント・プロフィル405は比較的狭く、急峻なテールを維持している。
図5は、バイポーラ・トランジスタのドーパント・プロフィルの例示的な実施形態を示す概念図である。横軸は任意の単位の深さを表し、縦軸は任意の単位のキャリア濃度を表す。ドーパント種の型は、n型ドーパントなら文字「n」で、p型ドーパントなら文字「p」で示してある。約0.5ミクロンまでの領域中に、濃度約1019cm−3のn型ドーパントでエミッタ領域が形成される。本明細書に記載の技術を用いて形成することができるベース領域は、約0.5ミクロンから約0.68ミクロンまで延びている。ベース領域のp型ドーパント濃度は、約3×1017cm−3〜約1016cm−3の範囲である。ベース領域のテールは急峻であり、チャネル効果を示さない。コレクタ領域は、約0.68ミクロン以下の深さにn型ドーパントで形成される。
図6は、従来のドーパント・プロフィル600と本明細書に記載の技術の実施形態を用いて形成されるドーパント・プロフィル605の比較を示す概念図である。従来のドーパント・プロフィル600は、比較的浅いテールと、比較的広い標準偏差とを有し、それによりチャネル効果が生じる可能性がある。それに対して、本明細書に記載の技術の実施形態によって形成されるドーパント・プロフィル605は、比較的急峻なテールと、比較的狭い標準偏差とを有し、それによりベース領域のチャネル効果を低減させることができる。
上記に開示した具体的な実施形態は単なる例示的なものであり、開示した本件主題は、本明細書の教示の特典を有する当業者には明らかな、様々なしかし等価な方法で修正および実施することができる。さらに、後記の特許請求の範囲に記載する以外の形では、本明細書に示す構造または設計の詳細はいかなる制限も受けないものとする。したがって、上記に開示した具体的な実施形態は改変または修正することができ、それら全ての変形形態は、開示した本件主題の範囲内とみなされることは明らかである。したがって、本明細書で要求される保護は、後記の特許請求の範囲に記載されるようなものである。
Claims (20)
- バイポーラ・トランジスタを形成する方法であって、
基板の上に形成された第1の型のドーパントでドープされた第1の材料層の上に第1の絶縁層を形成し、
前記第1の絶縁層の厚さを、目標ドーパント・プロフィルに基づいて修正し、そして、
前記第1の層に前記第1の型のドーパントを注入する、ことを含み、前記ドーパントを、前記第1の絶縁層の前記修正された厚さおよび前記目標ドーパント・プロフィルに基づいて選択されたエネルギーで注入する、方法。 - シリコン基板およびシリコン・オン・インシュレータ基板の少なくとも1つを含む前記基板の上に第1のシリコン層を堆積し、そして、
前記第1の材料層を前記第1の型のドーパントでドープする、
ことを含む請求項1に記載の方法。 - 前記第1の酸化物層を堆積させることが、
前記第1の材料層の上に前記第1の酸化物層を堆積させ、そして、
前記第1の酸化物層を通して、前記第1の材料層の前記第1の酸化物層と隣接する一部分に、前記第1の型のドーパントとは反対の第2の型のドーパントを注入する、
ことを含む請求項2に記載の方法。 - 前記第1の絶縁層を形成することが、熱プロセスによって第1の酸化物層を形成し、そして、前記第1の酸化物層の第1の部分を、前記第1の酸化物層の前記第1の部分の厚さが増大し、前記第1の酸化物層の第2の部分の厚さが実質的に変わらないように成長させる、
ことを含む請求項3に記載の方法。 - 前記第1の絶縁層の厚さを修正することが、
前記第1の酸化物層の前記第2の部分の厚さが前記目標ドーパント・プロフィルに基づいて選択される目標厚さとほぼ等しくなるように前記第1の酸化物層をエッチングする、
ことを含む請求項4に記載の方法。 - 前記第1の絶縁層の厚さを修正することが、
前記第1の酸化物層の前記第2の部分がほぼ除去されて前記第1の層の一部分が露出するように前記第1の酸化物層をエッチングし、そして、
少なくとも前記第1の層の前記露出した部分の上に第2の酸化物層を堆積させる、ことを含み、前記第2の酸化物層が、前記目標ドーパント・プロフィルに基づいて選択される目標厚さとほぼ等しい厚さを有する、請求項4に記載の方法。 - 前記目標ドーパント・プロフィルに基づいて前記目標厚さを選択することを含む、請求項5または6に記載の方法。
- 前記目標厚さを選択することが、前記目標ドーパント・プロフィルの目標揺動、前記目標ドーパント・プロフィルの目標標準偏差、および前記目標ドーパント・プロフィルのピークの目標深さの少なくとも1つに基づいて前記目標厚さを選択することを含む、請求項7に記載の方法。
- 前記第1の酸化物層に前記第1の型のドーパントを注入することが、p型ドーパントの場合の約5〜30keVの注入エネルギーを用いて約400Åの厚さを有する前記修正した第1の酸化物層を通して前記第1の型のドーパントを注入することを含む、請求項8に記載の方法。
- 前記第1の酸化物層に前記第1の型のドーパントを注入することが、n型ドーパントの場合の約50〜100keVの注入エネルギーを用いて約400Åの厚さを有する前記修正した第1の酸化物層を通して前記第1の型のドーパントを注入することを含む、請求項8に記載の方法。
- バイポーラ・トランジスタであって、
基板と、
第1の型のドーパントでドープされた第1の部分と、前記第1の型とは反対の第2の型のドーパントでドープされた第2の部分とを含む、前記基板の上に形成された第1の材料層と、
前記第1の層の上に形成された第1の絶縁層とを含み、前記第2の部分は、
目標ドーパント・プロフィルに基づいて前記第1の絶縁層の厚さを修正し、そして、
前記第1の層に前記第1の型のドーパントを注入することによってドープされており、前記ドーパントが、前記第1の絶縁層の厚さおよび前記目標ドーパント・プロフィルに基づいて選択されたエネルギーで注入されている、バイポーラ・トランジスタ。 - 前記基板が、シリコン基板およびシリコン・オン・インシュレータ基板の少なくとも1つを含む、請求項11に記載のバイポーラ・トランジスタ。
- 前記第1の絶縁層が第1の酸化物層を含み、前記第1の酸化物層が、堆積後に成長させて厚さを増大させた第1の部分を含み、前記第1の酸化物層が、堆積後に成長させない第2の部分を含む、請求項12に記載のバイポーラ・トランジスタ。
- 前記第1の酸化物層の厚さを修正することが、
前記第1の酸化物層の前記第2の部分の厚さが前記目標ドーパント・プロフィルに基づいて選択される目標厚さとほぼ等しくなるように前記第1の酸化物層をエッチングすることを含む、請求項13に記載のバイポーラ・トランジスタ。 - 前記第1の酸化物層の厚さを修正することが、
前記第1の酸化物層の前記第2の部分がほぼ除去されて前記第1の層の一部分が露出するように前記第1の酸化物層をエッチングし、そして、
少なくとも前記第1の層の前記露出した部分の上に第2の酸化物層を堆積させる、ことを含み、前記第2の酸化物層が、前記目標ドーパント・プロフィルに基づいて選択される目標厚さとほぼ等しい厚さを有する、請求項13に記載のバイポーラ・トランジスタ。 - 前記第1の絶縁層の厚さを修正することが、前記目標ドーパント・プロフィルに基づいて選択される目標厚さに対応するように前記第1の絶縁層の厚さを修正することを含む、請求項11に記載のバイポーラ・トランジスタ。
- 前記目標厚さが、前記目標ドーパント・プロフィルの目標揺動、前記目標ドーパント・プロフィルの目標標準偏差、および前記目標ドーパント・プロフィルのピークの目標深さの少なくとも1つに基づいて前記目標厚さを選択される、請求項16に記載のバイポーラ・トランジスタ。
- 前記目標厚さが約400Åであり、前記第1の酸化物層に前記第1の型のドーパントを注入するのに使用されるエネルギーが、p型ドーパントの場合に5〜30keVの範囲内である、請求項17に記載のバイポーラ・トランジスタ。
- 前記目標厚さが約400Åであり、前記第1の酸化物層に前記第1の型のドーパントを注入するのに使用されるエネルギーが、n型ドーパントの場合に50〜100keVの範囲内である、請求項17に記載のバイポーラ・トランジスタ。
- 前記第1の層がシリコンを含むバイポーラ・トランジスタであって、前記第1の層の上に形成された第2のポリシリコン層を含む、請求項11に記載のバイポーラ・トランジスタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/061,231 US20090250785A1 (en) | 2008-04-02 | 2008-04-02 | Methods of forming a shallow base region of a bipolar transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009253292A true JP2009253292A (ja) | 2009-10-29 |
Family
ID=41132484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009089693A Withdrawn JP2009253292A (ja) | 2008-04-02 | 2009-04-02 | バイポーラ・トランジスタの浅いベース領域を形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20090250785A1 (ja) |
JP (1) | JP2009253292A (ja) |
CN (1) | CN101552202B (ja) |
DE (1) | DE102009002046A1 (ja) |
TW (1) | TW200949943A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823057B2 (en) * | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
US8035196B2 (en) * | 2008-04-02 | 2011-10-11 | Zarlink Semiconductor (Us) Inc. | Methods of counter-doping collector regions in bipolar transistors |
US11191999B2 (en) | 2016-12-22 | 2021-12-07 | Samsung Electronics Co. Ltd. | Method of allowing a user to receive information associated with a goal |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0204979B1 (de) * | 1985-06-03 | 1989-03-29 | Siemens Aktiengesellschaft | Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat |
JP2953666B2 (ja) * | 1989-11-30 | 1999-09-27 | キヤノン株式会社 | 半導体装置及び電子装置 |
JP3399119B2 (ja) * | 1994-11-10 | 2003-04-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US5516708A (en) * | 1994-11-17 | 1996-05-14 | Northern Telecom Limited | Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction |
JP3206419B2 (ja) * | 1996-02-19 | 2001-09-10 | 富士電機株式会社 | 半導体装置の製造方法 |
KR100268458B1 (ko) * | 1997-10-01 | 2000-10-16 | 윤종용 | 실리사이드 및 엘디디 구조를 갖는 반도체 디바이스의 제조방법 |
US6020246A (en) * | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
FR2776828B1 (fr) * | 1998-03-31 | 2003-01-03 | Sgs Thomson Microelectronics | Region de base-emetteur d'un transistor bipolaire submicronique |
JP2003257883A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置の製造方法 |
US6911681B1 (en) * | 2004-04-14 | 2005-06-28 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
WO2006106699A1 (en) * | 2005-03-31 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of solid-state imaging device |
KR100760924B1 (ko) * | 2006-09-13 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성방법 |
-
2008
- 2008-04-02 US US12/061,231 patent/US20090250785A1/en not_active Abandoned
-
2009
- 2009-03-31 DE DE102009002046A patent/DE102009002046A1/de not_active Withdrawn
- 2009-04-01 CN CN2009101299043A patent/CN101552202B/zh not_active Expired - Fee Related
- 2009-04-01 TW TW098110890A patent/TW200949943A/zh unknown
- 2009-04-02 JP JP2009089693A patent/JP2009253292A/ja not_active Withdrawn
-
2011
- 2011-02-15 US US13/027,721 patent/US20110143513A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
DE102009002046A1 (de) | 2009-12-24 |
CN101552202A (zh) | 2009-10-07 |
CN101552202B (zh) | 2011-04-13 |
US20110143513A1 (en) | 2011-06-16 |
US20090250785A1 (en) | 2009-10-08 |
TW200949943A (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1342264B1 (de) | Schichten in substratscheiben | |
KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
JP2957757B2 (ja) | トランジスタ製作方法 | |
US20230411501A1 (en) | Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region | |
JP2004289154A (ja) | 超浅型接合のための接合狭小化用相補インプラント | |
JP2009253292A (ja) | バイポーラ・トランジスタの浅いベース領域を形成する方法 | |
US20050037559A1 (en) | Method of manufacturing a semiconductor device | |
CN107305839B (zh) | 防止自掺杂效应的方法 | |
US8889535B2 (en) | Semiconductor device and method for fabricating semiconductor buried layer | |
JP2009253293A (ja) | バイポーラ・トランジスタのコレクタ領域をカウンタ・ドープする方法 | |
US20070105354A1 (en) | Buried subcollector for high frequency passive devices | |
US20040082136A1 (en) | Breakdown voltage adjustment for bipolar transistors | |
US7479438B2 (en) | Method to improve performance of a bipolar device using an amorphizing implant | |
US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
JPH1041240A (ja) | 半導体装置およびその製造方法 | |
US20050263897A1 (en) | Reducing the migration of grain boundaries | |
US6274466B1 (en) | Method of fabricating a semiconductor device | |
KR100548567B1 (ko) | 전계효과 트랜지스터 제조방법 | |
US7361562B2 (en) | Method of manufacturing semiconductor device | |
US20050037588A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
KR20090105866A (ko) | 바이폴라 트랜지스터의 얕은 베이스 영역을 형성하는 방법들 | |
JP3051088B2 (ja) | 高周波バイポーラ技術を用いるnpnトランジスタの外因性ベースの製造方法 | |
CN105140113A (zh) | 一种改善离子注入准直性的方法 | |
KR100293269B1 (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091002 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120213 |