JPH11274090A - 浅い接合を有するデバイスの製造方法 - Google Patents
浅い接合を有するデバイスの製造方法Info
- Publication number
- JPH11274090A JPH11274090A JP11034145A JP3414599A JPH11274090A JP H11274090 A JPH11274090 A JP H11274090A JP 11034145 A JP11034145 A JP 11034145A JP 3414599 A JP3414599 A JP 3414599A JP H11274090 A JPH11274090 A JP H11274090A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dopant
- silicon
- atoms
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000002019 doping agent Substances 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 118
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000009826 distribution Methods 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 50
- 239000010703 silicon Substances 0.000 claims abstract description 50
- 238000000137 annealing Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 34
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 229910052754 neon Inorganic materials 0.000 claims description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 29
- 229910052796 boron Inorganic materials 0.000 abstract description 29
- 239000004065 semiconductor Substances 0.000 abstract description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 8
- 239000011574 phosphorus Substances 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 19
- 230000007547 defect Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 本発明は、浅い接合を有するデバイスの製造
方法を提供する。 【解決手段】 結晶基板中に所望のドーパント分布を得
るために、一時的促進拡散（ＴＥＤ）が用いられるデバ
イス作製プロセスが、明らかにされている。このプロセ
スにおいて、ドーパント及び非ドーパントの両方が基板
の同じ領域中に導入される。その後の熱アニール中の基
板中へのドーパントの拡散は、非ドーパントによって影
響を受ける。基板中に導入される非ドーパントの量は、
その後の熱アニールとともに、基板中の所望のドーパン
ト分布が得られるよう選択される。非ドーパントの濃度
は、約６×１０16原子／ｃｍ3 乃至約３×１０21原子／
ｃｍ3 の範囲である。次に、所望のドーパント分布を得
るために、基板は約７００℃ないし約９５０℃の範囲
で、アニールされる。
方法を提供する。 【解決手段】 結晶基板中に所望のドーパント分布を得
るために、一時的促進拡散（ＴＥＤ）が用いられるデバ
イス作製プロセスが、明らかにされている。このプロセ
スにおいて、ドーパント及び非ドーパントの両方が基板
の同じ領域中に導入される。その後の熱アニール中の基
板中へのドーパントの拡散は、非ドーパントによって影
響を受ける。基板中に導入される非ドーパントの量は、
その後の熱アニールとともに、基板中の所望のドーパン
ト分布が得られるよう選択される。非ドーパントの濃度
は、約６×１０16原子／ｃｍ3 乃至約３×１０21原子／
ｃｍ3 の範囲である。次に、所望のドーパント分布を得
るために、基板は約７００℃ないし約９５０℃の範囲
で、アニールされる。
Description
【０００１】
【技術分野】本発明はデバイスが浅い接合を有する半導
体デバイスであるデバイスの製造方法に係る。
体デバイスであるデバイスの製造方法に係る。
【０００２】
【技術背景】電界効果トランジスタ（ＦＥＴ）のような
相補金属−酸化物−半導体（ＣＭＯＳ）デバイス及びバ
イポーラ接合トランジスタデバイス（ＢＪＴ）のような
半導体デバイスは、基板中に不純物（ドーパント）を導
入することにより、基板中に形成された接合を有する。
接合（たとえばＣＭＯＳデバイス中のソース及びドレイ
ン、及びバイポーラデバイス中のエミッタ）の領域を形
成するために用いられるドーパントは、これらの領域を
囲む半導体基板とは異なる形（ｎ形又はｐ形）をもつ。
これらの領域は相対するドーピング形で、そのためソー
スから半導体基体へ、又はドレインから半導体基体へ、
本質的に電流は流れない。
相補金属−酸化物−半導体（ＣＭＯＳ）デバイス及びバ
イポーラ接合トランジスタデバイス（ＢＪＴ）のような
半導体デバイスは、基板中に不純物（ドーパント）を導
入することにより、基板中に形成された接合を有する。
接合（たとえばＣＭＯＳデバイス中のソース及びドレイ
ン、及びバイポーラデバイス中のエミッタ）の領域を形
成するために用いられるドーパントは、これらの領域を
囲む半導体基板とは異なる形（ｎ形又はｐ形）をもつ。
これらの領域は相対するドーピング形で、そのためソー
スから半導体基体へ、又はドレインから半導体基体へ、
本質的に電流は流れない。
【０００３】制御可能で、再現性あり、最も望ましくな
い側面効果がないドーパント原子導入の通常の方法はイ
オン注入である。イオン注入中、ドーパント原子はイオ
ン化され、加速され、シリコン基板のような結晶基板に
向けられる。ドーパント原子はシリコン基板の結晶格子
に入り、シリコン原子と衝突し、徐々にエネルギーを失
い、最後に結晶格子内のある深さに静止する。平均の深
さは、加速エネルギーを調整することにより制御され
る。ドーパントドーズは注入中、イオン電流をモニター
することにより制御される。
い側面効果がないドーパント原子導入の通常の方法はイ
オン注入である。イオン注入中、ドーパント原子はイオ
ン化され、加速され、シリコン基板のような結晶基板に
向けられる。ドーパント原子はシリコン基板の結晶格子
に入り、シリコン原子と衝突し、徐々にエネルギーを失
い、最後に結晶格子内のある深さに静止する。平均の深
さは、加速エネルギーを調整することにより制御され
る。ドーパントドーズは注入中、イオン電流をモニター
することにより制御される。
【０００４】イオン注入の１つの結果は、欠陥が結晶格
子中に導入されることである。シリコン基板中で、これ
らの欠陥は注入中結晶格子からずれたシリコン原子であ
る。注入により生じたこれらの格子間シリコンの存在に
より、ホウ素及びリンのようなある種のドーパントは、
もし格子間シリコンが存在しなければ、そうであった所
より、更にシリコン基板中に拡散する。ドーパントの拡
散に対する格子間シリコンの効果は、一時的促進拡散
（ＴＥＤ）とよばれる。この効果は一時的である。なぜ
なら、格子間シリコンの量、従ってドーパント拡散に対
する格子間シリコンの効果は、基板がアニールされた
時、減少するからである。
子中に導入されることである。シリコン基板中で、これ
らの欠陥は注入中結晶格子からずれたシリコン原子であ
る。注入により生じたこれらの格子間シリコンの存在に
より、ホウ素及びリンのようなある種のドーパントは、
もし格子間シリコンが存在しなければ、そうであった所
より、更にシリコン基板中に拡散する。ドーパントの拡
散に対する格子間シリコンの効果は、一時的促進拡散
（ＴＥＤ）とよばれる。この効果は一時的である。なぜ
なら、格子間シリコンの量、従ってドーパント拡散に対
する格子間シリコンの効果は、基板がアニールされた
時、減少するからである。
【０００５】半導体デバイスの設計則は、０．５μｍか
ら０．３５μｍへ、０．２５μｍから０．１８μｍへと
いったように、次第に小さくなっている。設計則が減少
するにつれ、必要なドーパント分布（ドーパント分布は
基板中の深さの関数としてのドーパントの濃度）は、次
第に達成が困難になっている。これは高濃度のドーパン
トが導入される所望の領域（たとえばソース、ドレイ
ン、エミッタ等）は、小さくなっていくからである。た
とえば、バイポーラトランジスタのエミッタ／ベース接
合中のドーパント分布は、（ｎ−ｐ−ｎトランジスタの
場合）電子が高効率動作のため、薄いベース領域を横切
って移動するよう、注意深く制御しなければならない。
しかし、設計則が減少するにつれ、ＴＥＤ効果は最終的
なドーズ分布中でより重要になる。ＴＥＤ効果は注入エ
ネルギー及びドーズに、依存して変り、従って具体的な
ドーパント分布に必要な条件は、ＴＥＤ効果が重大にな
る時、選択は難しくなる。また、所望のドーパント分布
が導入される領域の深さが減少するにつれ、ドーパント
注入により生じる損傷（すなわち結晶欠陥）は、オフの
時、デバイスの漏れ電流を許容できないほど増加させ、
オンの時、デバイスのキャリヤ移動度を許容できないほ
ど減少させる可能性がある。
ら０．３５μｍへ、０．２５μｍから０．１８μｍへと
いったように、次第に小さくなっている。設計則が減少
するにつれ、必要なドーパント分布（ドーパント分布は
基板中の深さの関数としてのドーパントの濃度）は、次
第に達成が困難になっている。これは高濃度のドーパン
トが導入される所望の領域（たとえばソース、ドレイ
ン、エミッタ等）は、小さくなっていくからである。た
とえば、バイポーラトランジスタのエミッタ／ベース接
合中のドーパント分布は、（ｎ−ｐ−ｎトランジスタの
場合）電子が高効率動作のため、薄いベース領域を横切
って移動するよう、注意深く制御しなければならない。
しかし、設計則が減少するにつれ、ＴＥＤ効果は最終的
なドーズ分布中でより重要になる。ＴＥＤ効果は注入エ
ネルギー及びドーズに、依存して変り、従って具体的な
ドーパント分布に必要な条件は、ＴＥＤ効果が重大にな
る時、選択は難しくなる。また、所望のドーパント分布
が導入される領域の深さが減少するにつれ、ドーパント
注入により生じる損傷（すなわち結晶欠陥）は、オフの
時、デバイスの漏れ電流を許容できないほど増加させ、
オンの時、デバイスのキャリヤ移動度を許容できないほ
ど減少させる可能性がある。
【０００６】ＴＥＤは注入後アニーリング中起り、ドー
パント原子、特にホウ素（Ｂ）及びリン（Ｐ）は注入に
より生じた過剰の自己格子間シリコン（Ｓｉ）により、
望ましくないほど拡散が促進されるという事実から生じ
る。また、注入による過剰自己格子間Ｓｉの発生によ
り、ここで動的クラスタ形成とよばれ、それにより注入
されたドーパント原子が半導体層中でクラスタを形成す
るか凝集する現像が生じる。これらのクラスタ又は凝集
体は不動で、電気的に不活性である。過去においては、
ＴＥＤ及び動的クラスタ形成は関連したデバイス製造上
の問題ではなかったが、今やＴＥＤ及び動的クラスタ形
成は、将来のシリコンデバイス技術で得られる最小デバ
イス寸法に、厳しい制約を課す可能性がある。
パント原子、特にホウ素（Ｂ）及びリン（Ｐ）は注入に
より生じた過剰の自己格子間シリコン（Ｓｉ）により、
望ましくないほど拡散が促進されるという事実から生じ
る。また、注入による過剰自己格子間Ｓｉの発生によ
り、ここで動的クラスタ形成とよばれ、それにより注入
されたドーパント原子が半導体層中でクラスタを形成す
るか凝集する現像が生じる。これらのクラスタ又は凝集
体は不動で、電気的に不活性である。過去においては、
ＴＥＤ及び動的クラスタ形成は関連したデバイス製造上
の問題ではなかったが、今やＴＥＤ及び動的クラスタ形
成は、将来のシリコンデバイス技術で得られる最小デバ
イス寸法に、厳しい制約を課す可能性がある。
【０００７】ＴＥＤ及び結晶欠陥のような注入の効果を
制御することが困難なため、注入を用いずシリコン基板
中にドーパントを導入する技術が探されてきた。たとえ
ば、ウチノ，ティー（Ｕｃｈｉｎｏ，Ｔ）ら“その場ド
ープポリシリコンエミッタ及び急速気相ドーピングベー
スを有する超高速シリコンバイポーラトランジスタ”、
アイ・イー．イー・イー・トランスアクションズ・オン
・エレクトロン・デバイジズ（ＩＥＥＥ Ｔｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ）、第４２：３巻（１９９５）は、所望のホウ素ドー
パント分布をバイポーラトランジスタのベース領域中に
導入するために急速気相ドーピング（ＲＶＤ）が用いら
れ、バイポーラデバイスのエミッタ領域中に所望のリン
ドーパント分布を導入するために、同時ドーピングが用
いられる技術について述べている。ドーパントが基板中
に外方拡散するそのような技術は典型的な場合、高温
（たとえば８５０℃又はそれ以上の温度）アニール又は
長いアニールサイクル時間（たとえば１時間以上）を必
要とする。高温長時間アニールの１つの欠点は、デバイ
スの一領域を、アニールの効果から分離する方法がない
ことである。従って、可能性のあるアニール条件は、最
低の熱的余裕をもつ基板の領域により制限される。従っ
て、この効果が局在されるアニールプロセスは、基板の
別の領域に悪影響を及ぼさず所望のドーパント分布を得
るため、時間及び温度が単独に操作できないような例で
望ましい。
制御することが困難なため、注入を用いずシリコン基板
中にドーパントを導入する技術が探されてきた。たとえ
ば、ウチノ，ティー（Ｕｃｈｉｎｏ，Ｔ）ら“その場ド
ープポリシリコンエミッタ及び急速気相ドーピングベー
スを有する超高速シリコンバイポーラトランジスタ”、
アイ・イー．イー・イー・トランスアクションズ・オン
・エレクトロン・デバイジズ（ＩＥＥＥ Ｔｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ）、第４２：３巻（１９９５）は、所望のホウ素ドー
パント分布をバイポーラトランジスタのベース領域中に
導入するために急速気相ドーピング（ＲＶＤ）が用いら
れ、バイポーラデバイスのエミッタ領域中に所望のリン
ドーパント分布を導入するために、同時ドーピングが用
いられる技術について述べている。ドーパントが基板中
に外方拡散するそのような技術は典型的な場合、高温
（たとえば８５０℃又はそれ以上の温度）アニール又は
長いアニールサイクル時間（たとえば１時間以上）を必
要とする。高温長時間アニールの１つの欠点は、デバイ
スの一領域を、アニールの効果から分離する方法がない
ことである。従って、可能性のあるアニール条件は、最
低の熱的余裕をもつ基板の領域により制限される。従っ
て、この効果が局在されるアニールプロセスは、基板の
別の領域に悪影響を及ぼさず所望のドーパント分布を得
るため、時間及び温度が単独に操作できないような例で
望ましい。
【０００８】
【本発明の要約】本発明は半導体デバイス作製プロセ
ス、より具体的には浅い接合を有するデバイスの作製プ
ロセスに係る。本発明の目的は、約０．２μｍ又はそれ
以下の深さを有する接合である。本発明のプロセスにお
いて、格子間シリコンは基板の一領域中に導入される。
格子間シリコンの濃度が約６×１０16／cm3 ないし約３
×１０21／cm3 であると有利である。その領域には、シ
リコン基板中に格子間シリコンが導入される前又は後
に、所望の不純物がドープされる。
ス、より具体的には浅い接合を有するデバイスの作製プ
ロセスに係る。本発明の目的は、約０．２μｍ又はそれ
以下の深さを有する接合である。本発明のプロセスにお
いて、格子間シリコンは基板の一領域中に導入される。
格子間シリコンの濃度が約６×１０16／cm3 ないし約３
×１０21／cm3 であると有利である。その領域には、シ
リコン基板中に格子間シリコンが導入される前又は後
に、所望の不純物がドープされる。
【０００９】本発明のプロセスにおいて、所望の濃度の
格子間シリコン原子を半導体基板中に導入するために、
非ドーパントのイオン注入が用いられる。基板がシリコ
ン又はシリコン−ゲルマニウム基板である本発明の実施
例において、基板中に格子間シリコン原子を発生させる
ために、シリコン原子を用いるなら有利である。しか
し、アルゴン、ネオン及びゲルマニウムといった他の非
ドーパント（すなわち、アニールに続いてシリコン格子
中に導入されたとき、シリコン禁制帯に影響を及ぼさな
い原子）は適当と考えられる。格子間原子は領域にリン
又はホウ素がドープされる前又は後に、所望の量、領域
中に導入される。格子間原子及びドーパントの両方が基
板中に導入された後、所望のドーパント分布を得るため
に、基板は熱アニールする。
格子間シリコン原子を半導体基板中に導入するために、
非ドーパントのイオン注入が用いられる。基板がシリコ
ン又はシリコン−ゲルマニウム基板である本発明の実施
例において、基板中に格子間シリコン原子を発生させる
ために、シリコン原子を用いるなら有利である。しか
し、アルゴン、ネオン及びゲルマニウムといった他の非
ドーパント（すなわち、アニールに続いてシリコン格子
中に導入されたとき、シリコン禁制帯に影響を及ぼさな
い原子）は適当と考えられる。格子間原子は領域にリン
又はホウ素がドープされる前又は後に、所望の量、領域
中に導入される。格子間原子及びドーパントの両方が基
板中に導入された後、所望のドーパント分布を得るため
に、基板は熱アニールする。
【００１０】基板中のドーパント分布を調整するため
に、熱アニールとともに、非ドーパントの注入が用いら
れる。注入は一時的促進拡散（ＴＥＤ）によりドーパン
ト分布に影響を与えるから、ＴＥＤにより影響を受ける
ドーパントのみが、本発明のプロセスで用いられる。Ｔ
ＥＤにより影響を受けるドーパントの例は、ホウ素及び
リンである。
に、熱アニールとともに、非ドーパントの注入が用いら
れる。注入は一時的促進拡散（ＴＥＤ）によりドーパン
ト分布に影響を与えるから、ＴＥＤにより影響を受ける
ドーパントのみが、本発明のプロセスで用いられる。Ｔ
ＥＤにより影響を受けるドーパントの例は、ホウ素及び
リンである。
【００１１】基板中にドーパントを導入する技術は、当
業者には良く知られている。基板中に約５×１０16欠陥
／cm3 を越える点欠陥を導入しない条件なら、従来の条
件は適当と考えられる。点欠陥の数に制限があるため、
基板上に多結晶材料のドープ層を形成し、多結晶材料か
ら基板中にドーパントを追いやる条件に基板を置くこと
により、基板をドープするのが有利である。ドーパント
を基板中に追いやるのに用いられる条件は、適当な量の
ドーパントが基板中に導入され、基板中にドーパントの
濃度勾配ができるなら、厳密さを必要としない。しか
し、もし基板中のドーパント濃度が一様なら、分布はＴ
ＥＤにより適切な影響を受けないであろう。たとえばシ
リコン基板をドーパントガスを含む気体中に置いたり注
入といった基板中にドーパントを追いやる他の従来の手
段も、適当と考えられる。しかし、もし基板中にドーパ
ントを導入するために注入を用いるなら、注入により生
じる損傷を指定された濃度以下に減するため、基板は適
切にアニールしなければならない。
業者には良く知られている。基板中に約５×１０16欠陥
／cm3 を越える点欠陥を導入しない条件なら、従来の条
件は適当と考えられる。点欠陥の数に制限があるため、
基板上に多結晶材料のドープ層を形成し、多結晶材料か
ら基板中にドーパントを追いやる条件に基板を置くこと
により、基板をドープするのが有利である。ドーパント
を基板中に追いやるのに用いられる条件は、適当な量の
ドーパントが基板中に導入され、基板中にドーパントの
濃度勾配ができるなら、厳密さを必要としない。しか
し、もし基板中のドーパント濃度が一様なら、分布はＴ
ＥＤにより適切な影響を受けないであろう。たとえばシ
リコン基板をドーパントガスを含む気体中に置いたり注
入といった基板中にドーパントを追いやる他の従来の手
段も、適当と考えられる。しかし、もし基板中にドーパ
ントを導入するために注入を用いるなら、注入により生
じる損傷を指定された濃度以下に減するため、基板は適
切にアニールしなければならない。
【００１２】次に、基板中の点欠陥の濃度が約６×１０
16原子／cm3 ないし約３×１０21原子／cm3 になるよう
に選択されたドーズ及びエネルギーを用いて、非ドーパ
ントを基板中に注入する。約０．１ｋｅＶないし約１０
ＭｅＶの注入エネルギーの場合、これは約６×１０11原
子／cm2 ないし約３×１０16原子／cm2 の範囲の注入ド
ーズに対応する。
16原子／cm3 ないし約３×１０21原子／cm3 になるよう
に選択されたドーズ及びエネルギーを用いて、非ドーパ
ントを基板中に注入する。約０．１ｋｅＶないし約１０
ＭｅＶの注入エネルギーの場合、これは約６×１０11原
子／cm2 ないし約３×１０16原子／cm2 の範囲の注入ド
ーズに対応する。
【００１３】次に、ドーパントをその領域中に追いやる
ため、約７００℃ないし約９５０℃の範囲の温度で基板
をアニールする。基板中に格子間原子が存在することに
より、基板中のドーパントの拡散が促進される。注入条
件及びアニール温度は、基板中にドーパントの所望の分
布（ドーパント分布）が得られるよう選択される。も
し、基板を約７５０℃ないし約８５０℃の範囲の温度で
アニールするなら有利である。
ため、約７００℃ないし約９５０℃の範囲の温度で基板
をアニールする。基板中に格子間原子が存在することに
より、基板中のドーパントの拡散が促進される。注入条
件及びアニール温度は、基板中にドーパントの所望の分
布（ドーパント分布）が得られるよう選択される。も
し、基板を約７５０℃ないし約８５０℃の範囲の温度で
アニールするなら有利である。
【００１４】
【詳細な記述】本発明のプロセスは、結晶基板中のドー
パントの分布（すなわちドーパント分布）を制御するた
めに用いられる。先に述べたように、サブミクロンデバ
イスの寸法が減少するにつれ、基板中のドーパント分布
はより厳密に制御しなければならない。注入又は熱的ド
ライブイン（たとえば熱アニール）という基板中へドー
パントを追いやる方法のため、ドーパント分布を適切に
制御することが難しく、特に浅い接合（すなわち０．２
μｍ又はそれ以下の深さを有する接合）では難しい。本
明細書の目的では、接合の深さはドーパントの濃度が１
×１０17原子／cm3 又はそれ以上である基板中の深さと
定義される。
パントの分布（すなわちドーパント分布）を制御するた
めに用いられる。先に述べたように、サブミクロンデバ
イスの寸法が減少するにつれ、基板中のドーパント分布
はより厳密に制御しなければならない。注入又は熱的ド
ライブイン（たとえば熱アニール）という基板中へドー
パントを追いやる方法のため、ドーパント分布を適切に
制御することが難しく、特に浅い接合（すなわち０．２
μｍ又はそれ以下の深さを有する接合）では難しい。本
明細書の目的では、接合の深さはドーパントの濃度が１
×１０17原子／cm3 又はそれ以上である基板中の深さと
定義される。
【００１５】本発明のプロセスにおいて、結晶基板中の
ドーパントのその後の分布を制御するために、非ドーパ
ント原子（たとえば、シリコン基板の禁制帯に影響を与
えないシリコン又は他の原子）が用いられる。注入のエ
ネルギー及びドーズは、基板中に所望のドーパント分布
が得られるよう選択される。
ドーパントのその後の分布を制御するために、非ドーパ
ント原子（たとえば、シリコン基板の禁制帯に影響を与
えないシリコン又は他の原子）が用いられる。注入のエ
ネルギー及びドーズは、基板中に所望のドーパント分布
が得られるよう選択される。
【００１６】もし、ドーパントが最初に基板中に導入さ
れれば有利である（しかし、必要ではない）。結晶基板
中にドーパントを導入する従来の条件は、それにより基
板中に約５×１０16欠陥／cm3 を越える点欠陥濃度が導
入されないなら、適当と考えられる。もし、ドーパント
が基板上のドーパント源から、基板中に導入されるなら
有利である。この方法は堆積中、高濃度ドープ（たとえ
ば１×１０20原子／cm3 を越えるドーパント濃度）され
た多結晶シリコン又は結晶シリコン又はシリコン・ゲル
マニウムの堆積層及びドーパント気体からのドーパント
の導入を含む。ＴＥＤがドーパントの所望の分布に影響
を与えるよう、基板中で生じるドーパント濃度は、ある
程度不均一でなければならない。
れれば有利である（しかし、必要ではない）。結晶基板
中にドーパントを導入する従来の条件は、それにより基
板中に約５×１０16欠陥／cm3 を越える点欠陥濃度が導
入されないなら、適当と考えられる。もし、ドーパント
が基板上のドーパント源から、基板中に導入されるなら
有利である。この方法は堆積中、高濃度ドープ（たとえ
ば１×１０20原子／cm3 を越えるドーパント濃度）され
た多結晶シリコン又は結晶シリコン又はシリコン・ゲル
マニウムの堆積層及びドーパント気体からのドーパント
の導入を含む。ＴＥＤがドーパントの所望の分布に影響
を与えるよう、基板中で生じるドーパント濃度は、ある
程度不均一でなければならない。
【００１７】次に、基板中に約６×１０16原子／cm3 な
いし約３×１０21原子／cm3 の点欠陥濃度を生じるよう
選択されたドーズ及びエネルギーを用いて、基板中に非
ドーパントが注入される。０．１ｋｅＶないし約１Ｍｅ
Ｖの注入エネルギーの場合、これは約６×１０11原子／
cm2 ないし約３×１０16原子／cm2 の範囲の注入ドーズ
に対応する。
いし約３×１０21原子／cm3 の点欠陥濃度を生じるよう
選択されたドーズ及びエネルギーを用いて、基板中に非
ドーパントが注入される。０．１ｋｅＶないし約１Ｍｅ
Ｖの注入エネルギーの場合、これは約６×１０11原子／
cm2 ないし約３×１０16原子／cm2 の範囲の注入ドーズ
に対応する。
【００１８】次に、基板はアニールされる。アニールの
温度は基板中にドーパントの所望の分布が生じるよう選
択される。この点に関し、ある種のドーパント（たとえ
ばホウ素、リン）のみの分布が、非ドーパント注入とそ
れに続くアニールの組合わさった効果により生じるＴＥ
Ｄにより、影響を受ける。アニールの温度は約７００℃
ないし約９５０℃の範囲でよい。約７５０℃ないし約８
５０℃の範囲の温度でアニールするのが最も有利であ
る。この範囲のアニール温度により、望ましいドーパン
ト分布が得られ、熱的な余裕（すなわち有害な結果が生
じずプロセス中基板を露出できる許容温度）が制限され
たプロセスと両立する。
温度は基板中にドーパントの所望の分布が生じるよう選
択される。この点に関し、ある種のドーパント（たとえ
ばホウ素、リン）のみの分布が、非ドーパント注入とそ
れに続くアニールの組合わさった効果により生じるＴＥ
Ｄにより、影響を受ける。アニールの温度は約７００℃
ないし約９５０℃の範囲でよい。約７５０℃ないし約８
５０℃の範囲の温度でアニールするのが最も有利であ
る。この範囲のアニール温度により、望ましいドーパン
ト分布が得られ、熱的な余裕（すなわち有害な結果が生
じずプロセス中基板を露出できる許容温度）が制限され
たプロセスと両立する。
【００１９】たとえば、本発明の一実施例において、こ
のプロセスはＢｉＣＭＯＳデバイスを作製するために用
いられる。そのようなデバイスを作製する時、バイポー
ラデバイスのベース及びエミッタは、相補金属−酸化物
−半導体（ＣＭＯＳ）デバイスが先に作製されている基
板上に作製される。従って、バイポーラデバイスのベー
ス及びエミッタ領域を作製する時、基板はＣＭＯＳデバ
イスに損傷を与えないように、約７５０℃を越える温度
に置くことはできない。本発明のプロセスの一実施例に
おいて、ホウ素ドープポリシリコン層をバイポーラデバ
イス領域上に堆積させる。次に、界面の酸化物を破壊す
るために、急速熱アニール工程を基板に施す。別の実施
例において、ドーパント気体から直接ドーピングするこ
とにより、高濃度ドープの非常に浅い（すなわち０．１
μｍ以下）ホウ素層が得られる。次に、ホウ素注入領域
に、約１×１０13原子／cm2 ないし約１×１０14原子／
cm2 の範囲のドーズ及び約１３０ｋｅＶないし約１８０
ｋｅＶの範囲のエネルギーでシリコンを注入する。次
に、基板を約７００℃ないし約８５０℃の温度で、所望
の深さをもつベースが生じるのに十分な時間、アニール
する。ベースの深さは、少なくとも約１×１０17／cm3
のホウ素ドーパント濃度を有する基板中の深さである。
のプロセスはＢｉＣＭＯＳデバイスを作製するために用
いられる。そのようなデバイスを作製する時、バイポー
ラデバイスのベース及びエミッタは、相補金属−酸化物
−半導体（ＣＭＯＳ）デバイスが先に作製されている基
板上に作製される。従って、バイポーラデバイスのベー
ス及びエミッタ領域を作製する時、基板はＣＭＯＳデバ
イスに損傷を与えないように、約７５０℃を越える温度
に置くことはできない。本発明のプロセスの一実施例に
おいて、ホウ素ドープポリシリコン層をバイポーラデバ
イス領域上に堆積させる。次に、界面の酸化物を破壊す
るために、急速熱アニール工程を基板に施す。別の実施
例において、ドーパント気体から直接ドーピングするこ
とにより、高濃度ドープの非常に浅い（すなわち０．１
μｍ以下）ホウ素層が得られる。次に、ホウ素注入領域
に、約１×１０13原子／cm2 ないし約１×１０14原子／
cm2 の範囲のドーズ及び約１３０ｋｅＶないし約１８０
ｋｅＶの範囲のエネルギーでシリコンを注入する。次
に、基板を約７００℃ないし約８５０℃の温度で、所望
の深さをもつベースが生じるのに十分な時間、アニール
する。ベースの深さは、少なくとも約１×１０17／cm3
のホウ素ドーパント濃度を有する基板中の深さである。
【００２０】ある種のドーパントのみがＴＥＤの影響を
受けるから、本発明のプロセスは、基板中の２つのドー
パントの分布を、独立に制御するために用いられる。た
とえば、ホウ素のドーパント分布はＴＥＤの影響を受
け、ひ素のドーパント分布は影響を受けない。バイポー
ラデバイスのエミッタ及びベース領域の形成において、
非常に浅いエミッタを形成するために、基板中にひ素が
導入され、より深いベースを形成するために、基板中に
ホウ素が導入される。両方のドーパントは、ドープされ
たポリシリコンの上部層とドープされたポリシリコンか
らドーパントを基板中に追いやるための条件又はドーパ
ント気体から基板中に直接ドープするといった従来の手
法により、基板中に導入される。
受けるから、本発明のプロセスは、基板中の２つのドー
パントの分布を、独立に制御するために用いられる。た
とえば、ホウ素のドーパント分布はＴＥＤの影響を受
け、ひ素のドーパント分布は影響を受けない。バイポー
ラデバイスのエミッタ及びベース領域の形成において、
非常に浅いエミッタを形成するために、基板中にひ素が
導入され、より深いベースを形成するために、基板中に
ホウ素が導入される。両方のドーパントは、ドープされ
たポリシリコンの上部層とドープされたポリシリコンか
らドーパントを基板中に追いやるための条件又はドーパ
ント気体から基板中に直接ドープするといった従来の手
法により、基板中に導入される。
【００２１】基板中のある種のドーパントの拡散に対す
る非ドーパントの選択的な効果が、図１Ａ及び図１Ｂに
より示されている。図１Ａ及び図１Ｂは基板中のひ素ド
ープエミッタ領域（１０）、ホウ素ドープベース領域
（２０）及びリンドープコレクタ領域（３０）の深さを
示す。非ドーパントは図１Ｂ中のほう素ドープベース領
域（２０）中にのみ導入される。図１Ａ及び図１Ｂ中の
ひ素ドープエミッタ領域の深さは同じである。このこと
は非ドーパントはこれらの領域の深さには影響を及ぼさ
ないことを示している。リンドープ領域（３０）の深さ
は、リンドーパントが一様に分布しているため、すなわ
ち基板中のリンの濃度勾配がゼロであるため影響を受け
ない。しかし、ホウ素ドープベースの深さは、図１Ａ中
より図１Ｂ中で著しく大きい。このことは非ドーパント
が基板中のホウ素ドーパントの分布に著しく影響するこ
とを示している。
る非ドーパントの選択的な効果が、図１Ａ及び図１Ｂに
より示されている。図１Ａ及び図１Ｂは基板中のひ素ド
ープエミッタ領域（１０）、ホウ素ドープベース領域
（２０）及びリンドープコレクタ領域（３０）の深さを
示す。非ドーパントは図１Ｂ中のほう素ドープベース領
域（２０）中にのみ導入される。図１Ａ及び図１Ｂ中の
ひ素ドープエミッタ領域の深さは同じである。このこと
は非ドーパントはこれらの領域の深さには影響を及ぼさ
ないことを示している。リンドープ領域（３０）の深さ
は、リンドーパントが一様に分布しているため、すなわ
ち基板中のリンの濃度勾配がゼロであるため影響を受け
ない。しかし、ホウ素ドープベースの深さは、図１Ａ中
より図１Ｂ中で著しく大きい。このことは非ドーパント
が基板中のホウ素ドーパントの分布に著しく影響するこ
とを示している。
【００２２】ホウ素及びひ素ドーパントの両方が基板中
に導入された後、非ドーパントがデバイスのエミッタ／
ベース領域中に導入される。次に、低温アニール（たと
えば７５０℃）が行われる。アニールの温度は、（アニ
ール中のひ素原子の分布が非ドーパント格子間原子の存
在により影響を受けないため）非常に浅いひ素接合とよ
り深いホウ素接合を生じるのに十分低い。
に導入された後、非ドーパントがデバイスのエミッタ／
ベース領域中に導入される。次に、低温アニール（たと
えば７５０℃）が行われる。アニールの温度は、（アニ
ール中のひ素原子の分布が非ドーパント格子間原子の存
在により影響を受けないため）非常に浅いひ素接合とよ
り深いホウ素接合を生じるのに十分低い。
【００２３】本発明のプロセスは基板中への非ドーパン
トの注入及びドーパントの導入が独立に制御され、所望
のドーパント分布が得られるという点で、従来技術より
有利である。従って、熱的余裕が制限されているプロセ
スにおいて、アニールとの組合せによって非ドーパント
の注入により生じるＴＥＤを用いて、所望のドーパント
分布が得られ、そのため基板の他の領域に悪影響を与え
るアニール条件の使用が避けられる。
トの注入及びドーパントの導入が独立に制御され、所望
のドーパント分布が得られるという点で、従来技術より
有利である。従って、熱的余裕が制限されているプロセ
スにおいて、アニールとの組合せによって非ドーパント
の注入により生じるＴＥＤを用いて、所望のドーパント
分布が得られ、そのため基板の他の領域に悪影響を与え
るアニール条件の使用が避けられる。
【００２４】実施例１ 名目上５×１０20／cm3 の濃度にホウ素をドープした１
００ｎｍのポリシリコン層を、シリコンウエハ上に堆積
させた。ポリシリコンとバルクウエハ間の界面における
酸化物を砕くため、ウエハを１０５０℃でアニールし
た。試料は下の表１に要約した各種ドーズで、シリコン
イオンを注入した。注入のエネルギーは１４０ｋｅＶで
あった。注入後、下の表１に要約したように、７５０
℃、８２５℃又は９００℃で３０分間、試料をアニール
した。
００ｎｍのポリシリコン層を、シリコンウエハ上に堆積
させた。ポリシリコンとバルクウエハ間の界面における
酸化物を砕くため、ウエハを１０５０℃でアニールし
た。試料は下の表１に要約した各種ドーズで、シリコン
イオンを注入した。注入のエネルギーは１４０ｋｅＶで
あった。注入後、下の表１に要約したように、７５０
℃、８２５℃又は９００℃で３０分間、試料をアニール
した。
【表１】 シリコンの注入の効果とその後のポリシリコン層からシ
リコン基板中へのホウ素拡散に対するアニールの効果を
決めるため、試料に対し、二次イオン質量分析（ＳＩＭ
Ｓ）を行った。
リコン基板中へのホウ素拡散に対するアニールの効果を
決めるため、試料に対し、二次イオン質量分析（ＳＩＭ
Ｓ）を行った。
【００２５】図２は試料Ａ−Ｆについて、基板中の深さ
の関数として、ホウ素の濃度を示す。図２を参照する
と、試料Ａ（シリコン注入及びアニールなし）及び試料
Ｂ（シリコン注入はなくアニールはあり）についての接
合深さ（ホウ素濃度が少なくとも１×１０17原子／cm3
である深さと定義される）は、ほとんど同じである。試
料Ｃ−Ｅの接合深さは、接合がシリコン注入ドーズの増
加とともに増加することを示している。しかし、試料Ｄ
はシリコンドーズが６×１０13原子／cm2 から２×１０
14原子／cm2 まで増した時、接合深さはそれ以上増加し
ないことを示している。図２はシリコン注入を用いるこ
とにより、約８０ｎｍだけ接合深さが増したことを示
す。
の関数として、ホウ素の濃度を示す。図２を参照する
と、試料Ａ（シリコン注入及びアニールなし）及び試料
Ｂ（シリコン注入はなくアニールはあり）についての接
合深さ（ホウ素濃度が少なくとも１×１０17原子／cm3
である深さと定義される）は、ほとんど同じである。試
料Ｃ−Ｅの接合深さは、接合がシリコン注入ドーズの増
加とともに増加することを示している。しかし、試料Ｄ
はシリコンドーズが６×１０13原子／cm2 から２×１０
14原子／cm2 まで増した時、接合深さはそれ以上増加し
ないことを示している。図２はシリコン注入を用いるこ
とにより、約８０ｎｍだけ接合深さが増したことを示
す。
【００２６】図３は試料Ａ、Ｇ、Ｉ及びＫについての基
板中の深さの関数として、ホウ素の濃度を示す。基板Ｇ
（シリコンの注入はなく、８２５℃でアニール）の接合
深さは、基板Ｂの接合深さより著しく大きかった。その
理由は、より高温でのアニール（基板Ｂの７５０℃に対
し８２５℃）にある。従って、シリコン注入に起因する
８２５℃においてアニールされた基板の接合深さの増加
は、幾分小さい。図３は８２５℃のアニールでもシリコ
ン注入は更に接合深さを増すことを示している。しか
し、増加の量は、７５０℃アニールでシリコン注入が接
合深さを増加させた量に比べ小さかった。
板中の深さの関数として、ホウ素の濃度を示す。基板Ｇ
（シリコンの注入はなく、８２５℃でアニール）の接合
深さは、基板Ｂの接合深さより著しく大きかった。その
理由は、より高温でのアニール（基板Ｂの７５０℃に対
し８２５℃）にある。従って、シリコン注入に起因する
８２５℃においてアニールされた基板の接合深さの増加
は、幾分小さい。図３は８２５℃のアニールでもシリコ
ン注入は更に接合深さを増すことを示している。しか
し、増加の量は、７５０℃アニールでシリコン注入が接
合深さを増加させた量に比べ小さかった。
【００２７】図４は試料Ａ、Ｈ、Ｊ及びＬについての基
板中の深さの関数として、ホウ素の濃度を示す。図４は
高温アニールは接合深さに支配的な効果をもち、シリコ
ン注入は接合深さには非常に小さな効果をもつだけであ
ることを示している。事実、６×１０13原子／ｃｍ2 の
ドーズのシリコン注入と９００℃におけるその後のアニ
ール（試料Ｌ）によって、シリコン注入がなく、９００
℃のアニール（試料Ｈ）で得られた接合深さより、約１
０ｎｍ接合深さは増加した。それに対し、試料Ｅの接合
深さ（同じドーズ及びエネルギーのシリコン注入である
が７５０℃のアニールの結果）は、試料Ｂの接合深さ
（シリコン注入はなく、７５０℃でアニールの結果）よ
り、８０ｎｍ大きかった。明らかに、より低いアニール
温度において、ドーピング分布に対するシリコン注入の
効果は、約９００℃またはそれ以上の温度における効果
より大きい。
板中の深さの関数として、ホウ素の濃度を示す。図４は
高温アニールは接合深さに支配的な効果をもち、シリコ
ン注入は接合深さには非常に小さな効果をもつだけであ
ることを示している。事実、６×１０13原子／ｃｍ2 の
ドーズのシリコン注入と９００℃におけるその後のアニ
ール（試料Ｌ）によって、シリコン注入がなく、９００
℃のアニール（試料Ｈ）で得られた接合深さより、約１
０ｎｍ接合深さは増加した。それに対し、試料Ｅの接合
深さ（同じドーズ及びエネルギーのシリコン注入である
が７５０℃のアニールの結果）は、試料Ｂの接合深さ
（シリコン注入はなく、７５０℃でアニールの結果）よ
り、８０ｎｍ大きかった。明らかに、より低いアニール
温度において、ドーピング分布に対するシリコン注入の
効果は、約９００℃またはそれ以上の温度における効果
より大きい。
【００２８】実施例２ バイポーラデバイスの特性は、基板中のドーパント分布
に対するＴＥＤの効果を制御することにより、制御され
る。この効果は、試料Ａ、Ｃ、Ｄ及びＦのホウ素ドーパ
ント分布をもつベースを有するバイポーラデバイスの電
気的特性をモデル化することにより示された。用いたモ
デルは、ピント・エム・アール（Pint,M.R.）ら、“集
積プロセス及びデバイスシミュレーションを用いたサブ
ミクロンＢｉＣＭＯＳ技術におけるバイポーラトランジ
スタの三次元評価”、アイ・イー・ディー・エム（ＩＥ
ＤＭ）、第９２巻、９２３−９２６頁（１９９２）に述
べられている。これはここに参照文献として述べられて
いる。
に対するＴＥＤの効果を制御することにより、制御され
る。この効果は、試料Ａ、Ｃ、Ｄ及びＦのホウ素ドーパ
ント分布をもつベースを有するバイポーラデバイスの電
気的特性をモデル化することにより示された。用いたモ
デルは、ピント・エム・アール（Pint,M.R.）ら、“集
積プロセス及びデバイスシミュレーションを用いたサブ
ミクロンＢｉＣＭＯＳ技術におけるバイポーラトランジ
スタの三次元評価”、アイ・イー・ディー・エム（ＩＥ
ＤＭ）、第９２巻、９２３−９２６頁（１９９２）に述
べられている。これはここに参照文献として述べられて
いる。
【００２９】ソフトウエアを用い、ベース−エミッタ電
圧の関数として、コレクタ電流をモデル化した。図５に
示されるように、すべての分布がバイポーラデバイスと
して機能するためのコレクタ電流とエミッタ電圧間の必
要な関係を持つデバイスを生じるのではない。具体的に
は、非ドーパント注入及びアニールなしで得られたホウ
素ドーパント分布（表１中のＡ）を有するデバイスのコ
レクタ電流及びベース−エミッタ電圧間のモデル化され
た関係が、図５中で線（１１０）により表わされてい
る。エミッタ電圧が変わっても、コレクタ電流が一定に
保たれているため、このデバイスは許容されなかった。
従って、コレクタ電流は制御できなかった。
圧の関数として、コレクタ電流をモデル化した。図５に
示されるように、すべての分布がバイポーラデバイスと
して機能するためのコレクタ電流とエミッタ電圧間の必
要な関係を持つデバイスを生じるのではない。具体的に
は、非ドーパント注入及びアニールなしで得られたホウ
素ドーパント分布（表１中のＡ）を有するデバイスのコ
レクタ電流及びベース−エミッタ電圧間のモデル化され
た関係が、図５中で線（１１０）により表わされてい
る。エミッタ電圧が変わっても、コレクタ電流が一定に
保たれているため、このデバイスは許容されなかった。
従って、コレクタ電流は制御できなかった。
【００３０】表１の試料Ｃの条件で得られたホウ素ドー
パント分布を有するデバイスのコレクタ電流とベース−
エミッタ電圧間の関係もモデル化され、図５中の線（１
２０）で示されている。このモデル上のデバイスも、コ
レクタ電流が制御できないため許容できなかった。表１
の試料Ｄの条件で得られたホウ素ドーパント分布を有す
るデバイスのコレクタ電流及びベース−エミッタ電圧間
の関係もモデル化され、図５中に線（１３０）で示され
ている。コレクタ電流はエミッタ電圧の変化にある程度
反応したが、広範囲のエミッタ電圧に対し、コレクタ電
流は本質的な変化を示さなかったため、この応答は許容
できなかった。従って、このモデル化されたデバイスは
許容できるバイポーラ動作を示さなかった。
パント分布を有するデバイスのコレクタ電流とベース−
エミッタ電圧間の関係もモデル化され、図５中の線（１
２０）で示されている。このモデル上のデバイスも、コ
レクタ電流が制御できないため許容できなかった。表１
の試料Ｄの条件で得られたホウ素ドーパント分布を有す
るデバイスのコレクタ電流及びベース−エミッタ電圧間
の関係もモデル化され、図５中に線（１３０）で示され
ている。コレクタ電流はエミッタ電圧の変化にある程度
反応したが、広範囲のエミッタ電圧に対し、コレクタ電
流は本質的な変化を示さなかったため、この応答は許容
できなかった。従って、このモデル化されたデバイスは
許容できるバイポーラ動作を示さなかった。
【００３１】表１の試料Ｆの条件で得られたホウ素ドー
パント分布を有するデバイスのコレクタ電流及びベース
−エミッタ電圧間の関係もモデル化され、図５中の線
（１４０）として示されている。このモデル化されたデ
バイスは、コレクタ電流がエミッタ電圧により、適切に
制御されたため、許容できるバイポーラ動作を示した。
パント分布を有するデバイスのコレクタ電流及びベース
−エミッタ電圧間の関係もモデル化され、図５中の線
（１４０）として示されている。このモデル化されたデ
バイスは、コレクタ電流がエミッタ電圧により、適切に
制御されたため、許容できるバイポーラ動作を示した。
【００３２】このように、本発明のプロセスは、所望の
動作特性を有するデバイスを実現するため、基板中のド
ーパント分布を調整するために用いることができる。本
プロセスにおいて、ＴＥＤは効果を局在するために用い
られる。すなわち、ドーパント分布は非ドーパントが注
入された基板の領域中でのみ影響を受ける。これは基板
全体に影響する高温アニールとは異なる。このプロセス
により、ある種のドーパント分布が望ましいが熱的余裕
（すなわち、害なく基板を露出できる最大許容温度）が
所望のドーパント分布にのみ影響を与える温度の使用を
制限するような例で、明らかな利点が生じる。低温アニ
ールとともに、非ドーパントの注入を用いることによ
り、所望のドーパント分布に影響を与え、改善されたプ
ロセスの柔軟性が得られる。
動作特性を有するデバイスを実現するため、基板中のド
ーパント分布を調整するために用いることができる。本
プロセスにおいて、ＴＥＤは効果を局在するために用い
られる。すなわち、ドーパント分布は非ドーパントが注
入された基板の領域中でのみ影響を受ける。これは基板
全体に影響する高温アニールとは異なる。このプロセス
により、ある種のドーパント分布が望ましいが熱的余裕
（すなわち、害なく基板を露出できる最大許容温度）が
所望のドーパント分布にのみ影響を与える温度の使用を
制限するような例で、明らかな利点が生じる。低温アニ
ールとともに、非ドーパントの注入を用いることによ
り、所望のドーパント分布に影響を与え、改善されたプ
ロセスの柔軟性が得られる。
【図１Ａ】２つの異なるデバイスのひ素ドープエミッ
タ、ホウ素ドープベース及びリンドープコレクタの深さ
を示し、アニール前には基板中に非ドーパントが導入さ
れていない場合の図である。
タ、ホウ素ドープベース及びリンドープコレクタの深さ
を示し、アニール前には基板中に非ドーパントが導入さ
れていない場合の図である。
【図１Ｂ】２つの異なるデバイスのひ素ドープエミッ
タ、ホウ素ドープベース及びリンドープコレクタの深さ
を示し、アニール前に基板中に非ドーパントが導入され
ている場合の図である。
タ、ホウ素ドープベース及びリンドープコレクタの深さ
を示し、アニール前に基板中に非ドーパントが導入され
ている場合の図である。
【図２】１）非ドーパントの注入及びアニールがなく、
２）非ドーパントの注入がなく７５０℃でのアニールが
あり、３）各種ドーズでシリコンが注入され、７５０℃
でアニールされた基板中のホウ素ドーパントの分布を比
較した図である。
２）非ドーパントの注入がなく７５０℃でのアニールが
あり、３）各種ドーズでシリコンが注入され、７５０℃
でアニールされた基板中のホウ素ドーパントの分布を比
較した図である。
【図３】１）非ドーパントの注入及びアニールがなく、
２）非ドーパントの注入がなく、８５０℃でのアニール
があり、３）各種ドーズでシリコンが注入され、８５０
℃でアニールされた基板中のホウ素ドーパントの分布を
比較した図である。
２）非ドーパントの注入がなく、８５０℃でのアニール
があり、３）各種ドーズでシリコンが注入され、８５０
℃でアニールされた基板中のホウ素ドーパントの分布を
比較した図である。
【図４】１）非ドーパントの注入及びアニールがなく、
２）非ドーパントの注入がなく、９００℃でのアニール
があり、３）各種ドーズでシリコンが注入され、９００
℃でアニールされた基板中のホウ素ドーパントの分布を
比較した図である。
２）非ドーパントの注入がなく、９００℃でのアニール
があり、３）各種ドーズでシリコンが注入され、９００
℃でアニールされた基板中のホウ素ドーパントの分布を
比較した図である。
【図５】ドーパントの分布が１）非ドーパント及びアニ
ールがなく、２）３つの異なるドーズでシリコンを注入
し、７５０℃でアニールすることにより得られたデバイ
スのモデル化された動作を比較する図である。
ールがなく、２）３つの異なるドーズでシリコンを注入
し、７５０℃でアニールすることにより得られたデバイ
スのモデル化された動作を比較する図である。
１０ ひ素ドープエミッタ領域 ２０ ホウ素ドープベース領域 ３０ リンドープコレクタ領域、リンドープ領域 １１０、１２０、１３０、１４０ 線
フロントページの続き (72)発明者 シー−ホン−ハ ユオン アメリカ合衆国 07922 ニュージャーシ ィ，バークレイ ハイツ，ルトガーズ ア ヴェニュー 178 (72)発明者 ヤ−ホン クサイ アメリカ合衆国 08822 ニュージャーシ ィ，フレミントン，イーウィング ドライ ヴ ５
Claims (6)
- 【請求項１】 基板中にドーパントの所望の分布を選択
する工程；ドーパント及び非ドーパントを基板の同じ領
域中に導入し、非ドーパントの濃度とその配置は、一時
的促進拡散により、ドーパントが基板中に拡散するよう
に選択される工程；基板中にドーパントの所望の分布が
生じるよう選択された高い温度及び時間で、基板をアニ
ールする工程を含むデバイスの製造方法。 - 【請求項２】 非ドーパントは基板の禁制帯に影響を与
えない請求項１記載の製造方法。 - 【請求項３】 基板はシリコン基板で、非ドーパントは
シリコン、アルゴン、ネオン及びゲルマニウムから成る
グループから選択される請求項２記載の製造方法。 - 【請求項４】 基板中の非ドーパントの濃度は、約６×
１０16原子／cm3 ないし約３×１０21原子／cm3 である
請求項３記載の製造方法。 - 【請求項５】 基板は約７００℃ないし約９５０℃の範
囲の温度でアニールされる請求項４記載の製造方法。 - 【請求項６】 基板は約７５０℃ないし約８５０℃の範
囲の温度でアニールされる請求項５記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/023220 | 1998-02-12 | ||
| US09/023,220 US6136673A (en) | 1998-02-12 | 1998-02-12 | Process utilizing selective TED effect when forming devices with shallow junctions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274090A true JPH11274090A (ja) | 1999-10-08 |
Family
ID=21813782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11034145A Pending JPH11274090A (ja) | 1998-02-12 | 1999-02-12 | 浅い接合を有するデバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6136673A (ja) |
| EP (1) | EP0938130A3 (ja) |
| JP (1) | JPH11274090A (ja) |
| KR (1) | KR19990072541A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552414B1 (en) | 1996-12-24 | 2003-04-22 | Imec Vzw | Semiconductor device with selectively diffused regions |
| JP2000183068A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2000208874A (ja) * | 1999-01-12 | 2000-07-28 | Sony Corp | 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法 |
| US6503801B1 (en) * | 1999-08-18 | 2003-01-07 | Advanced Micro Devices, Inc. | Non-uniform channel profile via enhanced diffusion |
| CN1322562C (zh) * | 2003-12-05 | 2007-06-20 | 中芯国际集成电路制造(上海)有限公司 | 使用离子注入过的晶片监测低温急速热退火工艺 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3718502A (en) * | 1969-10-15 | 1973-02-27 | J Gibbons | Enhancement of diffusion of atoms into a heated substrate by bombardment |
| US4133701A (en) * | 1977-06-29 | 1979-01-09 | General Motors Corporation | Selective enhancement of phosphorus diffusion by implanting halogen ions |
| US4456489A (en) * | 1982-10-15 | 1984-06-26 | Motorola, Inc. | Method of forming a shallow and high conductivity boron doped layer in silicon |
| JP2773957B2 (ja) * | 1989-09-08 | 1998-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
| US5286660A (en) * | 1992-12-24 | 1994-02-15 | Motorola, Inc. | Method for doping a semiconductor wafer having a diffusivity enhancement region |
| EP0717435A1 (en) * | 1994-12-01 | 1996-06-19 | AT&T Corp. | Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby |
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| EP0806794A3 (en) * | 1996-04-29 | 1998-09-02 | Texas Instruments Incorporated | Method of forming shallow doped regions in a semiconductor substrate, using preamorphization and ion implantation |
| EP0897594B1 (en) * | 1996-05-08 | 2004-07-28 | Advanced Micro Devices, Inc. | Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion |
| US5976956A (en) * | 1997-04-11 | 1999-11-02 | Advanced Micro Devices, Inc. | Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device |
| US5899732A (en) * | 1997-04-11 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device |
| US6037640A (en) * | 1997-11-12 | 2000-03-14 | International Business Machines Corporation | Ultra-shallow semiconductor junction formation |
| US6063682A (en) * | 1998-03-27 | 2000-05-16 | Advanced Micro Devices, Inc. | Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions |
-
1998
- 1998-02-12 US US09/023,220 patent/US6136673A/en not_active Expired - Lifetime
-
1999
- 1999-02-02 EP EP99300751A patent/EP0938130A3/en not_active Withdrawn
- 1999-02-10 KR KR1019990004580A patent/KR19990072541A/ko not_active Application Discontinuation
- 1999-02-12 JP JP11034145A patent/JPH11274090A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0938130A3 (en) | 1999-10-20 |
| KR19990072541A (ko) | 1999-09-27 |
| US6136673A (en) | 2000-10-24 |
| EP0938130A2 (en) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| US8067805B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| US6576535B2 (en) | Carbon doped epitaxial layer for high speed CB-CMOS | |
| US20030013260A1 (en) | Increasing the electrical activation of ion-implanted dopants | |
| JPH11168069A (ja) | 半導体装置の製造方法 | |
| US20020058385A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100228755B1 (ko) | 바이폴라 트랜지스터용 자기정합형 콜렉터 주입 | |
| JPS6066814A (ja) | 半導体デバイスの製造方法 | |
| US5565690A (en) | Method for doping strained heterojunction semiconductor devices and structure | |
| JPH11145147A (ja) | 半導体装置および半導体装置の製造方法 | |
| US10566198B2 (en) | Doping method | |
| JPH11102919A (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| US4534806A (en) | Method for manufacturing vertical PNP transistor with shallow emitter | |
| JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| EP0594340B1 (en) | Method for forming a bipolar transistor | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH08274111A (ja) | バイポーラシリコントランジスタとその製造方法 | |
| JPH1187260A (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| CN111341651A (zh) | 晶体管外延层制作方法 | |
| JP2653513B2 (ja) | 半導体装置の製造方法 |