KR19990072541A - 얕은접합을갖는소자제조방법 - Google Patents

얕은접합을갖는소자제조방법 Download PDF

Info

Publication number
KR19990072541A
KR19990072541A KR1019990004580A KR19990004580A KR19990072541A KR 19990072541 A KR19990072541 A KR 19990072541A KR 1019990004580 A KR1019990004580 A KR 1019990004580A KR 19990004580 A KR19990004580 A KR 19990004580A KR 19990072541 A KR19990072541 A KR 19990072541A
Authority
KR
South Korea
Prior art keywords
dopant
substrate
silicon
annealing
atoms
Prior art date
Application number
KR1019990004580A
Other languages
English (en)
Inventor
프레이마이클라니트
부옹티홍하
사이야홍
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19990072541A publication Critical patent/KR19990072541A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

결정 기판에서 소정의 도우펀트 분포를 획득하기 위해 일시적 강화 확산(transient enhanced diffusion: TED)이 사용되는 소자 제조 방법이 개시된다. 이 방법에서는, 도우펀트와 비-도우펀트가 모두 모두 기판의 동일 영역에 삽입된다. 이어지는 열 어닐동안의 기판내 도우펀트의 확산은 비-도우펀트에 의해 영향받는다. 기판에 삽입되는 비-도우펀트의 양은, 이어지는 열처리와 관련하여, 기판내에 소정의 도우펀트 분포를 달성하도록 선택된다. 비-도우펀트의 농도는 약 6×1016원자/cm3내지 약 3×1021원자/cm3의 범위내이다. 다음에 기판은 약 700℃ 내지 약 950℃ 범위의 온도에서 어닐 처리되어 소정의 도우펀트 프로필을 획득한다.

Description

얕은 접합을 갖는 소자 제조 방법{A process for fabricating a device with shallow junctions}
본 발명은 얕은 접합을 갖는 반도체 소자의 제조 방법에 관한 것이다.
상보형 금속 산화물 반도체(CMOS)와 같은 반도체 소자 및 전계 효과 트랜지스터(TFT)와 같은 바이폴라 접합 트랜지스터 소자(BJT)는 기판에 불순물(도우펀트)을 삽입함으로써 기판내에 형성된 접합을 갖는다. 접합(예컨대, CMOS 소자의 소스 및 드레인과, 바이폴라 소자의 에미터)의 영역을 형성하기 위해 사용된 도우펀트는 이들 영역을 둘러싸는 반도체 기판 본체와 다른 전도형(n형 또는 p형)이다. 이들 영역은 소스에서 반도체 본체로 또는 드레인에서 반도체 본체로 전류가 사실상 흐르지 않도록 하기 위해 도핑 전도형이 반대이다.
제어가능하고, 재생 가능하며, 대부분의 바람직하지 않은 측면 효과들로부터 자유로운 도우펀트 원자를 삽입하는 통상적인 방법은 이온 주입이다. 이온 주입동안, 도우펀트 원자는 이온화되고, 가속되며, 실리콘 기판과 같은 결정 기판으로 향한다. 도우펀트 원자는 실리콘 기판의 결정 격자에 진입하고, 실리콘 원자와 충돌하여 점차적으로 에너지를 잃고, 마침내 결정 격자내 소정 깊이에서 정지한다. 평균 깊이는 가속 에너지를 조절함으로써 제어된다. 도우펀트 도우즈는 주입동안 이온 전류를 모니터함으로써 제어된다.
이온 주입의 한가지 결과는 결정 격자내에 결함이 삽입된다는 것이다. 실리콘 기판에서, 이들 결함은 주입 동안 결정 격자로부터 이탈되는 실리콘 원자이다. 주입으로부터 초래되는 이들 실리콘 틈(interstitial)의 존재는 실리콘 틈이 존재하지 않을 경우보다 붕소와 인과 같은 특정 도우펀트가 실리콘 기판으로 더 많이 확산되도록 한다. 도우펀트의 확산에 대한 실리콘 틈의 효과는 일시적 강화 확산(transient enhanced diffusion: TED)으로 언급된다. 이 효과는 실리콘 틈의 양 및 그에 따른 도우펀트 확산에 대한 실리콘 틈의 효과가 기판이 어닐될 경우 감소하므로 일시적이다.
반도체 소자에 대한 설계룰은 점차적으로 더 작아 진다. 즉, 0.5㎛, 0.35㎛, 0.25㎛, 0.18㎛,...이 된다. 설계룰이 감소함에 따라, 필요한 도우펀트 프로필(도우펀트 프로필은 기판의 깊이에 따른 도우펀트의 농도이다)은 달성하기가 점점 더 어려워진다. 이것은 고농도의 도우펀트가 삽입되는 소정의 영역(예컨대, 소스, 드레인, 에미터 등등)이 더 작아지기 때문이다. 예컨대, 바이폴라 트랜지스터의 에미터/베이스 접합에서의 도우펀트 프로필은, 전자(n-p-n 트랜지스터의 경우)가 고 주파수 성능을 위한 얇은 베이스 영역을 횡단할 수 있도록 주의 깊게 제어되어야만 한다. 그러나, 설계룰이 감소함에 따라, TED 효과는 최후의 도우즈 프로필에서 더 현저해 진다. TED 효과는 주입 에너지 및 도우즈에 따라 변하므로, 특정 도우펀트 프로필에 필요한 조건은 TED 효과가 현저해 질 경우에는 선택하기 곤란하다. 또한, 소정의 도우펀트 프로필이 주입되는 영역의 깊이가 감소됨에 따라, 도우펀트 주입에 의해 초래된 손상(예컨대 결정 결함)은 오프될 때 소자의 누설 전류를 수용 불가능할 정도로 증가시키고 온될 때 소자의 반송자 이동도(carrier mobility)를 수용 불가능할 정도로 감소시킬 수 있다.
TED는 주입 후 어닐링 동안 발생하며, 도우펀트 원자, 특히 붕소(B) 및 인(P)의 확산이 주입에 의해 발생된 과도 실리콘(Si) 자체 틈에 의해 바람직하지 않게 강화된다는 점으로부터 유발된다. 또한, 주입에 의한 과도 Si 자체 틈의 발생은 동적 다발화(clustering)로 언급되는 현상을 초래하며, 따라서, 주입된 도우펀트 원자는 반도체 층에 다발 또는 덩어리(agglomerate)를 형성한다. 이들 다발 또는 덩어리는 움직일 수 없으며, 전기적으로 비활성이다. 과거에는 TED 및 동적 다발화가 소자 제조에 관련된 문제가 아니었지만, 현재는 TED 및 동적 다발화가 미래의 실리콘 소자 기술에 도달할 수 있는 최소 소자 차원에 대한 심각한 제한을 가하도록 위협하고 있다.
TED 및 결정 결함과 같은 주입의 효과를 제어하는데 있어서의 어려움으로 인해, 도우펀트를 주입 없이 실리콘 기판으로 삽입하는 기술이 추구되어 왔다. 예컨대, Uchino 등에 의한 "Very-High-Speed Bipolar Transistors with In-Situ Doped Polysilicon Emitter and Rapid Vapor-Phase Doping Base"(IEEE Transactions on Electron Devices, Vol. 42:3(1995))에서는, 바이폴라 소자의 베이스 영역으로 소정의 붕소 도우펀트 프로필을 삽입하기 위해 고속 기상 도핑(rapid vapor phase doping: RVD)을 사용하고 바이폴라 소자의 에미터 영역에 소정의 인 도우펀트 프로필을 삽입하기 위해 원상태 도핑(in-situ doping)을 사용하는 기술이 개시되어 있다. 도우펀트가 기판으로 외부 확산되는(out-diffused) 이런 기술은 통상 고온 어닐 처리(예컨대 850℃ 이상의 온도) 또는 긴 어닐 사이클 시간(예컨대 1 시간 이상의 사이클 시간)을 필요로 한다. 고온의 긴 사이클 시간 어닐 처리의 한가지 단점은 어닐의 효과로부터 소자의 영역을 격리시킬 방법이 없다는 것이다. 결과적으로, 잠재 어닐 조건은 가장 낮은 열적 예산을 갖는 기판의 영역에 의해 제한된다. 따라서, 시간 및 온도가 기판의 다른 영역에 악영향을 주지 않고 소정의 도우펀트 프로필을 제공하도록 조작될 수 없는 상기 예들에서는 효과가 국소화되는 어닐 처리가 요구된다.
도 1a 및 도 1b는 두 개의 다른 소자의 비소 도핑된 에미터, 붕소 도핑된 베이스, 인 도핑된 콜렉터의 깊이를 도시하는 도면으로서, 도 1a는 어닐전에 기판내에 비-도우펀트가 삽입되지 않는 경우를, 도 1b는 어닐전에 기판에 비-도우펀트가 삽입되는 경우를 각각 도시하는 도면.
도 2는, 1) 비-도우펀트의 주입이 없고 어닐 처리가 없는 경우, 2) 비-도우펀트의 주입이 없고 750℃의 어닐 처리를 갖는 경우, 3) 다양한 도우즈에서 실리콘의 주입을 갖고 750℃의 어닐 처리를 갖는 경우에서 획득되는 기판의 붕소 도우펀트 프로필을 비교하는 도면.
도 3은, 1) 비-도우펀트의 주입이 없고 어닐 처리가 없는 경우, 2) 비-도우펀트의 주입이 없고 850℃의 어닐 처리를 갖는 경우, 3) 다양한 도우즈에서 실리콘의 주입을 갖고 850℃의 어닐 처리를 갖는 경우에서 획득되는 기판의 붕소 도우펀트 프로필을 비교하는 도면.
도 4는, 1) 비-도우펀트의 주입이 없고 어닐 처리가 없는 경우, 2) 비-도우펀트의 주입이 없고 900℃의 어닐 처리를 갖는 경우, 3) 다양한 도우즈에서 실리콘의 주입을 갖고 900℃의 어닐 처리를 갖는 경우에서 획득되는 기판의 붕소 도우펀트 프로필을 비교하는 도면.
도 5는, 1) 비-도우펀트의 주입이 없고 어닐 처리가 없는 경우, 2) 3가지 다른 도우즈에서 실리콘의 주입을 갖고 750℃의 어닐 처리를 갖는 경우에서 붕소 도우펀트 프로필이 획득되는 소자의 모델링된 성능을 비교하는 도면.
*도면의 주요부분에 대한 부호의 설명 *
10 : 비소 도핑된 에미터 영역의 깊이
20 : 붕소 도핑된 베이스 영역의 깊이
30 : 인 도핑된 콜렉터 영역의 깊이
본 발명은 반도체 소자 제조 방법, 특히, 얕은 접합을 갖는 소자를 제조하는 방법에 관한 것이다. 본 발명의 목적을 위해, 얕은 접합은 약 0.2㎛ 이하의 깊이를 갖는 접합이다. 본 발명의 방법에서는, 실리콘 틈이 기판의 영역에 삽입된다. 양호하게는 실리콘 틈의 농도는 약 6×1016/cm3내지 약 3×1021/cm3이다. 그 영역은 실리콘 틈이 기판으로 삽입되기 전 또는 후에 소정의 불순물로 도핑된다.
본 발명의 방법에서는, 반도체 기판으로 소정의 농도의 틈새 실리콘 원자를 삽입하기 위해 비-도우펀트의 이온 주입이 사용된다. 기판이 실리콘 또는 실리콘 게르마늄 기판인 본 발명의 실시예에서는, 실리콘 기판에 틈새 실리콘 원자를 발생시키기 위해 실리콘 원자를 사용하는 것이 유리하다. 그러나, 아르곤, 네온, 게르마늄과 같은 다른 비-도우펀트(즉, 어닐을 수반하는 실리콘 격자로의 혼입(incorporation)시에 실리콘 에너지 밴드갭에 영향을 주지 않는 원자)도 적절한 것으로 고려된다. 틈은 영역이 인 또는 붕소에 의해 도핑되기 전 또는 후에 소정의 양으로 영역내에 삽입된다. 틈 및 도우펀트가 기판으로 삽입된 후, 기판은 소정의 도우펀트 프로필을 달성하기 위해 열 어닐 처리된다.
열 어닐과 함께 비-도우펀트의 주입이 사용되어 기판의 도우펀트 프로필을 맞춘다. 주입은 일시적 강화 확산(TED)에 의해 도우펀트 프로필에 영향을 주므로, TED에 의해 영향받는 도우펀트 만을 본 발명의 방법에 사용한다. TED에 의해 영향받는 도우펀트의 예로는 붕소와 인이 있다.
기판으로 도우펀트를 삽입하는 기술은 당업자에게 공지되어 있다. 약 5×1016결함/cm3을 초과하는 점 결함 농도를 기판에 삽입하지 않는 조건인 한, 통상의 조건은 적절한 것으로 고려된다. 점 결함수의 제한 때문에, 기판상에 다결정 재료의 도핑층을 형성하고, 다결정 재료로부터의 도우펀트를 기판으로 투입하는 조건을 기판에 적용함으로써 기판을 도핑하는 것이 유리하다. 기판에 도우펀트를 투입하는데 사용된 조건은, 도우펀트의 적절한 양이 기판에 삽입되고, 기판내의 도우펀트의 농도 경사가 존재하는 한, 중요치 않다. 그러나, 기판내 도우펀트 프로필이 일정할 경우, 프로필은 TED에 의해 적절히 영향받지 않을 것이다. 도우펀트 가스 및 주입제(implantation)를 포함하는 분위기에 실리콘 기판을 두는 것 등, 도우펀트를 기판에 투입하는 다른 종래 방편 또한 적절한 것으로 고려된다. 그러나, 기판으로 도우펀트를 삽입하기 위해 주입이 사용되면, 다음에 기판은 주입으로부터의 손상이 특정 농도보다 낮게 감소되도록 어닐 처리되어야 한다.
이때 비-도우펀트는 약 6×1016원자/cm3내지 약 3×1021원자/cm3의 기판내 점 결함 농도를 제공하도록 선택되는 도우즈 및 에너지를 사용하여 기판에 주입된다. 약 0.1 keV 내지 약 10 MeV의 주입 에너지에 대해, 이것은 약 6×1011원자/cm2내지 약 3×1016원자/cm2의 범위의 주입 도우즈에 대응한다. 다음에 기판은 약 700℃ 내지 약 950℃ 범위의 온도로 어닐 처리되어 도우펀트를 영역내에 투입한다. 기판에 틈의 존재는 기판에서의 도우펀트의 확산을 강화시킨다. 주입 조건 및 어닐 온도는 기판에 소정의 도우펀트 분포(도우펀트 프로필)를 제공하도록 선택된다. 기판은 약 750℃ 내지 850℃ 범위의 온도로 어닐 처리되는 것이 유리하다.
본 발명의 방법은 결정 기판에서 도우펀트의 분포(도우펀트 프로필)를 제어하는데 사용된다. 전술된 것처럼, 서브미크론 단위의 소자의 크기를 감소시킴에 따라, 기판내 도우펀트 프로필은 더 미세하게 제어되어야 한다. 주입 또는 열적 드라이브 인 효과(thermal drive-in force)(예컨대, 열 어닐 처리)에 의해 도우펀트가 기판내에 투입되는 방법으로 인해, 특히 얕은 접합(예컨대 0.2 ㎛ 이하의 깊이를 갖는 접합)에서 도우펀트 프로필을 적절히 제어하는 것이 어렵다. 본 개시를 위해, 접합 깊이는 도우펀트 농도가 1×1017원자/cm3인 기판에서의 깊이로 정의된다.
본 발명의 방법에서는, 결정 기판으로의 도우펀트의 적절한 분포를 제어하기 위해 비-도우펀트 원자(예컨대, 실리콘 기판의 밴드갭을 초래하지 않는 실리콘 또는 다른 원자)의 주입이 사용된다. 도우펀트의 에너지 및 도우즈는 기판내 도우펀트의 소정의 분포가 획득되도록 선택된다.
먼저 도우펀트가 기판으로 삽입되는 것이 유리하다(그러나, 요구조건은 아니다). 도우펀트를 결정 기판으로 삽입하는 종래의 조건은, 조건이 약 5×1016결함/cm3을 초과하는 기판내 점 결함 농도를 삽입하지 않으면 적당한 것으로 간주된다. 도우펀트는 기판위에 존재하는 도우펀트 소스로부터 기판으로 삽입되는 것이 유리하다. 본 발명의 방법들은 도우펀트 가스로부터 도우펀트의 증착 및 삽입중에 고 도핑(1×1020원자/cm3를 초과하는 도우펀트 농도)되는, 폴리 실리콘, 결정 실리콘, 실리콘 게르마늄 중 하나의 증착된 층을 포함한다. TED가 소정의 도우펀트 분포를 달성할 수 있도록, 기판내 최종 도우펀트 농도는 다소 비균일해야 한다.
다음에, 비-도우펀트는, 약 6×1016원자/cm3내지 약 3×1021원자/cm3의 기판내 점결함 농도를 제공하도록 선택되는 도우즈 및 에너지를 사용하여 기판으로 주입된다. 약 0.1 KeV 내지 약 1 MeV의 주입 에너지에 대해, 이것은 약 약 6×1016원자/cm2내지 약 3×1021원자/cm2범위의 주입 도우펀트에 대응한다.
다음에, 기판은 어닐 처리된다. 어닐 처리의 온도는 기판내에 소정의 도우펀트 분포를 제공하도록 선택된다. 이점에 있어서, 특정 도우펀트(예컨대, 붕소, 인)만의 분포가, 어닐 처리에 의해 수반된 비-도우펀트 주입의 관련 효과로부터 초래되는 TED에 의해 영향받는다. 이어지는 어닐 처리의 온도는 약 700℃ 내지 약 950℃ 범위가 될 수 있다. 약 750℃ 내지 약 850℃의 범위에서 어닐 처리하는 것이 가장 유리하다. 이 범위의 어닐 처리 온도는 바람직한 도우펀트 분포를 제공하며, 열적 예산(즉, 악영향 없이 처리 중에 기판이 노출될 수 있는 허용가능한 온도)이 제한되는 공정과 양립할 수 있다.
예컨대, 본 발명의 한 실시예에서는, BiCMOS 소자를 제조하는 방법이 사용된다. 그런 소자를 제조할 경우, 바이폴라 소자의 베이스와 에미터는 상보형 금속 산화물 반도체(Complementary Metal Oxide Semiconductor: CMOS)가 이미 제조되어 있는 기판상에서 제조된다. 따라서, 바이폴라 소자의 베이스 및 에미터를 제조할 때, CMOS에 대한 손상을 방지하기 위해, 기판은 약 750℃ 이상의 온도로는 처리될 수 없다. 본 방법의 한 실시예에서는, 바이폴라 소자 영역위에 붕소 도핑된 폴리실리콘층이 증착된다. 다음에 기판은 계면 산화물을 제거하기 위해 고속 열 어닐 처리된다. 대안적인 실시예에서는, 도우펀트 가스로부터 직접 도핑함으로써 고 도핑된, 매우 얕은(즉, 0.1㎛ 미만) 붕소층이 획득된다. 다음에, 붕소 주입 영역에는, 약 1×1013원자/cm2내지 약 1×1014원자/cm2범위의 도우즈 및, 약 130 KeV 내지 약 180 KeV 범위의 에너지에서 실리콘이 주입된다. 다음에 기판은 베이스에 소정의 깊이를 제공하기에 충분한 시간 동안 약 700℃ 내지 약 850℃의 온도에서 어닐 처리된다. 베이스의 깊이는 적어도 약 1×1017원자/cm3의 붕소 도우펀트 농도를 갖는 기판내 깊이이다.
몇몇 도우펀트만의 확산이 TED에 의해 영향받기 때문에, 본 발명의 방법은 기판내 두 가지 도우펀트의 도우펀트 프로필을 독립적으로 제어하는데 사용된다. 예컨대, 붕소의 도우펀트 프로필은 TED에 의해 영향받지만 비소의 도우펀트 프로필은 그렇지 않다. 바이폴라 소자의 에미터 및 베이스 영역 형성시에, 비소가 기판으로 삽입되어 극도로 얕은 에미터를 형성하고, 붕소가 기판으로 삽입되어 더 깊은 베이스를 형성한다. 두 도우펀트 모두, 도핑된 폴리실리콘의 중첩층, 도핑된 폴리실리콘으로부터 도우펀트를 기판으로 투입하거나 도우펀트 가스로부터 기판을 직접 도핑하는 조건과 같은 종래의 방법을 사용하여 기판내에 삽입된다.
기판내 특정 도우펀트의 확산에 대한 비-도우펀트의 선택적 효과는 도 1a 및 도 1b에 도시된다. 도 1a 및 도 1b는 기판내에서 비소 도핑된 에미터 영역(10), 붕소 도핑된 베이스 영역(20) 및, 인 도핑된 콜렉터 영역(30)의 깊이를 도시한다. 도 1b에서 비-도우펀트는 단지 붕소 도핑된 베이스 영역(20)으로 삽입되었다. 도 1a 및 도 1b에서 비소 도핑된 에미터 영역(10)의 깊이는 동일하다. 이것은 비-도우펀트가 이들 영역의 깊이에 영향을 주지 않았다는 것을 나타낸다. 인 도핑된 영역(30)은 인 도우펀트가 균일하게 분포되므로, 즉, 기판내 인의 농도 경사가 0이므로 영향받지 않는다. 그러나, 붕소 도핑된 베이스의 깊이는 도 1a에서보다 도 1b에서 상당히 더 큰데, 이것은 비-도우펀트가 기판내 붕소 도우펀트의 분포에 상당히 영향을 준다는 것을 나타낸다.
붕소 및 비소 도우펀트가 모두 기판으로 삽입된 후, 비-도우펀트 원자는 소자의 에미터/베이스 영역으로 삽입된다. 다음에 저온(예컨대 750℃) 어닐 처리가 수행된다. 어닐 처리의 온도는 매우 얕은 비소 접합(어닐 처리 동안 비소 원자의 분보는 비-도우펀트 틈의 존재에 의해 영향받지 않는다) 및 더 깊은 붕소 접합을 생성할 정도로 충분히 낮다.
본 발명의 방법은 기판으로의 비-도우펀트의 주입 및 도우펀트의 삽입이 소정의 도우펀트 프로필을 제공하도록 독립적으로 제어된다는 점에서 종래 방법에 비해 유리하다. 따라서, 열적 예산이 한정되는 경우에, 어닐 처리와 함께 비-도우펀트의 주입으로부터 초래된 TED를 사용함으로써 소정의 도우펀트 프로필이 달성될 수 있으며, 따라서, 기판의 다른 영역에 악영향을 주었던 어닐 조건의 사용이 방지될 수 있다.
(실시예 1)
5×1020/cm3의 공칭 농도로 도핑된 100 nm의 폴리실리콘층이 실리콘 웨이퍼상에 층착되었다. 폴리실리콘과 벌크 웨이퍼 사이의 인터페이스에서의 산화물을 제거하기 위해 웨이퍼는 1050℃에서 어닐 처리되었다. 아래 표 1에 요약된 다양한 도우즈에서 실리콘 이온에 의해 샘플이 주입되었다. 주입 에너지는 140KeV 였다. 주입 후 샘플은 이하의 표 1에 도시된 것처럼 30분 동안 750℃, 825℃, 900℃ 중 한 온도에서 어닐 처리되었다.
실리콘 주입 및 그 후 수행된 폴리실리콘층으로부터 실리콘 기판으로의 붕소 확산에 대한 어닐 처리의 효과를 판정하기 위해 샘플에 대해 이차 이온 질량 분광기(Secondary Ion Mass Spectroscopy: SIMS) 분석이 수행되었다.
도 2는 샘플 A-F에 대한 기판의 깊이의 함수로서 붕소의 농도를 도시한다. 도 2를 참조하면, 샘플 A(실리콘 주입이 없고 어닐 처리도 없음) 및 샘플 B(실리콘 주입이 없고 어닐 처리가 수반됨)에 대한 접합 깊이(접합 깊이는 붕소 농도가 적어도 1×1017원자/cm3)일 때의 깊이로 정의된다)는 거의 동일하다. 샘플 C-E에 대한 접합 깊이는 실리콘 주입 도우즈가 증가함에 따라 접합 깊이가 증가한다는 것을 나타낸다. 그러나, 샘플 D는 실리콘 도우즈가 6×1013원자/cm2내지 2×1014원자/cm2로 감소할 때 접합 깊이가 더 이상 증가되지 않는다는 것을 나타낸다. 도 2는 접합 깊이가 실리콘 주입을 사용하여 약 80nm 까지 증가했다는 것을 나타낸다.
도 3은 샘플 A, G, I 및 K에 대한 기판의 깊이의 함수로서 붕소의 농도를 도시한다. 기판 G의 접합 깊이(실리콘 주입이 없고 825℃에서 어닐 처리가 수반됨)는 더 높은 온도의 어닐 처리(기판 B에 대한 750℃의 어닐 처리에 대해 825℃)로 인해 기판 B의 접합 깊이보다 상당히 더 크다. 따라서, 실리콘 주입에 기인하는 825℃에서 어닐 처리된 기판의 접합 깊이의 증가는 다소 작다. 도 3은 실리콘 주입이 825℃의 어닐 처리에서도 접합 깊이를 더 증가시켰다는 것을 도시한다. 그러나, 실리콘 주입이 750℃에서 증가시킨 접합 깊이의 양에 비해 증가량이 작다.
도 4는 샘플 A, H, J, L에 대한 샘플의 깊이의 함수로서 붕소의 농도를 도시한다. 도 4는 고온 어닐 처리가 접합의 깊이에 두르러진 영향은 주며, 실리콘 주입이 접합 깊이에 매우 작은 영향을 준다는 것을 도시한다. 사실, 900℃의 어닐 처리가 이어지는 6×1013원자/cm2에 의한 실리콘 주입(샘플 L)은 접합의 깊이를, 실리콘 주입 및 900℃의 어닐 처리 없이 획득된 접합의 깊이보다 약 10nm 증가시켰다. 대조적으로, 샘플 E의 깊이(750℃의 어닐 처리가 수반된 동일 도우즈 및 에너지의 실리콘 주입의 결과)는 샘플 B(실리콘 주입이 없고 750℃의 어닐 처리가 수반된 결과)의 접합 깊이보다 80nm 더 크다. 명백히 더 낮은 어닐 처리 온도에서, 도핑 프로필에 대한 실리콘 주입의 효과는 약 900℃ 이상의 온도에서 보다 더 크다.
(실시예 2)
바이폴라 소자의 성능은 기판내 도우펀트의 프로필에 대한 TED의 효과를 제어함으로써 제어된다. 이 효과는 샘플 A, C, D, F의 붕소 도우펀트 프로필을 갖는 베이스에 의해 바이폴라 소자의 전기적 성능을 모델링함으로써 표현되었다. 사용된 모델은 기준에 의해 본원에 통합되는, Pinto, M.R. 등의 "집적화 방법 및 소자 시뮬레이션을 사용한 서브 미크론 BiCMOS 기술에서의 바이폴라 트랜지스터의 3차원 특성(Three-dimensional technology using integrated process and device simulation)"(IEDM, Vol.92, pp. 923-926(1992))에 설명되어 있다.
소프트웨어를 사용하여, 베이스 에미터 전압의 함수로서 콜렉터 전류가 모델링되었다. 도 5에 도시된 것처럼, 모든 프로필이, 바이폴라 소자로서 기능하기 위한 콜렉터 전류와 에미터 전압 사이의 필요한 관계를 갖는 소자를 제공하지는 않았다. 특히, 도우펀트 주입이 없고 어닐 처리 없이 획득된 붕소 도우펀트 프로필에 의해 소자의 콜렉터 전류와 베이스 에미터 전압 사이의 모델링된 관계(표 1의 A)가 도 5에서 라인(110)에 의해 표시되어 있다. 이 소자는 에미터 전압이 변함에 따라 콜렉터 전류가 일정하게 유지되므로 수용 불가능했다. 결과적으로, 콜렉터 전류는 제어될 수 없었다.
또한, 표 1의 샘플 C에 대한 조건을 사용하여 획득된 도우펀트 프로필에 의해 소자의 콜렉터 전류와 베이스 에미터 전압 사이의 관계가 모델링되었으며, 이것은 도 5에서 라인(120)으로 도시된다. 이 모델링된 소자는, 역시 콜렉터 전류가 제어될 수 없었으므로 수용 불가능했다. 또한, 표 1의 샘플 D에 대한 조건을 사용하여 획득된 붕소 도우펀트 프로필을 갖는 소자의 콜렉터 전류와 베이스 에미터 전압의 관계가 모델링되었으며, 이것은 도 5에서 라인(130)으로 도시된다. 콜렉터 전류가 에미터 전업의 변화에 약간 응답하기는 했지만, 넓은 범위의 에미터 전압에 대해 사실상 콜렉터 전류의 변화가 없었으므로, 그 응답은 수용될 수 없었다. 따라서, 이 모델링된 소자는 수용가능한 바이폴라 동작을 나타내지 않았다.
또한, 표 1의 샘플 F에 대한 조건을 사용하여 획득된 붕소 도우펀트 프로필을 갖는 소자의 콜렉터 전류와 베이스 에미터 전압 사이의 관계가 모델링되었으며, 이것은 도 5에서 라인(140)으로 도시된다. 이 모델링된 소자는, 콜렉터 전류가 에미터 전압에 의해 적절히 제어될 수 있으므로 수용 가능한 바이폴라 동작을 나타내었다.
따라서, 본 발명의 방법은 소정의 성능 특성을 갖는 소자를 제공하도록 기판내 도우펀트 프로필을 맞추는데 사용될 수 있다. 본 발명의 방법에서, TED는 효과를 국소화하기 위해 사용된다. 즉, 도우펀트 프로필은 비-도우펀트가 주입되는 기판의 영역에서만 영향받는다. 이것은 전체기판에 영향을 주는 고온 어닐 처리와 대조적이다. 따라서, 본 발명의 방법은, 특정 도우펀트 프로필이 필요하지만 열적 예산(즉, 기판이 악영향 없이 노출될 수 있는 최대 허용가능한 온도)이 필요한 도우펀트 프로필에 영향을 주는 온도의 사용을 제한하는 경우에 명백한 이점을 제공한다. 필요한 도우펀트 프로필에 영향을 주도록 저온 어닐 처리와 함께 비-도우펀트의 주입을 사용함으로써, 방법의 가요성(flexibility)이 향상된다.

Claims (6)

  1. 소자 제조 방법에 있어서,
    기판내 소정 분포의 도우펀트를 선택하는 단계와;
    기판의 동일 영역으로 도우펀트 및 비-도우펀트를 삽입하는 단계와;
    기판으로 소정 분포의 도우펀트를 제공하도록 선택된 기간동안 높은 온도에서 기판을 어닐 처리하는 단계를 포함하고,
    상기 비-도우펀트의 농도 및 배치는 도우펀트가 일시적 강화 확산에 의해 기판으로 확산되도록 선택되는 소자 제조 방법.
  2. 제 1 항에 있어서, 상기 비-도우펀트는 기판의 에너지 밴드갭에 영향을 주지 않는 소자 제조 방법.
  3. 제 2 항에 있어서, 상기 기판은 실리콘 기판이며, 상기 비-도우펀트는 실리콘, 아르곤, 네온, 게르마늄으로 구성되는 그룹으로부터 선택되는 소자 제조 방법.
  4. 제 3 항에 있어서, 상기 기판내 비-도우펀트의 농도는 약 6×1016원자/cm3내지 약 3×1021원자/cm3인 소자 제조 방법.
  5. 제 4 항에 있어서, 상기 기판은 약 700℃ 내지 약 950℃ 범위의 온도에서 어닐 처리되는 소자 제조 방법.
  6. 제 5 항에 있어서, 상기 기판은 약 750℃ 내지 약 850℃ 범위의 온도에서 어닐 처리되는 소자 제조 방법.
KR1019990004580A 1998-02-12 1999-02-10 얕은접합을갖는소자제조방법 KR19990072541A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/023220 1998-02-12
US09/023,220 US6136673A (en) 1998-02-12 1998-02-12 Process utilizing selective TED effect when forming devices with shallow junctions

Publications (1)

Publication Number Publication Date
KR19990072541A true KR19990072541A (ko) 1999-09-27

Family

ID=21813782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004580A KR19990072541A (ko) 1998-02-12 1999-02-10 얕은접합을갖는소자제조방법

Country Status (4)

Country Link
US (1) US6136673A (ko)
EP (1) EP0938130A3 (ko)
JP (1) JPH11274090A (ko)
KR (1) KR19990072541A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552414B1 (en) 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
JP2000183068A (ja) * 1998-12-10 2000-06-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2000208874A (ja) * 1999-01-12 2000-07-28 Sony Corp 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
US6503801B1 (en) * 1999-08-18 2003-01-07 Advanced Micro Devices, Inc. Non-uniform channel profile via enhanced diffusion
CN1322562C (zh) * 2003-12-05 2007-06-20 中芯国际集成电路制造(上海)有限公司 使用离子注入过的晶片监测低温急速热退火工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718502A (en) * 1969-10-15 1973-02-27 J Gibbons Enhancement of diffusion of atoms into a heated substrate by bombardment
US4133701A (en) * 1977-06-29 1979-01-09 General Motors Corporation Selective enhancement of phosphorus diffusion by implanting halogen ions
US4456489A (en) * 1982-10-15 1984-06-26 Motorola, Inc. Method of forming a shallow and high conductivity boron doped layer in silicon
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
US5286660A (en) * 1992-12-24 1994-02-15 Motorola, Inc. Method for doping a semiconductor wafer having a diffusivity enhancement region
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US5585286A (en) * 1995-08-31 1996-12-17 Lsi Logic Corporation Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device
KR970072066A (ko) * 1996-04-29 1997-11-07 윌리엄 비. 켐플러 보다 얕은 접합을 이루기 위하여 도펀트 주입에 앞서 사용되는 서브-비정질화 드레시홀드량 주입 에너지를 최적화하는 방법
EP0897594B1 (en) * 1996-05-08 2004-07-28 Advanced Micro Devices, Inc. Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion
US5899732A (en) * 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US5976956A (en) * 1997-04-11 1999-11-02 Advanced Micro Devices, Inc. Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6063682A (en) * 1998-03-27 2000-05-16 Advanced Micro Devices, Inc. Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions

Also Published As

Publication number Publication date
EP0938130A3 (en) 1999-10-20
EP0938130A2 (en) 1999-08-25
US6136673A (en) 2000-10-24
JPH11274090A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
Ho et al. VLSI process modeling—Suprem III
US4505759A (en) Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US6632728B2 (en) Increasing the electrical activation of ion-implanted dopants
US5318915A (en) Method for forming a p-n junction in silicon carbide
JPH0582750B2 (ko)
JPS6362227A (ja) Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正
US4851360A (en) NMOS source/drain doping with both P and As
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
US5565690A (en) Method for doping strained heterojunction semiconductor devices and structure
KR960039422A (ko) 수직형 바이폴라 트랜지스터 및 그 제조 방법
Fair History of some early developments in ion-implantation technology leading to silicon transistor manufacturing
KR19990072541A (ko) 얕은접합을갖는소자제조방법
JPH0878674A (ja) 半導体装置およびその製造方法ならびにバイポーラトランジスタ
JPH09186171A (ja) バイポーラトランジスタの製造方法
EP0143670A2 (en) Process for fabricating a semiconductor device
JPH0366165A (ja) 半導体基板への不純物拡散方法
JPS6392030A (ja) 半導体装置の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
EP0594340B1 (en) Method for forming a bipolar transistor
US3770516A (en) Monolithic integrated circuits
JP2001093985A (ja) 炭化珪素半導体装置及びその製造方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
JP4045642B2 (ja) 半導体デバイスの製造方法
KR19990029502A (ko) 반도체장치의 제조방법
JPH03265131A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid