CN101552202B - 形成双极晶体管的浅基区的方法 - Google Patents
形成双极晶体管的浅基区的方法 Download PDFInfo
- Publication number
- CN101552202B CN101552202B CN2009101299043A CN200910129904A CN101552202B CN 101552202 B CN101552202 B CN 101552202B CN 2009101299043 A CN2009101299043 A CN 2009101299043A CN 200910129904 A CN200910129904 A CN 200910129904A CN 101552202 B CN101552202 B CN 101552202B
- Authority
- CN
- China
- Prior art keywords
- dopant
- coating
- oxide skin
- thickness
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000002019 doping agent Substances 0.000 claims abstract description 141
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009826 distribution Methods 0.000 claims description 60
- 239000011248 coating agent Substances 0.000 claims description 54
- 238000000576 coating method Methods 0.000 claims description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 9
- 239000006185 dispersion Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000005465 channeling Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66265—Thin film bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
所公开的主题提供了一种形成双极晶体管的方法，包括形成双极晶体管的浅基区的方法。该方法包括在用第一类型掺杂剂掺杂的材料的第一层上方淀积第一绝缘层。该第一层形成在衬底上方。该方法还包括基于目标掺杂剂分布来更改第一氧化物层的厚度并且在该第一层中注入第一类型的掺杂剂。该掺杂剂以基于所更改的该第一绝缘层厚度和该目标掺杂剂分布而选择的能量被注入。
Description
技术领域
本发明一般涉及双极晶体管，并且更具体地涉及形成双极晶体管的浅基区。
背景技术
双极晶体管包括用n型或p型材料交替掺杂的发射区、基区和集电区。例如，npn双极晶体管包括用n型材料掺杂的发射区、用p型材料掺杂的基区和用n型材料掺杂的集电区。对于另一个实例，pnp双极晶体管包括用p型材料掺杂的发射区、用n型材料掺杂的基区和用p型材料掺杂的集电区。因此双极晶体管的结构和工作参数至少部分地由被用来掺杂发射极、基极和/或集电极区域的具体工艺所产生的掺杂剂分布(dopant profile)确定。
图1A、1B、1C和1D概念上示出了用于形成npn双极晶体管的传统技术。最初，如图1A所示，SOI衬底100被用作本发明的起始材料。如图1A所示，SOI衬底100由体(bulk)衬底100a、埋置绝缘层100b和有源层100c构成。通常体硅100a由硅构成，埋置绝缘层100b由二氧化硅(所谓的“BOX”层)构成，并且有源层100c由(掺杂的或未掺杂的)硅构成。可以很容易地从各种商业上已知的来源来获得这样的SOI结构。通常，埋置绝缘层100b将相对厚，例如在约0.5-2微米的量级，而有源层100c可以具有约2微米的初始厚度。
此后，如图1A所示，掺杂的硅层105形成在有源层100c上方。硅层105被用例如磷、砷的N型掺杂剂材料掺杂，使得它具有约2-15欧姆/厘米的电阻率，该电阻率对应于约2×1014到2.5×1015个离子/cm3的掺杂剂浓度。硅层105是在外延反应器中被淀积的外延硅层。在该情形下，可以通过在用来形成层105的工艺期间将掺杂剂材料引入到外延反应器中来掺杂外延硅层105。然而，也可以通过在形成硅层105之后执行离子注入工艺来将掺杂剂材料引入到硅层105中。请注意，硅层105内的掺杂剂原子的分布在它的整个深度上可能不是均匀的。
仅仅出于说明的目的，附图描绘了有源层100c与硅层105之间的界面。实际上，这两层之间的区别可能非常难以限定。然而，仅仅出于说明的目的示出了不同的层。硅层105相对厚。在一个示例性实施例中，硅层105具有约1-30微米范围的厚度，这取决于具体的应用。此后，通过执行例如热氧化在硅层105上方形成氧化物层110(例如二氧化硅)。在处理中的这点上，可以通过执行掺杂剂注入工艺(如箭头115所示)来形成pnp双极晶体管，该掺杂剂注入工艺能够被执行以便在硅层105中注入掺杂剂物质。例如，掺杂剂注入工艺115可以被用来将例如硼的p型掺杂剂注入到硅层105中来形成掺杂区120。然而，图1描绘了npn双极晶体管的形成，因此这个步骤没有被执行。
现在参考图1C，热氧化工艺能够被用来生长二氧化硅层110的所选择的部分。在所示出的实施例中，热氧化工艺被用来生长部分125(1-2)并且掩模层(未示出)被用来防止这些部分之间的区域生长。热氧化和随之发生的部分125的生长消耗了掺杂区120的一部分。
现在参考图1D，对于npn双极晶体管的基区130可以通过在硅层105的一部分中注入p型掺杂剂来形成，如箭头135所示。在基区130中的掺杂剂浓度通常为约1016-1018个离子/cm3。掺杂剂通常以对于硼(p型掺杂剂)而言大于约50keV、并且在pnp双极晶体管的可替代情形下对于例如磷的n型掺杂剂而言100keV的能量被注入。这些相对高的注入能量通常导致高的注入离散度(implant straggle)并且致使被注入的掺杂剂物质具有深深地延伸到硅层105中的相对浅的峰。例如，基区130的深度可以远大于几千埃。以这些高能量注入掺杂剂浓度也可能导致在基区130中的沟道效应。例如，掺杂剂原子的小部分可能在与硅晶格相撞之前就非常深地穿入到层105中。
可以通过减小用于注入工艺135的能量来增大在基区130中掺杂剂浓度的尾部(trail)的斜率。然而，在较低能量下注入的掺杂剂物质遭受表面问题，例如，本征氧化物变化可能影响注入分布。因此，这些低能量技术要求物质的表面制备和/或其它非标准的注入技术，这极大地增加了注入工艺的复杂度和成本。使用例如BF2的材料也可以帮助减轻这些问题。然而，BF2的使用可能导致由于氟组分而引起的污染和/或其它问题。
本发明涉及解决上述问题中的一个或多个的影响。
发明内容
下面介绍所公开的主题的简化摘要以便提供对所公开主题的一些方面的基本理解。这个摘要不是所公开主题的穷尽性的总结。其不意图来确定所公开主题的关键或重要元素或者来描写所公开的主题的范围。其唯一的目的是以简化的形式来介绍一些概念作为稍后要讨论的更详细描述的序言。
在所公开的主题的一个实施例中，提供了一种用于形成双极晶体管的方法。该方法包括在用第一类型掺杂剂掺杂的材料的第一层上方形成第一绝缘层。该第一层形成在衬底上方。该方法还包括基于目标掺杂剂分布来更改第一绝缘层的厚度并且在该第一层中注入第一类型的掺杂剂。该掺杂剂以基于所更改的该第一绝缘层的厚度和该目标掺杂剂分布而选择的能量被注入。
在所公开的主题的另一个实施例中，提供了一种双极晶体管。该双极晶体管包括衬底、形成在该衬底上方的材料的第一层以及第一氧化物层。该第一层包括用第一类型的掺杂剂掺杂的第一部分和用第二类型的掺杂剂掺杂的第二部分，该第二类型与该第一类型相反。该第二部分通过以下步骤来被掺杂：基于目标掺杂剂分布来更改第一绝缘层的厚度并且在该第一层中注入第一类型的掺杂剂。该掺杂剂以基于该第一绝缘层厚度和该目标掺杂剂分布而选择的能量被注入。
附图说明
参考结合附图的下面的描述可以理解所公开的主题，在附图中相似的附图标记标明相似的元件，并且在附图中：
图1A、1B、1C和1D在概念上示出了用于形成双极晶体管的传统技术的方面；
图2A、2B、2C和2D在概念上示出了根据所公开的主题的、用于形成npn双极晶体管的技术的第一示例性实施例；
图3A和3B在概念上示出了根据所公开的主题的、用于形成npn双极晶体管的基极的技术的第二示例性实施例；
图4在概念上示出了根据所公开的主题的、例如可以使用图2和图3所示的第一和第二示例性实施例而形成的掺杂剂分布的示例性实施例；
图5在概念上示出了根据所公开的主题而形成的掺杂剂分布的示例性实施例；以及
图6在概念上示出了传统的掺杂剂分布与根据所公开的主题而形成的掺杂剂分布的比较。
虽然所公开的主题容易进行各种修改和具有可替代形式，但是在附图中通过实例的方式已经示出了其具体实施例并且在这里详细描述了该具体实施例。然而，应当理解，在这里的具体实施例的描述并不意图来将所公开的主题限制到所公开的特定形式，而是正相反地，本发明意图覆盖落入如所附权利要求限定的所公开主题的范围内的所有修改、等同物和可替代方案。
具体实施方式
下面描述了所公开主题的示例性实施例。为了清楚，在本说明书中并没有描述实际实施方案的所有特征。当然将明白，在任何这样的实际实施例的开发中，应当进行许多实施方案特有的决策来实现开发者的特有目标，例如符合系统有关的和商业有关的约束，其会从一个实施方案到另一个实施方案而变化。此外，将明白，这样的开发努力可能是复杂的并且耗时的，但是仍然会是享有本发明益处的本领域技术人员采取的惯例(routine)。
现在将参考附图来描述所公开的主题。仅仅出于说明的目的而在附图中示意性描绘了各种结构、系统和器件，并且从而不会用本领域技术人员所公知的细节来模糊所公开的主题。然而，附图被包括来描述和说明所公开主题的示例性实例。在这里所使用的词和短语应当被理解和解释为具有与相关领域技术人员对这些词和短语的理解相一致的意思。术语或短语的特有定义(即，与如本领域技术人员所理解的通常的和习惯的意思不同的定义)不意图由在这里的该术语或短语的一贯用法所暗示。如果术语或短语意图具有特有意思(即，与技术人员所理解的不同的意思)，则这样的特有定义将在说明书中以明示的方式被清楚地陈述，其直接且明确的提供了该术语或短语的特有定义。
图2A、2B、2C和2D在概念上示出了用于形成npn双极晶体管200的技术的第一示例性实施例。然而，享有本发明益处的本领域技术人员应当明白，在这里所述的技术同样地可适用于pnp双极晶体管。图2A描绘了在制造工艺中间阶段的双极晶体管200。在图2A所描绘的阶段，该双极晶体管包括绝缘层205。在所示出的实施例中，绝缘层205是垫氧化物层(pad oxide layer)205，尽管在这里所述的晶体管可以利用其它类型的绝缘体。在所示出的实施例中，热氧化工艺已经被用来生长垫氧化物层205的部分205(1，3)并且掩蔽工艺被用来防止部分205(1，3)之间的区域205(2)生长。在所示出的实施例中，区域205(1，3)被生长到约0.25-1微米的厚度并且区域205(2)具有约300-1400埃的厚度。用于淀积垫氧化物层205且然后选择性生长垫氧化物层205的部分的技术是本领域中已知的，并且为了清楚在这里将不会进一步讨论该技术。
垫氧化物层205形成在硅层215的一部分上方，尽管享有本申请公开内容益处的本领域技术人员应当明白，层245可以可替代地由多晶硅形成。在一个实施例中，硅层215可以被用例如磷、砷的N型掺杂剂材料掺杂，使得它具有约2.5欧姆/厘米的电阻率，该电阻率对应于约2×1015个离子/cm3的掺杂剂浓度。在一个特定实施例中，硅层215是在外延反应器中被淀积的外延硅层。在该情形下，可以通过在被用来形成层215的工艺期间将掺杂剂材料引入到外延反应器中来掺杂外延硅层215。然而，也可以通过在形成硅层215之后执行离子注入工艺来将掺杂剂材料引入到硅层215中。请注意，硅层215内的掺杂剂原子的分布在它的整个深度上可能不是均匀的。在双极晶体管200是pnp型双极晶体管的情况下，掺杂剂注入工艺可以被用来将例如硼的p型掺杂剂注入到硅层215中来形成被称为p阱的掺杂区。在p阱中的掺杂剂浓度可以为约1×1016个离子/cm3。然而，双极晶体管200的所示出的实施例是npn型双极晶体管，因此该工艺在所示出实施例中不被执行。
硅层215形成在衬底(例如，硅衬底或绝缘体上硅(SOI)衬底)上。如图2所示的实施例中，硅层215被淀积在SOI衬底220上，该SOI衬底220由体衬底220a、埋置绝缘层220b和有源层220c构成。体硅220a由硅构成，埋置绝缘层220b由二氧化硅(所谓的“BOX”层)构成，并且有源层220c由(掺杂的或未掺杂的)硅构成。可以很容易地从各种商业上已知的来源来获得这样的SOI结构。通常，埋置绝缘层220b将相对较厚，例如在约0.5-2微米的量级，而有源层220c可以具有约2微米的初始厚度。
现在参考图2B，对于npn双极晶体管200的基区可以通过在硅层215的部分中注入p型掺杂剂来形成。基区和双极晶体管200的工作性能至少部分地由在基区中被注入的掺杂剂物质的分布所确定。例如，基区的性能可以由表征掺杂剂分布的宽度或陡度的掺杂剂分布的离散度(straggle)、在硅层215中的掺杂剂分布的峰的深度等所确定。享有本申请公开内容的益处的本领域技术人员将明白，术语“离散度”指的是掺杂剂分布的宽度或陡度的统计测量。如果掺杂剂分布是正态分布的，那么离散度等于掺杂剂分布的标准偏差。目标掺杂剂分布(其可以由例如离散度、标准偏差和/或峰深度的参数来表示)可以基于基区的所期望的性能来选择。在硅层215中形成的实际掺杂剂分布可以通过改变用来注入掺杂剂物质的能量和垫氧化物层205的厚度来控制，掺杂剂物质穿过该垫氧化物层205被注入到硅层215中。
在第一示例性实施例中，通过刻蚀垫氧化物层205的背部部分来将垫氧化物层205的厚度从初始厚度(如虚线225所示)更改到减小的厚度(如实线230所示)。可以控制刻蚀工艺使得在区域205(2)中的垫氧化物层的厚度达到基于目标掺杂剂分布所确定的值。例如，可以刻蚀垫氧化物层205使得区域205(2)的厚度大约为
图2C描绘了离子到基区240中的注入，如箭头235所示。基于目标掺杂剂分布和垫氧化物层205的厚度来选择所注入掺杂剂物质的能量。在所示出实施例中，以5-30keV范围内的相对低能量注入掺杂剂物质。例如，当区域205(2)的厚度约为
时，可以约20keV的能量注入掺杂剂物质(例如硼)。由此引起的基区240中的掺杂剂浓度对于约2×1013个离子/cm2的注入剂量而言约为1016-1018个离子/cm3。垫氧化物层205中的碰撞可以使所注入的掺杂剂物质随机分布，这可以增大掺杂剂分布的陡度并且减少基区240中的沟道效应。例如，当使用约15keV的能量穿过约
的厚度注入掺杂剂物质时，掺杂剂分布的目标范围为约
并且掺杂剂分布的标准偏差或离散度约为
在图2D中，n型发射极245已经形成在垫氧化物205上方。发射极245也穿过垫氧化物205的一部分而接触基区240。用于形成发射极245的技术在本领域中是已知的，并且为了清楚在这里将不会进一步讨论该技术。享有本申请公开内容益处的本领域技术人员同样应当明白，例如集电区、沉子(sinker)等的附加区域也可以形成作为双极晶体管200的部分。
图3A和图3B在概念上示出了用于形成npn双极晶体管300的技术的第二示例性实施例。然而，享有本申请公开内容益处的本领域技术人员应当明白，这些技术也可以被应用于pnp双极晶体管的形成。在第二示例性实施例中，通过刻蚀垫氧化物层205的背部部分来将垫氧化物层205的厚度从初始厚度(如虚线225所示)更改直到区域205(2)基本上被完全去掉。例如，可以刻蚀垫氧化物层205直到在区域205(2)下方的区域中暴露硅层215的掺杂区210的一部分。
在图3B中，附加的氧化物层305被淀积在区域205(1，3)和掺杂层210的被暴露部分的上方。可以控制淀积工艺使得在掺杂层210的被暴露部分上方的附加氧化物层305的厚度达到基于目标掺杂剂分布所确定的值。例如，在掺杂层210被暴露部分上方的附加氧化物层305的厚度可以为约然后掺杂剂物质可以被离子注入到基区315中，如箭头310所示。基于该目标掺杂剂分布和附加氧化物层305的厚度来选择所注入掺杂剂物质的能量。在所示出实施例中，以5-30keV范围内的相对低能量注入掺杂剂物质。例如，当附加氧化物层305的厚度约为时，可以约20keV的能量注入掺杂剂物质。
图4在概念上示出了例如可以使用图2和图3所示技术形成的掺杂剂分布400、405的示例性实施例。水平轴表示任意单位的到层中的深度，而垂直轴表示任意单位的掺杂剂浓度。垂直的虚线415表示垫氧化物层和硅层之间的边界。通过选择垫氧化物层的厚度和注入掺杂剂物质的能量来形成掺杂剂分布400使得掺杂剂分布400的峰位于垫氧化物层内。因此，在硅层中的掺杂剂分布400包括分布的尾部，并且因此在硅层中的掺杂剂分布400是浅且陡峭的。通过选择垫氧化物层的厚度和注入掺杂剂物质的能量来形成掺杂剂分布405使得掺杂剂分布405的峰位于硅层内。因此，在硅层中的掺杂剂分布405包括分布405的尾部和峰。掺杂剂分布405相对较窄并且保持陡峭的尾部。
图5在概念上示出了对于双极晶体管的掺杂剂分布的示例性实施例。水平轴表示任意单位的深度，而垂直轴表示任意单位的载流子浓度。对于n型掺杂剂由字母“n”来表示掺杂剂物质的类型，而对于p型掺杂剂由字母“p”来表示掺杂剂物质的类型。发射区由在延伸到约0.5微米的区域中的浓度约1019cm-3的n型掺杂剂形成。可以使用在这里所述的技术形成的基区从约0.5微米延伸到约0.68微米。在基区中的p型掺杂剂浓度的范围从约3×1017cm-3到约1016cm-3。基区的尾部是陡峭的并且不表现出任何沟道效应。在约0.68微米以下的深度处用n型掺杂剂形成集电区。
图6在概念上示出了传统的掺杂剂分布600与使用在这里所描述的技术的实施例而形成的掺杂剂分布605的比较。传统的掺杂剂分布600具有相对浅的尾部以及相对宽的标准偏差，这可能导致沟道效应。相反，根据在这里所描述的技术的实施例而形成的掺杂剂分布605具有相对陡峭的尾部以及相对窄的标准偏差，这可以减少在基区中的沟道效应。
上面所公开的特定实施例仅仅是示例性的，因为所公开的主题可以以对于享有在这里的教导益处的本领域技术人员显而易见的不同但是等同的方式来被修改和实践。此外，并不意图限制在这里所示的结构或设计的细节，除了如在下面的权利要求中所描述的之外。因此，显然在上面所公开的特定实施例可以被改变或修改，并且所有这样的变化被认为在所公开的主题的范围内。因此，在这里所寻求的保护如在下面的权利要求中所陈述的。
Claims (18)
1.一种形成双极晶体管的方法，包含以下步骤：
在用第一类型掺杂剂掺杂的材料的第一层上方形成第一绝缘层，所述第一层形成在衬底上方；
基于目标掺杂剂分布来更改所述第一绝缘层的厚度；以及
在所述第一层的一部分中注入第二类型的掺杂剂，掺杂剂的第二类型与掺杂剂的第一类型相反，所述第二类型的掺杂剂以基于所更改的所述第一绝缘层厚度和所述目标掺杂剂分布而选择的能量被注入，
其中形成第一绝缘层的步骤包含以下步骤：通过热工艺形成第一氧化物层并且生长所述第一氧化物层的第一部分使得所述第一氧化物层的所述第一部分的厚度增大，而所述第一氧化物层的第二部分的厚度保持基本相同。
2.如权利要求1所述的方法，包含以下步骤：
在所述衬底上方淀积硅的第一层，所述衬底包含硅衬底和绝缘体上硅衬底中的至少一种；以及
用第一类型的掺杂剂来掺杂所述材料的第一层。
3.如权利要求2所述的方法，其中形成第一绝缘层的步骤包含以下步骤：
在所述材料的第一层上方淀积第一氧化物层；以及
在所述第一层的一部分中注入第二类型的掺杂剂的步骤包括以下步骤：
将第二类型的掺杂剂穿过所述第一氧化物层注入到所述材料的第一层的与所述第一氧化物层相邻的一部分中。
4.如权利要求1所述的方法，其中更改第一绝缘层的厚度的步骤包含以下步骤：
刻蚀所述第一氧化物层使得所述第一氧化物层的所述第二部分的厚度近似等于基于所述目标掺杂剂分布而选择的目标厚度。
5.如权利要求1所述的方法，其中更改第一绝缘层的厚度的步骤包含以下步骤：
刻蚀所述第一氧化物层使得所述第一氧化物层的所述第二部分基本被去掉以暴露所述第一层的一部分；以及
至少在所述第一层的所暴露部分上方淀积第二氧化物层，所述第二氧化物层的厚度近似等于基于所述目标掺杂剂分布而选择的目标厚度。
6.如权利要求4或5所述的方法，包含以下步骤：基于所述目标掺杂剂分布来选择所述目标厚度。
7.如权利要求6所述的方法，其中选择所述目标厚度的步骤包含以下步骤：基于所述目标掺杂剂分布的目标离散度、所述目标掺杂剂分布的目标标准偏差或者所述目标掺杂剂分布的峰的目标深度中的至少一个来选择所述目标厚度。
8.如权利要求7所述的方法，其中在第一氧化物层中注入第二类型的掺杂剂的步骤包含以下步骤：对于p型掺杂剂使用约5-30keV的注入能量穿过具有约
厚度的所更改的第一氧化物层来注入第二类型的掺杂剂。
9.如权利要求7所述的方法，其中在第一氧化物层中注入第二类型的掺杂剂的步骤包含以下步骤：对于n型掺杂剂使用约50-100keV的注入能量穿过具有约
厚度的所更改的第一氧化物层来注入第二类型的掺杂剂。
10.一种双极晶体管，包含：
衬底；
材料的第一层，形成在所述衬底上方，所述第一层包含用第一类型的掺杂剂掺杂的第一部分和用第二类型的掺杂剂掺杂的第二部分，所述第二类型与所述第一类型相反；以及
第一绝缘层，形成在所述第一层上方，其中所述第二部分通过以下处理被掺杂：
基于目标掺杂剂分布来更改所述第一绝缘层的厚度；以及
在所述第一层中注入第二类型的掺杂剂，所述第二类型的掺杂剂以基于所述第一绝缘层厚度和所述目标掺杂剂分布而选择的能量被注入，
其中所述第一绝缘层包含第一氧化物层，而所述第一氧化物层包含第一部分，所述第一部分在被淀积之后生长以增大所述第一氧化物层的第一部分的厚度，并且其中所述第一氧化物层包含在被淀积之后不生长的第二部分。
11.如权利要求10所述的双极晶体管，其中所述衬底包含硅衬底和绝缘体上硅衬底中的至少一种。
12.如权利要求10所述的双极晶体管，其中更改第一氧化物层的厚度包含：
刻蚀所述第一氧化物层使得所述第一氧化物层的所述第二部分的厚度近似等于基于所述目标掺杂剂分布而选择的目标厚度。
13.如权利要求10所述的双极晶体管，其中更改第一氧化物层的厚度包含：
刻蚀所述第一氧化物层使得所述第一氧化物层的所述第二部分基本被去掉以暴露第一层的一部分；以及
至少在所述第一层的所暴露部分上方淀积第二氧化物层，所述第二氧化物层的厚度近似等于基于所述目标掺杂剂分布而选择的目标厚度。
14.如权利要求10所述的双极晶体管，其中更改第一绝缘层的厚度包含：更改第一绝缘层的厚度以对应于基于所述目标掺杂剂分布而选择的目标厚度。
15.如权利要求14所述的双极晶体管，其中所述目标厚度基于所述目标掺杂剂分布的目标离散度、所述目标掺杂剂分布的目标标准偏差或者所述目标掺杂剂分布的峰的目标深度中的至少一个来选择。
16.如权利要求15所述的双极晶体管，其中所述目标厚度约为
并且对于p型掺杂剂被用来在第一氧化物层中注入第二类型的掺杂剂的能量在5-30keV的范围内。
17.如权利要求15所述的双极晶体管，其中所述目标厚度约为
并且对于n型掺杂剂被用来在第一氧化物层中注入第二类型的掺杂剂的能量在50-100keV的范围内。
18.如权利要求10所述的双极晶体管，其中所述第一层包含硅，并且所述双极晶体管包含在所述第一层上方形成的多晶硅的第二层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/061,231 US20090250785A1 (en) | 2008-04-02 | 2008-04-02 | Methods of forming a shallow base region of a bipolar transistor |
| US12/061,231 | 2008-04-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101552202A CN101552202A (zh) | 2009-10-07 |
| CN101552202B true CN101552202B (zh) | 2011-04-13 |
Family
ID=41132484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101299043A Expired - Fee Related CN101552202B (zh) | 2008-04-02 | 2009-04-01 | 形成双极晶体管的浅基区的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20090250785A1 (zh) |
| JP (1) | JP2009253292A (zh) |
| CN (1) | CN101552202B (zh) |
| DE (1) | DE102009002046A1 (zh) |
| TW (1) | TW200949943A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823057B2 (en) | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| US8035196B2 (en) * | 2008-04-02 | 2011-10-11 | Zarlink Semiconductor (Us) Inc. | Methods of counter-doping collector regions in bipolar transistors |
| US11191999B2 (en) | 2016-12-22 | 2021-12-07 | Samsung Electronics Co. Ltd. | Method of allowing a user to receive information associated with a goal |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869372A (en) * | 1994-11-10 | 1999-02-09 | Fuji Electric Co., Ltd. | Method of manufacturing a power semiconductor device |
| US5972768A (en) * | 1996-02-19 | 1999-10-26 | Fuji Electric Co. Ltd. | Method of manufacturing semiconductor device having low contact resistance |
| US6376322B1 (en) * | 1998-03-31 | 2002-04-23 | Stmicroelectronics S.A. | Base-emitter region of a submicronic bipolar transistor |
| CN1442887A (zh) * | 2002-03-06 | 2003-09-17 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| CN101145544A (zh) * | 2006-09-13 | 2008-03-19 | 东部高科股份有限公司 | 用于形成半导体器件的方法 |
| CN101151731A (zh) * | 2005-03-31 | 2008-03-26 | 松下电器产业株式会社 | 固态成象器件的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3662627D1 (en) * | 1985-06-03 | 1989-05-03 | Siemens Ag | Method of simultaneously producing bipolar and complementary mos transistors as a common silicon substrate |
| JP2953666B2 (ja) * | 1989-11-30 | 1999-09-27 | キヤノン株式会社 | 半導体装置及び電子装置 |
| US5516708A (en) * | 1994-11-17 | 1996-05-14 | Northern Telecom Limited | Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction |
| KR100268458B1 (ko) * | 1997-10-01 | 2000-10-16 | 윤종용 | 실리사이드 및 엘디디 구조를 갖는 반도체 디바이스의 제조방법 |
| US6020246A (en) * | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
| US6911681B1 (en) * | 2004-04-14 | 2005-06-28 | International Business Machines Corporation | Method of base formation in a BiCMOS process |
-
2008
- 2008-04-02 US US12/061,231 patent/US20090250785A1/en not_active Abandoned
-
2009
- 2009-03-31 DE DE102009002046A patent/DE102009002046A1/de not_active Withdrawn
- 2009-04-01 CN CN2009101299043A patent/CN101552202B/zh not_active Expired - Fee Related
- 2009-04-01 TW TW098110890A patent/TW200949943A/zh unknown
- 2009-04-02 JP JP2009089693A patent/JP2009253292A/ja not_active Withdrawn
-
2011
- 2011-02-15 US US13/027,721 patent/US20110143513A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869372A (en) * | 1994-11-10 | 1999-02-09 | Fuji Electric Co., Ltd. | Method of manufacturing a power semiconductor device |
| US5972768A (en) * | 1996-02-19 | 1999-10-26 | Fuji Electric Co. Ltd. | Method of manufacturing semiconductor device having low contact resistance |
| US6376322B1 (en) * | 1998-03-31 | 2002-04-23 | Stmicroelectronics S.A. | Base-emitter region of a submicronic bipolar transistor |
| CN1442887A (zh) * | 2002-03-06 | 2003-09-17 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| CN101151731A (zh) * | 2005-03-31 | 2008-03-26 | 松下电器产业株式会社 | 固态成象器件的制造方法 |
| CN101145544A (zh) * | 2006-09-13 | 2008-03-19 | 东部高科股份有限公司 | 用于形成半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101552202A (zh) | 2009-10-07 |
| DE102009002046A1 (de) | 2009-12-24 |
| US20090250785A1 (en) | 2009-10-08 |
| US20110143513A1 (en) | 2011-06-16 |
| TW200949943A (en) | 2009-12-01 |
| JP2009253292A (ja) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102117748B (zh) | 双极晶体管的集电区和集电区埋层的制造方法 | |
| CN103460372B (zh) | 具有改进的沟道堆栈的半导体结构及其制备方法 | |
| CN101552202B (zh) | 形成双极晶体管的浅基区的方法 | |
| US8450179B2 (en) | Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication | |
| CN109449083A (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| CN107093632A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| DE102017121693B4 (de) | Dotierungsverfahren | |
| JPH08330323A (ja) | 縦型分離トランジスタを作成する方法および該方法によって作成されたトランジスタ | |
| CN102117749B (zh) | 双极晶体管的集电区和集电区埋层的制造工艺方法 | |
| CN101552201A (zh) | 在双极晶体管中反掺杂集电区的方法 | |
| EP2130218B1 (de) | Maskensparende herstellung komplementärer lateraler hochvolttransistoren mit resurf-struktur | |
| CN206992116U (zh) | 竖直导电器件 | |
| DE10160511A1 (de) | Bipolarer Transistor | |
| US7618871B2 (en) | Method for the production of a bipolar transistor comprising an improved base terminal | |
| US7781295B1 (en) | System and method for providing a single deposition emitter/base in a bipolar junction transistor | |
| CN114388361A (zh) | 双极晶体管及制造方法 | |
| EP0367729A2 (en) | Process for forming trench isolation structures in a silicon substrate for CMOS and NMOS devices | |
| CN104576334B (zh) | 具有不同bvcbo的npn器件的集成制造方法 | |
| CN108538716A (zh) | 降低自掺杂效应的方法及半导体结构 | |
| DE102008046388A1 (de) | Vertikaler Bipolartransistor | |
| KR20090105866A (ko) | 바이폴라 트랜지스터의 얕은 베이스 영역을 형성하는 방법들 | |
| CN106229336A (zh) | 一种超结器件的制造方法 | |
| DE102004055147B4 (de) | Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis | |
| DE102022119520A1 (de) | Verfahren zum herstellen eines superjunction-bauelements und superjunction-transistor-bauelement | |
| JP2004221201A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110413 Termination date: 20170401 |