CN104576334B - 具有不同bvcbo的npn器件的集成制造方法 - Google Patents

具有不同bvcbo的npn器件的集成制造方法 Download PDF

Info

Publication number
CN104576334B
CN104576334B CN201410409266.1A CN201410409266A CN104576334B CN 104576334 B CN104576334 B CN 104576334B CN 201410409266 A CN201410409266 A CN 201410409266A CN 104576334 B CN104576334 B CN 104576334B
Authority
CN
China
Prior art keywords
buried layer
npn device
type buried
type
bvcbo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410409266.1A
Other languages
English (en)
Other versions
CN104576334A (zh
Inventor
杨文清
乐薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410409266.1A priority Critical patent/CN104576334B/zh
Publication of CN104576334A publication Critical patent/CN104576334A/zh
Application granted granted Critical
Publication of CN104576334B publication Critical patent/CN104576334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology

Abstract

本发明公开了一种具有不同BVCBO的NPN器件的集成制造方法，包括步骤：定义出各NPN器件的N型埋层的离子注入光刻胶图形，包括全部打开结构、栅型结构或者网格结构；采用同一次N型离子注入形成各NPN器件的N型埋层；对各NPN器件的N型埋层进行退火推进，形成具有不同掺杂浓度的N型埋层。本发明采用一次光刻和一次离子注入就能同时制造具有不同掺杂浓度的埋层从而能集成具有不同BVCBO的NPN器件，能大大降低工艺成本。

Description

具有不同BVCBO的NPN器件的集成制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种具有不同BVCBO的NPN器件的集成制造方法。
背景技术
在0.35BCD的工艺中，NPN型BJT的集电极是由n-外延层(epi)和N型埋层(NBL)组成。如图1所示，是现有NPN器件的结构示意图，在硅衬底101上形成有N型埋层102以及P型埋层103，在形成有埋层102和103的硅衬底101上形成有N-外延层104。在一个NPN器件区域中，采用N-外延层104作为集电区，集电区底部和N型埋层102相连，在N型埋层102的顶部形成有和其接触的N型下沉层(NSINK)109；在集电区的顶部形成有P型基区105，在所述P型基区105顶部表面形成有N+区107a组成的发射区107a，在发射区107a顶部引出发射极；基区105顶部表面形成有P+区108a，通过P+区108a引出基极；在N型下沉层109的顶部表面形成有N+区107b，通过N+区107b引出集电极。在N-外延层104的表面形成有场氧隔离层106，场氧隔离层106能为局部场氧隔离层(LOCOS)或浅沟槽隔离(STI)，场氧隔离层106用于在N-外延层104的表面隔离出有源区。在整个NPN器件的周侧形成有隔离结构，用于实现NPN器件之间的隔离，隔离结构包括围绕在N型埋层102周侧的P型埋层103，在P型埋层103顶部的形成有和其接触的P阱110，在P阱110的顶部表面P+区108b，由P+区108b引出隔离电极。
由于现有NPN器件的集电极通过N-外延层104、N型埋层102、N型下沉层(NSINK)109和N+区107b引出，所以器件的BVCBO等击穿电压和N型埋层102的浓度有较高的相关性，也即通过调节N型埋层102的掺杂浓度可以调节NPN器件的BVCBO，BVCBO为发射极开路时集电极与基极间的击穿电压。通常在现有工艺平台上，N型埋层102的浓度由一次离子注入和后续的高温推进所决定。所以如果要在同一硅衬底101上集成具有不同BVCBO的NPN器件的话，每增加一种BVCBO的NPN器件，就必须加一道光刻步骤来调整N型埋层102的浓度以满足不同的BVCBO，由于光刻次数越多成本越高，所以现有集成具有不同BVCBO的NPN器件的方法会大大增加了工艺成本。
发明内容
本发明所要解决的技术问题是提供一种具有不同BVCBO的NPN器件的集成制造方法，不需要增加光刻层次就能集成具有不同BVCBO的NPN器件，能降低工艺成本。
为解决上述技术问题，本发明提供的具有不同BVCBO的NPN器件的集成制造方法，包括如下步骤：
步骤一、在硅衬底上定义出具有不同BVCBO的NPN器件的形成区域；采用光刻工艺定义出各所述NPN器件的N型埋层的离子注入光刻胶图形，各所述NPN器件的形成区域的所述离子注入光刻胶图形包括全部打开结构、栅型结构或者网格结构。
所述全部打开结构为对应的所述NPN器件的形成区域的光刻胶全部被去除。
所述栅型结构为对应的所述NPN器件的形成区域的光刻胶包括多个第一去除部分和多个第一保留部分、且所述第一去除部分和所述第一保留部分分别呈条状结构且交替排列。
所述网状结构为对应的所述NPN器件的形成区域的光刻胶包括多个第二去除部分和多个第二保留部分、且所述第二去除部分和所述第二保留部分分别呈块状结构，且所述第二去除部分和所述第二保留部分在二维面的两个垂直的轴上分别呈交替排列。
步骤二、以所述离子注入光刻胶图形为掩膜，采用同一次N型离子注入形成各所述NPN器件的N型埋层；各所述N型埋层的图形结构和对应的所述离子注入光刻胶图形相同，所述光刻胶被去除的地方被注入N型离子、所述光刻胶保留的地方N型离子未注入到所述硅衬底中。
步骤三、去除所述离子注入光刻胶图形，对各所述NPN器件的N型埋层进行退火推进；退火推进后，所述栅型结构或者所述网格结构所定义的所述N型埋层的注入N型离子区域的N型离子扩散到未被注入N型离子区域中从而使对应的所述N型埋层连接成一全部区域N型掺杂的整体结构，所述全部打开结构所定义的所述N型埋层退火前后都呈一全部区域N型掺杂的整体结构。
通过调节所述N型埋层的掺杂浓度调节所述NPN器件的BVCBO，所述N型埋层的掺杂浓度越大、所述NPN器件的BVCBO越小，所述N型埋层的掺杂浓度越小、所述NPN器件的BVCBO越大；步骤二中各所述N型埋层中注入的N型离子越多、退火推进后所对应的所述N型埋层的掺杂浓度越大。
进一步的改进是，所述栅型结构的各所述第一去除部分的尺寸相同、各所述第一保留部分的尺寸相同，所述栅型结构所定义的所述N型埋层的掺杂浓度由所述栅型结构的各所述第一去除部分和各所述第一保留部分的尺寸和数量定义，由一个所述第一去除部分和一个所述第一保留部分组成的一周期中，所述第一去除部分的宽度越大、所述第一保留部分的宽度越小所述N型埋层的掺杂浓度越大，所述第一去除部分的宽度越小、所述第一保留部分的宽度越大所述N型埋层的掺杂浓度越小。
进一步的改进是，所述网格结构的各所述第二去除部分的尺寸相同、各所述第二保留部分的尺寸相同，所述网格结构所定义的所述N型埋层的掺杂浓度由所述网格结构的各所述第二去除部分和各所述第二保留部分的尺寸和数量定义；在二维面的两个垂直的轴的每个轴上的由一个所述第二去除部分和一个所述第二保留部分组成的一周期中，所述第二去除部分的宽度越大、所述第二保留部分的宽度越小所述N型埋层的掺杂浓度越大，所述第二去除部分的宽度越小、所述第二保留部分的宽度越大所述N型埋层的掺杂浓度越小。
进一步的改进是，在步骤三之后，还包括如下步骤：
步骤四、进行N-外延层生长，对所述N-外延层进行退火推进，在各所述NPN器件形成区域的所述N-外延层作为各所述NPN器件的集电区。
步骤五、通过光刻和注入在各所述NPN器件的集电区中形成P型掺杂的基区。
步骤六、通过光刻和注入在各所述NPN器件的所述基区中形成由N+区组成的发射区。
进一步的改进是，步骤二中所述N型埋层的N型离子注入的注入杂质为Sb或As，注入能量为40kev～200kev，注入剂量为1e14cm-2～1e16cm-2。
进一步的改进是，步骤三所述N型埋层的退火推进的温度为1100℃～1250℃，时间为30分钟～300分钟。
进一步的改进是，步骤四中所述N-外延层的厚度为4微米～6微米，电阻率为0.5欧姆·厘米～1.5欧姆·厘米。
进一步的改进是，步骤四所述N-外延层的退火推进的温度为1000℃～1200℃，时间为30分钟～150分钟。
本发明通过埋层是通过离子注入加推进扩散两步工艺形成的特性，在离子注入工艺中对离子注入区域进行定义，在形成埋层的区域中通过定义全部打开结构、栅型结构或者网格结构的离子注入光刻胶图形，使得离子注入后注入到埋层区域中的离子总量分别不同，而注入离子总量不同的埋层通过推进扩散后形成一个全部区域N型掺杂的整体结构，根据注入离子总量的不同扩散后的埋层的掺杂浓度也就不同；所以本发明仅需对埋层离子注入的光刻版进行设置，采用一次光刻和一次离子注入就能同时制造具有不同掺杂浓度的埋层，而埋层的掺杂浓度不同使得对应的NPN器件的BVCBO也不同，所以本发明不需要增加光刻层次就能集成具有不同BVCBO的NPN器件，能大大降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有NPN器件的结构示意图；
图2是本发明实施例方法流程图；
图3A-图3D是本发明实施例方法各步骤中器件结构图；
图4是本发明实施例方法所采用的网格结构的N型埋层的离子注入光刻胶图形。
具体实施方式
如图2所示，是本发明实施例方法流程图；如图3A至图3D所示，是本发明实施例方法各步骤中器件结构图；本发明实施例具有不同BVCBO的NPN器件的集成制造方法包括如下步骤：
步骤一、如图3A所示，在硅衬底1上定义出具有不同BVCBO的NPN器件的形成区域；采用光刻工艺定义出各所述NPN器件的N型埋层的离子注入光刻胶图形2，各所述NPN器件的形成区域的所述离子注入光刻胶图形2包括全部打开结构、栅型结构或者网格结构。
所述全部打开结构为对应的所述NPN器件的形成区域的光刻胶全部被去除。所述全部打开结构位于如虚线框3a所示区域中。
所述栅型结构为对应的所述NPN器件的形成区域的光刻胶包括多个第一去除部分和多个第一保留部分、且所述第一去除部分和所述第一保留部分分别呈条状结构且交替排列。
所述网状结构为对应的所述NPN器件的形成区域的光刻胶包括多个第二去除部分和多个第二保留部分、且所述第二去除部分和所述第二保留部分分别呈块状结构，且所述第二去除部分和所述第二保留部分在二维面的两个垂直的轴上分别呈交替排列。
所述栅型结构或者所述网格结构在沿一个轴上的剖面图相同，都能参考如虚线框3b所示区域中，标记2a对应于所述第一去除部分或所述第二去除部分，标记2b对应于所述第一保留部分或所述第二保留部分。
如图4所示，是本发明实施例方法所采用的网格结构的N型埋层的离子注入光刻胶图形，可见所述第二去除部分2a和所述第二保留部分2b都呈块状结构且在二维面上交替排列。
步骤二、如图3A所示，以所述离子注入光刻胶图形2为掩膜，采用同一次N型离子注入形成各所述NPN器件的N型埋层4a和4b；较佳为，所述N型埋层的N型离子注入的注入杂质为Sb或As，注入能量为40kev～200kev，注入剂量为1e14cm-2～1e16cm-2。
各所述N型埋层的图形结构和对应的所述离子注入光刻胶图形2相同，N型埋层4a的图形和所述全部打开结构的所述离子注入光刻胶图形2相同，N型埋层4b的图形顶部对应的所述栅型结构或者所述网格结构的所述离子注入光刻胶图形2相同。所述光刻胶被去除的地方被注入N型离子、所述光刻胶保留的地方N型离子未注入到所述硅衬底1中，也即N型埋层4a的全部区域中都注入了N型离子，而N型埋层4b中区域4c中注入了N型离子、区域4d中没有注入N型离子。
步骤三、如图3B所示，去除所述离子注入光刻胶图形2，对各所述NPN器件的N型埋层4a和4b进行退火推进；较佳为，所述N型埋层的退火推进的温度为1100℃～1250℃，时间为30分钟～300分钟。退火推进后，所述栅型结构或者所述网格结构所定义的所述N型埋层的注入N型离子区域即区域4c的N型离子扩散到未被注入N型离子区域即区域4d中从而使对应的所述N型埋层4b连接成一全部区域N型掺杂的整体结构，所述全部打开结构所定义的所述N型埋层4a退火前后都呈一全部区域N型掺杂的整体结构。
通过调节所述N型埋层4a或4b的掺杂浓度调节所述NPN器件的BVCBO，所述N型埋层4a或4b的掺杂浓度越大、所述NPN器件的BVCBO越小，所述N型埋层4a或4b的掺杂浓度越小、所述NPN器件的BVCBO越大。步骤二中各所述N型埋层4a或4b中注入的N型离子越多、退火推进后所对应的所述N型埋层4a或4b的掺杂浓度越大。
较佳为，所述全部打开结构所定义的所述N型埋层4a的掺杂浓度最大，所对应的所述NPN器件的BVCBO最小。
在较佳实施例中，所述栅型结构的各所述第一去除部分2a的尺寸相同、各所述第一保留部分2b的尺寸相同，所述栅型结构所定义的所述N型埋层的掺杂浓度由所述栅型结构的各所述第一去除部分2a和各所述第一保留部分2b的尺寸和数量定义；由一个所述第一去除部分2a和一个所述第一保留部分2b组成的一周期中，所述第一去除部分2a的宽度越大、所述第一保留部分2b的宽度越小所述N型埋层4b的掺杂浓度越大，所述第一去除部分2a的宽度越小、所述第一保留部分2b的宽度越大所述N型埋层4b的掺杂浓度越小。在其它实施例中，所述栅型结构的各所述第一去除部分2a的尺寸和各所述第一保留部分2b的尺寸能够不相同，只要保证退火推进后所对应的所述N型埋层4b的杂质能扩散形成一个整体即可。
所述网格结构的各所述第二去除部分2a的尺寸相同、各所述第二保留部分2b的尺寸相同；所述网格结构所定义的所述N型埋层4b的掺杂浓度由所述网格结构的各所述第二去除部分2a和各所述第二保留部分2b的尺寸和数量定义；在二维面的两个垂直的轴的每个轴上的由一个所述第二去除部分2a和一个所述第二保留部分2b组成的一周期中，所述第二去除部分2a的宽度越大、所述第二保留部分2b的宽度越小所述N型埋层4b的掺杂浓度越大，所述第二去除部分2a的宽度越小、所述第二保留部分2b的宽度越大所述N型埋层的掺杂浓度越小。在其它实施例中，所述网格结构的各所述第一去除部分2a的尺寸和各所述第一保留部分2b的尺寸能够不相同，只要保证退火推进后所对应的所述N型埋层4b的杂质能扩散形成一个整体即可。
步骤四、如图3C所示，进行N-外延层5生长；较佳为所述N-外延层5的厚度为4微米～6微米，电阻率为0.5欧姆·厘米～1.5欧姆·厘米。
对所述N-外延层5进行退火推进；较佳为所述N-外延层5的退火推进的温度为1000℃～1200℃，时间为30分钟～150分钟。对所述N-外延层5进行退火推进过程中，所述N型埋层4a或4b也会进一步的推进并部分进入到所述N-外延层5中。
在各所述NPN器件形成区域的所述N-外延层5作为各所述NPN器件的集电区。
步骤五、如图3D所示，通过光刻和注入在各所述NPN器件的集电区中形成P型掺杂的基区6。
步骤六、如图3D所示，通过光刻和注入在各所述NPN器件的所述基区6中形成由N+区组成的发射区7。
经过上述步骤，所述NPN器件的集电区、发射区7和基区6都形成，而经过步骤一至三则能够调整集电区底部的N型埋层4a或4b的掺杂浓度。除了形成上述基本的所述NPN器件的结构的步骤之外，本发明实施例的所述NPN器件的其它结构可以和图1所示的现有NPN器件的结构相同，如图1所示，还需要采用如下步骤：
在形成N-外延层5(图1中为104)还包括在各所述NPN器件周侧的所述N型埋层4a或4b(图1中为102)的周侧形成P型埋层103。
在所述N-外延层5形成场氧隔离层106，场氧隔离层106能为局部场氧隔离层(LOCOS)或浅沟槽隔离(STI)，用于隔离出有源区。
在N型埋层4a或4b的顶部形成N型下沉层109，N型下沉层109底部和所对应的所述N型埋层4a或4b接触；在所述P型埋层103的顶部形成P阱110，P阱110底部和所对应的所述P型埋层103接触。
之后进行N+离子注入同时形成所述发射区7(图1中为107a)和N+区107b，N+区107b形成在N型下沉层109的顶部表面；进行P+离子注入同时在基区105顶部表面形成P+区108a和在P阱110的顶部表面形成P+区108b；形成金属接触和正面金属层在通过P+区108a顶部引出基极、在通过N+区107b顶部引出集电极、在所述发射区7顶部引出发射极以及在P+区108b顶部引出隔离电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种具有不同BVCBO的NPN器件的集成制造方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上定义出具有不同BVCBO的NPN器件的形成区域；采用光刻工艺定义出各所述NPN器件的N型埋层的离子注入光刻胶图形，各所述NPN器件的形成区域的所述离子注入光刻胶图形包括全部打开结构、栅型结构或者网格结构；
所述全部打开结构为对应的所述NPN器件的形成区域的光刻胶全部被去除；
所述栅型结构为对应的所述NPN器件的形成区域的光刻胶包括多个第一去除部分和多个第一保留部分、且所述第一去除部分和所述第一保留部分分别呈条状结构且交替排列；
所述网格结构为对应的所述NPN器件的形成区域的光刻胶包括多个第二去除部分和多个第二保留部分、且所述第二去除部分和所述第二保留部分分别呈块状结构，且所述第二去除部分和所述第二保留部分在二维面的两个垂直的轴上分别呈交替排列；
步骤二、以所述离子注入光刻胶图形为掩膜，采用同一次N型离子注入形成各所述NPN器件的N型埋层；各所述N型埋层的图形结构和对应的所述离子注入光刻胶图形相同，所述光刻胶被去除的地方被注入N型离子、所述光刻胶保留的地方N型离子未注入到所述硅衬底中；
步骤三、去除所述离子注入光刻胶图形，对各所述NPN器件的N型埋层进行退火推进；退火推进后，所述栅型结构或者所述网格结构所定义的所述N型埋层的注入N型离子区域的N型离子扩散到未被注入N型离子区域中从而使对应的所述N型埋层连接成一全部区域N型掺杂的整体结构，所述全部打开结构所定义的所述N型埋层退火前后都呈一全部区域N型掺杂的整体结构；
通过调节所述N型埋层的掺杂浓度调节所述NPN器件的BVCBO，所述N型埋层的掺杂浓度越大、所述NPN器件的BVCBO越小，所述N型埋层的掺杂浓度越小、所述NPN器件的BVCBO越大；步骤二中各所述N型埋层中注入的N型离子越多、退火推进后所对应的所述N型埋层的掺杂浓度越大。
2.如权利要求1所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：所述栅型结构的各所述第一去除部分的尺寸相同、各所述第一保留部分的尺寸相同，所述栅型结构所定义的所述N型埋层的掺杂浓度由所述栅型结构的各所述第一去除部分和各所述第一保留部分的尺寸和数量定义，由一个所述第一去除部分和一个所述第一保留部分组成的一周期中，所述第一去除部分的宽度越大、所述第一保留部分的宽度越小所述N型埋层的掺杂浓度越大，所述第一去除部分的宽度越小、所述第一保留部分的宽度越大所述N型埋层的掺杂浓度越小。
3.如权利要求1所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：所述网格结构的各所述第二去除部分的尺寸相同、各所述第二保留部分的尺寸相同，所述网格结构所定义的所述N型埋层的掺杂浓度由所述网格结构的各所述第二去除部分和各所述第二保留部分的尺寸和数量定义；在二维面的两个垂直的轴的每个轴上的由一个所述第二去除部分和一个所述第二保留部分组成的一周期中，所述第二去除部分的宽度越大、所述第二保留部分的宽度越小所述N型埋层的掺杂浓度越大，所述第二去除部分的宽度越小、所述第二保留部分的宽度越大所述N型埋层的掺杂浓度越小。
4.如权利要求1所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：在步骤三之后，还包括如下步骤：
步骤四、进行N-外延层生长，对所述N-外延层进行退火推进，在各所述NPN器件形成区域的所述N-外延层作为各所述NPN器件的集电区；
步骤五、通过光刻和注入在各所述NPN器件的集电区中形成P型掺杂的基区；
步骤六、通过光刻和注入在各所述NPN器件的所述基区中形成由N+区组成的发射区。
5.如权利要求1所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：步骤二中所述N型埋层的N型离子注入的注入杂质为Sb或As，注入能量为40kev～200kev，注入剂量为1e14cm-2～1e16cm-2。
6.如权利要求1所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：步骤三所述N型埋层的退火推进的温度为1100℃～1250℃，时间为30分钟～300分钟。
7.如权利要求4所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：步骤四中所述N-外延层的厚度为4微米～6微米，电阻率为0.5欧姆·厘米～1.5欧姆·厘米。
8.如权利要求4所述的具有不同BVCBO的NPN器件的集成制造方法，其特征在于：步骤四所述N-外延层的退火推进的温度为1000℃～1200℃，时间为30分钟～150分钟。
CN201410409266.1A 2014-08-19 2014-08-19 具有不同bvcbo的npn器件的集成制造方法 Active CN104576334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410409266.1A CN104576334B (zh) 2014-08-19 2014-08-19 具有不同bvcbo的npn器件的集成制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410409266.1A CN104576334B (zh) 2014-08-19 2014-08-19 具有不同bvcbo的npn器件的集成制造方法

Publications (2)

Publication Number Publication Date
CN104576334A CN104576334A (zh) 2015-04-29
CN104576334B true CN104576334B (zh) 2017-06-06

Family

ID=53092117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410409266.1A Active CN104576334B (zh) 2014-08-19 2014-08-19 具有不同bvcbo的npn器件的集成制造方法

Country Status (1)

Country Link
CN (1) CN104576334B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244282B (zh) * 2015-10-20 2018-07-24 无锡华润上华科技有限公司 半导体器件的阱区形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161758A (zh) * 1994-09-01 1997-10-08 国际整流器公司 掩模数目减少的mos栅控器件生产工艺
JP2718257B2 (ja) * 1989-12-22 1998-02-25 サムソン セミコンダクタ，インコーポレイテッド 集積回路における埋込み層容量の減少
KR0150671B1 (ko) * 1994-09-28 1998-12-01 김주용 주변회로영역과 셀영역이 서로다른 소자분리 구조를 갖는 반도체소자 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077547A (ja) * 1998-08-27 2000-03-14 Fuji Electric Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718257B2 (ja) * 1989-12-22 1998-02-25 サムソン セミコンダクタ，インコーポレイテッド 集積回路における埋込み層容量の減少
CN1161758A (zh) * 1994-09-01 1997-10-08 国际整流器公司 掩模数目减少的mos栅控器件生产工艺
KR0150671B1 (ko) * 1994-09-28 1998-12-01 김주용 주변회로영역과 셀영역이 서로다른 소자분리 구조를 갖는 반도체소자 제조방법

Also Published As

Publication number Publication date
CN104576334A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN101405867B (zh) 一种模块化双极-cmos-dmos模拟集成电路和功率晶体管技术
KR101228365B1 (ko) Ｌｄｍｏｓ 소자와 그 제조 방법
US20040032005A1 (en) Complementary analog bipolar transistors with trench-constrained isolation diffusion
CN102117748B (zh) 双极晶体管的集电区和集电区埋层的制造方法
US8530298B2 (en) Radiation hardened integrated circuit
US20220392886A1 (en) Isolation structure for ic with epi regions sharing the same tank
CN105720098B (zh) Nldmos及其制作方法
CN106206320B (zh) Ldmos的制造方法
CN104704636B (zh) 具有用于负电压操作的隔离式scr的esd保护电路
TW200623236A (en) N-well and n+buried layer isolation by auto doping to reduce chip size
KR101228369B1 (ko) Ｌｄｍｏｓ 소자와 그 제조 방법
CN104658913B (zh) Nldmos的制造方法
CN103579005B (zh) 采用高电压反注入的功率晶体管
CN101258601B (zh) 具有可耗尽的集电极列的双极方法和结构
US20130062691A1 (en) Semiconductor device including an n-well structure
CN104576334B (zh) 具有不同bvcbo的npn器件的集成制造方法
TWI576989B (zh) 集成高壓器件的方法
JP3899431B2 (ja) ツインウエル形成方法
CN115274842A (zh) 双向scr器件及双向scr器件制造方法
CN103972084B (zh) 埋型纵向齐纳二极管的制造方法
CN103311246B (zh) 半导体器件及其制造方法
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
CN108447781A (zh) 离子注入方法
CN104282538B (zh) 一种制作半导体器件的方法
CN104681602B (zh) Bcd工艺中纵向双极型晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant