CN1442887A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1442887A
CN1442887A CN03106205A CN03106205A CN1442887A CN 1442887 A CN1442887 A CN 1442887A CN 03106205 A CN03106205 A CN 03106205A CN 03106205 A CN03106205 A CN 03106205A CN 1442887 A CN1442887 A CN 1442887A
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor substrate
mask layer
impurity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03106205A
Other languages
English (en)
Other versions
CN1282222C (zh
Inventor
林正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1442887A publication Critical patent/CN1442887A/zh
Application granted granted Critical
Publication of CN1282222C publication Critical patent/CN1282222C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种半导体装置的制造方法，该方法可以在包含多个离子注入步骤以及热处理步骤的三重势阱的制造过程中减少步骤数量。该半导体装置的制造方法包含以下步骤：(a)在半导体衬底(10)上形成具有第一开口部分(14)的第一掩膜层(12)；(b)在第一开口部分的半导体衬底(10)的裸面上形成第一绝缘层(16)；(c)通过第一绝缘层(16)将第二导电型的第一杂质导入半导体衬底形成杂质层；(d)通过施行热处理形成第一势阱(24)，与此同时，在第一开口部分的半导体衬底的裸面上形成第二绝缘层(22)；(e)在第一掩膜层上形成具有第二开口部分(28)的第二掩膜层(26)；(f)通过第二绝缘层将第一导电型的第二杂质(32)导入半导体衬底，在第一势阱(24)内形成第二势阱。

Description

半导体装置的制造方法
技术领域
本发明涉及一种具有三重势阱的半导体装置的制造方法。
背景技术
通过对p型势阱及n型势阱的偏置状态进行优化以减小反向栅压和寄生电容，具有三重势阱的半导体装置可以高速运行。形成这样的三重势阱结构，通常需要多个离子注入步骤以及热处理步骤，因此有必要减少其步骤数量。
发明内容
本发明的目的在于提供一种半导体装置的制造方法，该方法可以减少在包括多个离子注入步骤以及热处理步骤的三重势阱的制造过程中的步骤数量。
本发明涉及的半导体装置的制造方法包括以下步骤：
(a)在第一导电型的半导体衬底上，形成具有第一开口部分
   的第一掩膜层；
(b)在第一开口部分的半导体衬底的裸面上，形成具有特定
   膜厚的第一绝缘层；
(c)以该第一掩膜层作为掩膜，经由第一绝缘层，通过离子
   注入将第二导电型的第一杂质导入半导体衬底内，形成
   杂质层；
(d)进行热处理，使该杂质层的第一杂质重新分布形成第一
   势阱，与此同时，在该第一开口部分的半导体衬底的裸
   面上，形成具有特定膜厚的第二绝缘层；
(e)在该第一掩膜层上的第一开口部分内的特定位置上，形
   成具有第二开口部分的第二掩膜层；以及
(f)以该第二掩膜层作为掩膜，经由第二绝缘层，通过离子
   注入将第一导电型的第二杂质导入该半导体衬底内，在
   该第一势阱内形成第二势阱。
在本发明中，第一绝缘层以及第二绝缘层作为保护膜，用于在离子注入步骤中保护该半导体衬底的表面免受离子损坏。因此，第一和第二绝缘层最好有一膜厚度以防止离子注入时对半导体衬底的表面的损坏，并且确保离子注入的效率。
根据本发明，在第一势阱的形成过程中形成的第二绝缘层可以作为形成第二势阱过程中离子注入时的保护膜。因此，与将第一势阱形成时在半导体衬底表面上形成的绝缘层除掉后，在第二势阱的离子注入时重新形成必要的保护绝缘层的情况相比，能够减少形成三重势阱的步骤。
根据本发明的制造方法可以有以下的各种变形：
A.通过对该半导体衬底进行热氧化形成第一绝缘层；在该第一绝缘层存在的状态下，通过对该半导体衬底进一步进行热氧化，形成该第二绝缘层。热氧化是通过例如在氮气和氧气共存的状态下对半导体衬底进行热处理而完成的。
B.该第二绝缘层的膜厚可以由步骤(d)的热处理的氧气分压来控制。即如果氧气的分压小，则第二绝缘层的膜厚与第一绝缘层的膜厚相差不多，随着氧气的分压变大，则第二绝缘层的膜厚也变大。
在步骤(d)的热处理中，如果环境中没有氧气的，则无法进行半导体衬底的热氧化，所以第二绝缘层与第一绝缘层实质上是相同的。
C.该第一掩膜层由氧化硅层构成，该第二掩膜层由抗蚀层构成。由于第一掩膜层是由氧化硅层形成的，故在形成第一、二绝缘层时可以控制的很好。
D.在步骤(f)中可以还包括进行热氧化，以使该第二杂质重新分布的步骤。第二势阱既可以仅仅由注入离子来形成，也可以通过实行离子注入和热处理，使杂质重新分布而形成。当进行这种热处理时，可以包含在热处理前除掉第二掩膜层的步骤。在第二掩膜层象抗蚀层一样含有有机物质的情况下，该步骤可以通过除掉该第二掩膜层从而防止由于热处理而产生污染物质。
E.在步骤(d)中，由于该第二绝缘层的形成，在半导体衬底的表面上形成凹部。该凹部是通过热处理消耗了半导体衬底的表面物质而形成的。该凹部在后面的形成元件分离层的步骤中，可以成为例如掩膜就位的标识。
附图说明
图1是本发明的实施例的剖面图，表示在半导体衬底上形成第一掩膜层的状态；
图2是本发明的实施例的剖面图，表示在半导体衬底内由于离子注入形成杂质层的状态；
图3是本发明的实施例的剖面图，表示在半导体衬底内形成第一势阱的状态；
图4是本发明的实施例的剖面图，表示形成第二掩膜层、以及由于离子注入在第一势阱内形成杂质层的状态；
图5是本发明的实施例的剖面图，表示在半导体衬底内第一势阱中形成第二势阱的状态；以及
图6是根据本发明实施例的制造方法形成的三重势阱剖面图。
具体实施方式
以下根据本发明涉及的一个实施例，参照附图进行说明。
图1-图6是对本实施例涉及到的制造方法的步骤流程进行说明的剖面图。各图显示的均为示意图，例如第一、第二绝缘层的膜厚与其它的层相比，示意的膜厚超过实际的厚度。
(a)如图1所示，在第一导电型的半导体衬底(此例中为硅衬底)10上，形成具有第一开口部分14的第一掩膜层12。在此例中，第一导电型为p型，第二导电型为n型。第一掩膜层12可以由例如氧化硅层构成。这样，通过由氧化硅层构成第一掩膜层12，对于其后形成第一、第二绝缘层时可以很好地进行控制。另外，第一开口部分14与构成三重势阱的较深的第一势阱区域相对应。
(b)如图2所示，在第一掩膜层12的第一开口部分14的半导体衬底10的裸面上，形成第一绝缘层16。第一绝缘层16通过在包含氧气的氮气氛围里加热半导体衬底10而形成。即由于构成半导体衬底10的物质(此例中为硅)通过热氧化而被氧化，从而生成第一绝缘层16。
第一绝缘层16在其后的离子注入步骤中作为半导体衬底10的保护膜。因此，第一绝缘层16的膜厚设定要考虑在离子注入时能够保持适当的注入效率，同时又能使半导体衬底10的表面在注入离子时避免受到损害。第一绝缘层16的膜厚根据离子注入时的离子类型、注入能量、第一势阱的深度等因素适当设定。
(c)如图2所示，第一掩膜层12作为掩膜，经由第一绝缘层14，通过离子注入将第二导电型(n型)的第一杂质18导入半导体衬底10内，形成杂质层20。作为n型杂质，可以使用磷或是砷。
该热处理步骤中使用的氧气被用作上述的第一绝缘层16的热氧化的氧气源。另外，通过监控构成第一绝缘层16的热氧化膜的膜厚，可以在热处理步骤中进行加热管理。因此，该步骤中的氧气分压的设定要考虑到半导体衬底(硅衬底)10的热氧化和热处理步骤中的加热管理。
(d)如图3所示，在含有氧气的氮气氛围下进行热处理，使杂质层20(参照图2)的杂质重新分布形成第一势阱24。此时，由于是在含有氧气的氮气氛围下进行热处理，在图2所示的第一绝缘层16存在的状态下，半导体衬底(硅衬底)10的表面的热氧化加快，从而形成膜厚大于第一绝缘层16的第二绝缘层22。该热处理步骤中使用的氧气主要用于通过监控热氧化膜的膜厚，对热处理步骤进行加热管理。因此，在可以运用其它手段对热处理步骤进行加热管理时，就不一定需要氧气。为了将第二绝缘层22的膜厚控制在设定值内，该热处理步骤使用的氧气分压最好小于步骤(b)中的氧气分压。例如步骤(b)中，在温度1000℃、2小时的热处理形成膜厚80nm的氧化硅层的情况下，氧气的分压可以为100％，该步骤(d)中，在温度1200℃、8小时的热处理形成膜厚800nm的氧化硅层的情况下，氧气的分压可以是2％。
第二绝缘层22与图2所示第一绝缘层16相同，在其后的离子注入时发挥保护膜作用。因此，第二绝缘层22的膜厚设定既要考虑在离子注入时能够保持适当的注入效率，同时又能使半导体衬底10的表面在注入离子时避免受到损害。
在该热处理步骤中，当第二绝缘层22形成时，由于半导体衬底10的表面的硅被消耗，在半导体衬底10的表面上形成凹部23。此时，由于凹部23可以被光学识别出来，因而其后在形成掩膜例如元件分离层时的掩膜就位中，可以作为标识使用。
如图4所示，在第一掩膜层12上，在第一开口部分14内的特定位置，形成具有第二开口部分28的第二掩膜层26。第二掩膜层26由例如抗蚀层构成。另外，第二开口部分28对应于三重势阱中成为浅势阱的第二势阱的形成区。
(f)如图4所示，第二掩膜层26作为掩膜，经由第二绝缘层22，通过离子注入将第一导电型(p型)的第二杂质30导入半导体衬底10内，形成杂质层32。作为p型杂质，可以使用硼等。
(g)如图5所示，在除掉第二掩膜层26(参照图4)后，进行热处理，使杂质层32(参照图4)的杂质重新分布，形成第二势阱34。该步骤的热处理不仅仅可使杂质重新分布，也可修复由于离子注入导致的半导体衬底10中受损害的晶体。在该步骤中，在第二掩膜层26象抗蚀层一样包含有机物质时，通过除掉该第二掩膜层，可以防止由于热处理产生污染物质。
(h)如图6所示，通过使用例如湿式蚀刻方法除掉第一掩膜层12以及第一绝缘层22。这样，在p型半导体衬底10内可以形成n型的第一势阱24，进一步在第一势阱24内可以形成p型的第二势阱34的三重势阱。
接着，通过未在图中表示的众所周知的方法，形成元件分离层、栅极绝缘层、栅极、源极/漏极区等，也可以在p型的第二势阱34内形成n型MOS晶体管，在n型的第一势阱24内形成p型MOS晶体管。
根据本发明的实施例，在形成第一势阱24的过程中形成的第二绝缘层22可以直接作为第二势阱34形成过程中离子注入时的保护膜。从而，与在除掉第一势阱形成时半导体衬底表面上形成的绝缘层后，又在进行第二势阱的离子注入时重新形成必要的保护绝缘层的情况相比，可以减少三重势阱的形成步骤。
上述实例中第一导电型为p型，第二导电型为n型，导电型的极性也可以相反。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化、和等同物由所附的权利要求书的内容涵盖。
附图标记说明
10  半导体衬底
12  第一掩膜层
14  第一开口部分
16  第一绝缘层
18  第一杂质
20  杂质层
22  第二绝缘层
24  第一势阱
26  第二掩膜层
28  第二开口部分
30  第二杂质
32  杂质层
34  第二势阱

Claims (7)

1.一种半导体装置的制造方法，包括以下步骤：
(a)在第一导电型的半导体衬底上形成具有第一开口部分的第一掩膜层；
(b)在所述第一开口部分的所述半导体衬底的裸面上，形成具有特定膜厚的第一绝缘层；
(c)以所述第一掩膜层作为掩膜，经由所述第一绝缘层，通过离子注入将第二导电型的第一杂质导入半导体衬底内，形成杂质层；
(d)进行热处理，使所述杂质层的第一杂质重新分布形成第一势阱，与此同时，在所述第一开口部分的所述半导体衬底的裸面上，形成具有特定膜厚的第二绝缘层；
(e)在所述第一掩膜层上的所述第一开口部分内的特定位置上，形成具有第二开口部分的第二掩膜层；以及
(f)以所述第二掩膜层作为掩膜，经由所述第二绝缘层，通过离子注入将所述第一导电型的第二杂质导入所述半导体衬底内，在所述第一势阱内形成第二势阱。
2.根据权利要求1所述的半导体装置的制造方法，其中，通过对所述半导体衬底进行热氧化形成所述第一绝缘层；在所述第一绝缘层存在的状态下，通过对所述半导体衬底进一步进行热氧化，形成所述第二绝缘层。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，所述第二绝缘层的膜厚由所述步骤(d)的热处理的氧气分压控制。
4.根据权利要求1至3任一所述的半导体装置的制造方法，其中，所述第一掩膜层由氧化硅层构成；所述第二掩膜层由抗蚀层构成。
5.根据权利要求1至4任一所述的半导体装置的制造方法，其中，在所述步骤(f)中进一步进行热氧化，使所述第二杂质进行重新分布。
6.根据权利要求5所述的半导体装置的制造方法，其中，在进行所述热处理前，除掉所述第二掩膜层。
7.根据权利要求1至6任一所述的半导体装置的制造方法，其中，在所述步骤(d)中，由于所述第二绝缘层的形成，在所述半导体衬底的表面上形成凹部。
CNB031062059A 2002-03-06 2003-02-21 半导体装置的制造方法 Expired - Fee Related CN1282222C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002060489 2002-03-06
JP2002060489A JP2003257883A (ja) 2002-03-06 2002-03-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1442887A true CN1442887A (zh) 2003-09-17
CN1282222C CN1282222C (zh) 2006-10-25

Family

ID=27800164

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031062059A Expired - Fee Related CN1282222C (zh) 2002-03-06 2003-02-21 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US7005340B2 (zh)
JP (1) JP2003257883A (zh)
CN (1) CN1282222C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552202B (zh) * 2008-04-02 2011-04-13 卓联半导体（美国）公司 形成双极晶体管的浅基区的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070010079A1 (en) * 2005-07-06 2007-01-11 Hidehiko Ichiki Method for fabricating semiconductor device
JP2007273588A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置の製造方法
DE102007011311A1 (de) * 2006-12-22 2008-06-26 Mtu Cfc Solutions Gmbh Vanadium-Redox-Batterie und Verfahren zu ihrem Betrieb
KR100817417B1 (ko) * 2006-12-26 2008-03-27 동부일렉트로닉스 주식회사 고전압 씨모스 소자 및 그 제조 방법
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
US8202791B2 (en) * 2009-03-16 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating two dimensions for different implant energies
US8269931B2 (en) 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
US8912082B2 (en) * 2010-03-25 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Implant alignment through a mask
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US8987033B2 (en) * 2011-08-02 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming CMOS image sensors
JP6216142B2 (ja) * 2012-05-28 2017-10-18 キヤノン株式会社 半導体装置の製造方法
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
US4697332A (en) * 1984-05-25 1987-10-06 Gould Inc. Method of making tri-well CMOS by self-aligned process
US4584027A (en) * 1984-11-07 1986-04-22 Ncr Corporation Twin well single mask CMOS process
JPH0770717B2 (ja) 1988-04-20 1995-07-31 三菱電機株式会社 半導体装置
US5514616A (en) * 1991-08-26 1996-05-07 Lsi Logic Corporation Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures
JPH0778881A (ja) 1993-09-08 1995-03-20 Fuji Electric Co Ltd 半導体装置
US5698458A (en) * 1994-09-30 1997-12-16 United Microelectronics Corporation Multiple well device and process of manufacture
JPH08274268A (ja) 1995-03-31 1996-10-18 Sanyo Electric Co Ltd Ｃｍｏｓ半導体装置の製造方法
US5702988A (en) * 1996-05-02 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Blending integrated circuit technology
JP3529549B2 (ja) * 1996-05-23 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6063690A (en) * 1997-12-29 2000-05-16 Utmc Microelectronics Systems Inc. Method for making recessed field oxide for radiation hardened microelectronics
KR100265774B1 (ko) * 1998-03-26 2000-09-15 윤종용 반도체 메모리장치의 트리플 웰의 제조방법
JP2000286346A (ja) * 1999-01-27 2000-10-13 Seiko Epson Corp 半導体装置およびその製造方法
JP2000294742A (ja) 1999-04-06 2000-10-20 Seiko Epson Corp 半導体装置の製造方法
JP2001291678A (ja) 2000-04-06 2001-10-19 Seiko Epson Corp 半導体装置の製造方法
JP2001291786A (ja) 2000-04-06 2001-10-19 Seiko Epson Corp 半導体装置及びその製造方法
JP2001291679A (ja) 2000-04-06 2001-10-19 Seiko Epson Corp 半導体装置の製造方法
US6459104B1 (en) * 2001-05-10 2002-10-01 Newport Fab Method for fabricating lateral PNP heterojunction bipolar transistor and related structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552202B (zh) * 2008-04-02 2011-04-13 卓联半导体（美国）公司 形成双极晶体管的浅基区的方法

Also Published As

Publication number Publication date
US7005340B2 (en) 2006-02-28
CN1282222C (zh) 2006-10-25
JP2003257883A (ja) 2003-09-12
US20030228731A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1282222C (zh) 半导体装置的制造方法
CN1179408C (zh) 制造掩埋氧化区域的方法和绝缘体上的硅材料
CN1295779C (zh) 集成电路晶体管与其形成方法
CN1241238C (zh) 半导体衬底的生产方法
CN1581506A (zh) 纵型半导体器件及其制造方法
CN1290203C (zh) 半导体器件的结构及其制造方法
CN101065847A (zh) 碳化硅mos场效应晶体管以及其制造方法
CN1203445A (zh) 能减小寄生电容的半导体器件的制造方法
CN1977386A (zh) 碳化硅器件及其制造方法
CN1812129A (zh) 半导体器件及其制造方法
CN1152419C (zh) 功率半导体器件及其制造方法
CN1201379C (zh) 闸流体的制作方法
CN1388593A (zh) 半导体装置及其制造方法
CN1206712C (zh) 半导体装置的制造方法
CN1825551A (zh) 横向双扩散金氧半导体元件及其制造方法
CN1577892A (zh) 高压组件及其制造方法
CN1193423C (zh) 制作罩幕式只读存储器的埋藏位元线的方法
KR960026463A (ko) 모스 전계 효과 트랜지스터(mosfet) 제조 방법
CN1873921A (zh) 半导体元件制造方法及电容器的制造方法
CN1812060A (zh) 半导体器件的制造方法
CN1667837A (zh) 半导体器件及其制造方法
CN1132238C (zh) 半导体元件及其制造方法
CN1812103A (zh) 在栅极电极上具有硅层的半导体器件
CN85108671A (zh) 半导体集成电路器件及其制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20130221