CN1179408C - 制造掩埋氧化区域的方法和绝缘体上的硅材料 - Google Patents

制造掩埋氧化区域的方法和绝缘体上的硅材料 Download PDF

Info

Publication number
CN1179408C
CN1179408C CNB981229417A CN98122941A CN1179408C CN 1179408 C CN1179408 C CN 1179408C CN B981229417 A CNB981229417 A CN B981229417A CN 98122941 A CN98122941 A CN 98122941A CN 1179408 C CN1179408 C CN 1179408C
Authority
CN
China
Prior art keywords
ion
temperature
semiconductor substrate
burying
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981229417A
Other languages
English (en)
Other versions
CN1227963A (zh
Inventor
Dk
D·K·萨达纳
J·P·德索萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1227963A publication Critical patent/CN1227963A/zh
Application granted granted Critical
Publication of CN1179408C publication Critical patent/CN1179408C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Abstract

提供了一种在半导体衬底内制备缺陷引入掩埋氧化(DIBOX)区域的方法，其中包括产生稳定的缺陷区的第一低能量注入步骤；产生与稳定的缺陷区邻接的非晶层的第二低能量注入步骤；氧化并可选地退火。这里还提供了包括具有所述DIBOX的所述半导体衬底的绝缘体上硅(SOI)材料。

Description

制造掩埋氧化区域的方法 和绝缘体上的硅材料
本发明涉及制造高生产率绝缘体上硅(SOI)材料，特别是在半导体衬底内制造缺陷引入的掩埋氧化物(DIBOX)区域的方法。与现有技术的BOX区域相比，由本发明的方法制备的DIBOX区域改善了结构特性和电特性。此外，与现有技术的方法相比，本发明的方法制备的BOX区域具有较大的厚度。因此，本发明的方法节约了注入时间并最终节约了SOI晶片成本。
在半导体的制造中，现已开发了几个工艺制备薄掩埋氧化物(BOX)区域设置于其中的SOI器件。在制备BOX区域的现有技术中使用的一个这种工艺称做SIMOX(注氧隔离)。在该工艺中，使用高离子剂量(＞4×1017cm-2)的第一氧注入后接高温退火(＞1300℃)制备BOX区。除了在该领域中的目前的优势外，大多数的现有技术SIMOX工艺制备电特性劣于热产生氧化区的BOX区，。此外，现有技术的SIMOX工艺经常产生含掩埋在BOX内的硅岛的BOX区域。一般地，使用现有技术的SIMOX工艺制备的BOX区域具有厚约1000或2000的分离区域。这些厚度由注入氧的剂量确定，对于1000厚的BOX剂量在约4-5×1017cm-2的范围内，对于2000厚的BOX剂量在约8-10×1017cm-2的范围内。使用现有技术的SIMOX工艺不能得到较薄连续的BOX区域。此外，使用高离子剂量在半导体衬底内产生BOX区域的现有技术并不经济，通常为四到六倍体材料硅的成本。由于所述高成本使得不希望使用现有技术的SOI材料。
鉴于在半导体材料内制备BOX区域的现有SIMOX工艺的以上缺点，需要提供一种在SOI材料内产生BOX区域的新颖的改进方法。具体地，需要提供一种新方法，其中可以在半导体衬底内生成连续的具有较宽厚度范围的BOX区域。
本发明的一个目的是提供一种含有缺陷引入的掩埋氧化物(BOX)区域的半导体材料的制备方法。
本发明的另一目的是提供一种方法，由此可以克服以上提到的现有技术SIMOX工艺的所有问题。
本发明的又一目的是提供一种使用约3×1017cm-2以下的氧剂量制备连续的BOX区域的方法。
本发明的再一目的是提供一种制备BOX区域的方法，该区域显示出优异的结构特性和电特性。
本发明的还一目的是提供一种SOI材料内的BOX区域，比使用常规方法制备的BOX区域具有更宽的厚度范围。
利用本发明的方法可以获得这些及其它目的和优点，其中使用比上文现有技术中提到的更低的离子剂量在半导体材料内形成缺陷引入的掩埋氧化区。
具体地，本发明的方法包括以下步骤：
(a)在半导体衬底内产生稳定的掩埋损伤区域；
(b)靠近所述稳定的掩埋损伤区域形成非晶层；
(c)氧化步骤(b)制得的结构；以及
(d)任选地，退火步骤(c)得到的氧化结构。
根据本发明的优选实施例，使用在约200℃以上的高温进行低剂量离子注入步骤(在5×1016cm-2以上的数量级)，通过将氧离子注入到半导体衬底内进行步骤(a)，半导体衬底是裸露的或含有如电介质帽盖层等的帽盖层。
本发明的步骤(b)包括使用步骤(a)中的相同或不同能量和离子进行的更低离子剂量注入步骤。本发明的步骤(b)在约300℃以下的温度进行。本发明的该步骤中使用的离子剂量通常由约2×1014到约4×1015cm-2。
该低温/低剂量离子注入步骤可以用单个温度的单个步骤或范围从约低温到约300℃以下的多温度的多步骤进行。
氧化步骤的步骤(c)通常在如混有氧气的N2或Ar惰性气氛中，在约1300℃以上的温度进行。在一些情况下，特别是当在步骤(a)和(b)中注入类似的离子时，该步骤可以形成连续的BOX区域。
本发明任选的步骤是退火步骤，通常在含有惰性气体和氧气的混合气体的环境在约1300℃以上的温度进行约5到约20小时。当以上的氧化步骤没有形成具有需要的结构特性和电特性的BOX区域时，进行可选的退火步骤。通常，在步骤(a)和(b)中注入如氧离子等的类似离子，氧化后形成BOX区域。
术语“高的结构特性”在本发明表示具有少量或没有腐蚀凹坑密度(少于1×105cm-2)的结构；少量或没有顶部或底部Si/掩埋氧化物粗糙度(由TBM光谱观察少于200)的结构；低HF缺陷密度(小于5cm2)的结构；低表面粗糙度(5均方根(Rms))的结构；和如果有的话，硅以低密度(少于1×105cm2)和小尺寸(高度小于500)在掩埋的氧化区内沉积。使用光学、原子力扫描和/或透射显微镜可以确定结构特性。
术语“高的电特性”在本发明表示BOX击穿电场高(每厘米大于5兆伏)的结构；BOX的微击穿电压高(大于30伏)的结构；在给定电压下BOX漏电流低(小于1纳安培)的结构；以及BOX缺陷密度低(小于2cm2)。
本发明的另一方案涉及通过本发明的方法在半导体衬底内形成具有连续的BOX区域的SOI材料。由本发明形成的BOX区域具有可变但可控的连续的厚度，通常的范围在约800到约2000的范围，通过改变第一离子注入步骤由此基本剂量从约2×1017cm-2到约6×1017。利用现有技术的SIMOX工艺不能得到BOX厚度的这种可变、连续的范围。
图1(a)-(d)为本发明的不同工艺步骤之后半导体衬底的剖面图。
图2为示出了室温注入产生的损伤如何增强了在高温退火期间硅内的氧扩散并在离子注入区内产生附加氧化物的曲线图。
图3为在例1中处理的一个晶片的TEM的图示。
下面参考附图更详细地介绍提供在半导体衬底内制备DIBOX的方法的本发明，其中类似的参考数字用于图中类似和对应的元件。
参考图1(a)，示出了半导体衬底10，内含使用本发明的步骤(a)和(b)在半导体衬底的表面内形成的稳定的掩埋损伤区12和非晶区域14。现在介绍本发明的这两个步骤以及其它方面和实施例。应该强调的是可以使用图1(a)示出的覆盖结构以及含有半导体衬底表面上如电介质帽盖层等不同掩模材料的构图的SOI结构限定出SOI区域。为清楚起见，出现在半导体衬底10的表面上的掩模材料或介质帽盖层在图中未示出。
在本发明中使用的半导体衬底10包括在形成SOI器件中通常使用的常规半导体材料。这种半导体材料的例子包括硅(Si)、锗(Ge)、
Si/Ge合金、砷化镓(GaAs)以及其它4-4、3-5、2-6二元或三元化合物，但不仅限于此。用于半导体衬底10最优选的半导体材料是Si。
可以使用现有的半导体衬底，或在使用之前清洗除去衬底内或衬底上的任何污物。在本发明中可以使用本领域中公知的任何清洗方法除去所述污物。
接下来，用第一剂量的第一离子辐射半导体衬底10；第一剂量即基本剂量，它足以将所述第一离子注入到半导体衬底10内。根据本发明的该步骤，利用SIMOX或其它等效的注入机将离子注入到半导体衬底10内。通过该步骤注入的离子能够在半导体衬底10内产生稳定的缺陷区域12。在本发明中使用的这种离子的例子为氧、氮、碳、锗、铋、锑、磷、砷等。本发明中最优选使用的第一离子是氧。
如上所述，利用高温度/低剂量的SIMOX离子注入步骤注入第一离子。因此，利用具有从约5到约60毫安的束电流并在从约30到约400keV能量下操作的离子注入装置注入第一离子。优选地，在从约170到约200keV能量下注入第一离子。第一注入离子的剂量即浓度从约5×1016到约6×1017cm-1，更优选地第一离子的剂量从约约2×1017到约5×1017cm-2。
该第一离子注入步骤或基本离子注入步骤在约200℃到约700℃的温度下进行约100到约200分钟。最好本发明的步骤(a)在从约550℃到约575℃的温度下进行约150到约180分钟。
使用以上定义的参数，将形成损伤区12使用的第一离子注入到约1000到约4000的深度。最好将形成损伤区12使用的第一离子注入到约3000到约4000的深度。
使用低温/低剂量的离子注入步骤辐照含损伤区12的半导体衬底10的表面，产生连接到损伤区12的邻接非晶区14。在半导体衬底10内产生非晶区14使用的第二注入离子可以与产生损伤区12使用的第一离子相同或不同。形成非晶区14使用的第二注入离子最优选氧。应该注意虽然图1(a)示出了邻接的非晶区浅于损伤区，但本发明也计划使非晶区14与损伤区具有相同或更深的深度。
在形成非晶区14中使用的注入能量为约50到约200keV。最好通过使用能量从约170到约200keV的能量注入所述第二离子形成非晶区14。在形成非晶区14中使用的第二离子的剂量从约1×1014到约1×1016cm-2，最好从约3×1014到约2×1015cm-2。
与本发明在高温下进行的第一步骤不同，本发明的步骤(b)在低得多的温度下进行(小于300℃)。具体地，通过在约-269℃到约300℃的温度注入第二离子约5秒到约20分钟形成非晶区14。最好在约25℃到约150℃的温度注入第二离子约30秒到约5分钟进行低温/低剂量离子注入步骤。
使用以上定义的条件，将形成非晶区14使用的第二离子注入到约1000到4000的深度。最好将形成非晶区14使用的第二离子注入到约3000到约4000的深度。
在半导体衬底10内产生损伤区12和非晶区14之后，接着在使氧扩散到半导体衬底10内的条件下对半导体材料进行氧化。在适当条件下，形成连续的BOX区域16，如图所示1(b)。
通过修改氧化条件也可以产生包括邻接并连接到BOX区域16的高缺陷的硅18的薄层的中间结构如图1(C)所示。这种结构在以SOI为基础需要减小浮体效应的集成电路中非常需要。当形成该中间结构时或当基本离子注入的剂量小于4×1017cm2时，通常需要进行进一步的步骤即退火。
根据本发明，在混有氧气的惰性气氛中进行氧化。通常，惰性气氛包括氮气、氩气、氦气或它们的混合物，其中混有约5到约100％的氧气。在氧化步骤期间，本发明中最优选的气氛使用混有约10到约40％氧气的氩气(Ar)。
在约1300℃到约1375℃的温度下进行约1到约24小时的氧化步骤。最好，在约1320℃到约1350℃的温度下进行约5到约12小时的氧化步骤。氧化步骤之后，在退火之前可以用HF除去或不除去形成的表面氧化物。
当形成图1(c)所示的中间结构时，接着在能有效地改善以前形成的掩埋氧化区域的条件下，在如氮气、氩气等的惰性气氛中退火。也可以在混有约0.2到约5％氧的惰性气体气氛中进行退火步骤。图1(d)示出了退火后含新的掩埋氧化区20的产品。通过在约1250℃到约1350℃的温度下退火约1到约24小时形成掩埋氧化区20。更优选地，在约1320℃到约1350的温度下退火约5到约15小时。
除单独的氧化和退火步骤之外，本发明也计划将这两个工艺组合到一个加热周期内。当进行本发明的该实施例时，对含有损伤区12和非晶区14的结构进行下面的处理：首先，从室温开始加热结构，使用约2到约10℃/min的直线上升速率，加热到约1300℃到约1375℃的温度。该初始加热通常在混有氧的惰性气体气氛中进行。当初始加热步骤中存在氧时，其含量通常在0.1到约10％。在初始加热步骤中可以包括不同的保持温度或所谓的‘高温保温周期’。当需要这种高温保温周期时，通常在约1000℃持续约5到约120分钟的时间周期。所述高温保温周期之后，以约1℃到约5℃/min的直线上升速率从1000℃加热到需要的氧化温度(约1300℃到约1375℃)。
此后，如上所述进行氧化和退火，随后在含0.1到5％氧的惰性气体气氛中中以约0.1℃到约5℃/min的冷却速率冷却到室温。在加热周期的冷却部分中使用不同的保持温度或高温保温周期。此外，可以在冷却周期期间改变冷却速率。例如，在从约900℃到约1100℃的温度下，冷却速率可以变为0.1℃到约10℃/min，直到得到约600℃到约800℃的温度读数。此后，冷却速率变换为在3℃到约10℃/min范围内的另一速率。
应该注意在高氧含量下进行的以上介绍的退火步骤期间，产生两个邻接的稳定的掩埋区域。具体地，由原始的多晶硅、显微双晶和堆垛缺陷组成的高缺陷区在非晶区内形成。可以相信该含缺陷的层可以增强氧到硅内的扩散，并在退火步骤期间与首先产生的缺陷产生层结合，在半导体衬底内形成掩埋的氧化区。
在本发明中形成的DIBOX结构可以用于形成高性能的SOI器件或电路。含有本发明的DIBOX的这种器件或电路的例子包括微处理器、如DRAM或SRAM等的存储单元、ASIC以及更大和更复杂的电路。由于对本领域中的技术人员来说这些器件已公知，没有必要详细地介绍相同的部分是如何制备的。
利用本发明的方法形成的BOX区域16或20通常的厚度从约800到约2000。最好由本发明制备的BOX的厚度为约1000到约1500。通过简单地重复本发明的步骤，可以在半导体材料内产生具有不同厚度的任何数量的BOX区域。
应该注意，如果非晶区不是由第二次注入形成，那么对于3×1017cm-2以下的离子剂量，BOX区域不连续。而且，由原子力显微镜观察这些样品有明显的表面粗糙度(＞15Rms)。这种表面粗糙度与现代的高密度集成电路是不兼容的。相反，通过使用以上列出顺序的注入和退火，即与氧化和退火结合的基本剂量注入和室温注入，可以形成高连续性的BOX结构，同时不会产生限制样品使用范围降低使用价值的表面粗糙度。在步骤(a)和(b)中注入氧的情况中，在氧化步骤之后直接形成连续的BOX区域。
此外，如图2所示，本发明的方法，即室温注入和高温退火，增强了氧在硅内的扩散。具体地，图2中的圆圈表示理论上在离子剂量的基础上可以形成多少掩埋氧化物。图2中的方块表示通过本发明方法的一个实施例产生多少实际的掩埋氧化物。在给定基本剂量下厚度的差异得到由本发明产生的额外热掩埋氧化区。由此，本发明的方法不仅提高了BOX的电特性和结构特性，也节约了注入时间和SOI晶片成本。
给出下面的例子是为了说明本发明的范围。由于给出这些例子仅为说明的目的，因此本发明的实施并不局限于此。
                             例1
在该例中，使用本发明的方法产生不同的DIBOX区域。具体地，使用下面的条件和步骤在三个Si晶片内产生DIBOX区域：
晶片1
(a)基本注入离子O+；注入能量185keV；注入剂量2×1017cm-2；注入温度570℃，束电流50-55mA；
(b)室温注入离子O+；注入能量185keV；注入温度室温；束电流10-30mA；
(c)氧化：以4.5℃/min的直线上升速率从200℃上升到到1000℃，气氛Ar和2％O2；在1000℃高温保温，30分钟，气氛100％O2；以2.6℃/min的直线上升速率从1000℃上升到1320℃，气氛60％Ar和40％O2；保持12小时；
(d)从(c)继续退火：温度1320℃，保持10小时，气氛Ar和2.25％O2；以1℃/min的直线下降速率下降到1000℃，以3℃/min的直线下降速率从1000℃降到800℃；以4.5℃/min的直线下降速率从800℃降到200℃。
晶片2
(a)基本注入离子O+；注入能量200keV；注入剂量3×1017cm-2；注入温度570℃，束电流50-55mA；
(b)室温注入离子O+；注入能量200keV；注入温度室温；束电流10-30mA；
(c)氧化：以4.5℃/min的直线上升速率从200℃上升到1000℃，气氛Ar和2％O2；在1000℃高温保温，30分钟，气氛100％O2；以2.6℃/min的直线上升速率从1000℃上升到1320℃，气氛75％Ar和25％O2；保持12小时；
(d)从(c)继续退火：温度1320℃，保持10小时，气氛Ar和2.25％O2；以1℃/min的直线下降速率下降到1000℃，以3℃/min的直线下降速率从1000℃降到800℃；以4.5℃/min的直线下降速率从800℃降到200℃。
晶片3
(a)基本注入离子O+；注入能量185keV；注入剂量4.5×1017cm-2；注入温度570℃，束电流50-55mA；
(b)室温注入离子O+；注入能量185keV；注入温度室温；束电流10-30mA；
(c)氧化：以4.5℃/min的直线上升速率从200℃上升到1000℃，气氛Ar和2％O2；在1000℃高温保温，30分钟，气氛100％O2；以2.6℃/min的直线上升速率从1000℃上升到1320℃，气氛60％Ar和40％O2；保持12小时；
(d)从(c)继续退火：温度1320℃，保持10小时，气氛Ar和2.25％O2；以1℃/min的直线下降速率下降到1000℃，以3℃/min的直线下降速率从1000℃降到800℃；以4.5℃/min的直线下降速率从800℃降到200℃。
进行以上步骤之后，对每个晶片拍下TEM照片。一个晶片的一个TEM的图示显示在图3中。在图3中，10代表Si衬底，16代表BOX区域；30代表由掩蔽Si衬底10形成的SOI区域。
对于晶片1，利用本发明的方法产生1000厚的掩埋氧化区。在晶片2中，BOX区域的厚度为1100，而晶片3中BOX区域的厚度为1700。
以上例子清楚地显示出本发明的方法能够制备不同厚度的BOX区域。
虽然相对于优选实施例具体显示并介绍了本发明，显然本领域中的技术人员可以做出以上和其它改变，而不脱离本发明的精神和范围。

Claims (35)

1.一种在半导体衬底中制造掩埋氧化区域的方法，包括：
(a)在半导体衬底内产生稳定的掩埋损伤区域；
(b)与所述稳定的掩埋损伤区域邻接形成非晶层；
(c)在使氧有效地扩散到所述半导体衬底，并引起(1)在其中形成连续掩埋氧化区或(2)形成可用于产生连续掩埋氧化区的一个中间结构的条件下，氧化在步骤(b)制得的结构。
2.根据权利要求1的方法，还包含(d)对步骤(c)中产生的中间结构进行退火，而使在所述半导体衬底中形成所述连续掩埋氧化区。
3.根据权利要求1的方法，其中所述半导体衬底包括选自硅、锗、Si/Ge合金、GeAs以及其它4-4、3-5或2-6的二元或三元化合物组成的组中的半导体材料。
4.根据权利要求1的方法，其中所述半导体衬底裸露或含有至少一个电介质帽盖层。
5.根据权利要求1的方法，其中步骤(a)包含使用能量为30到400keV的第一离子，在200℃到700℃的温度注入所述半导体衬底的表面100到200分钟。
6.根据权利要求5的方法，其中在170到200keV能量下，在550℃到575℃的温度下注入所述第一离子150到180分钟。
7.根据权利要求5的方法，其中所述第一离子是从由氧、氮、碳、锗、铋、锑、磷和砷组成的组中选出的。
8.根据权利要求5的方法，其中以5×1016到6×1017cm-2的剂量注入所述第一离子。
9.根据权利要求8的方法，其中第一离子的剂量范围是从2×1017到5×1017cm-2。
10.根据权利要求5的方法，其中第一离子注入到1000到4000的深度。
11.根据权利要求10的方法，其中第一离子注入到3000到4000的深度。
12.根据权利要求1的方法，其中步骤(b)的执行是通过使用能量为50到200keV的第二离子，在-269℃到300℃的温度下注入所述半导体衬底的所述表面5秒到20分钟。
13.根据权利要求12的方法，其中在170到200keV能量下，在25℃到200℃的温度下注入所述第二离子30秒到5分钟。
14.根据权利要求12的方法，其中所述第二离子是从由氧、氮、碳、锗、铋、锑、磷和砷组成的组中选出的。
15.根据权利要求12的方法，其中以1×1014到1×1016cm-2的剂量注入所述第二离子。
16.根据权利要求15的方法，其中第二离子的剂量范围是从3×1014到2×1015cm-2。
17.根据权利要求12的方法，其中第二离子注入到1000到4000的深度。
18.根据权利要求16的方法，其中第二离子注入到3000到4000的深度。
19.根据权利要求1的方法，其中所述(b)是在具有单个温度的单个步骤或具有多个温度的多个步骤中执行的，其中多个温度的范围是从-269℃到300℃。
20.根据权利要求1的方法，其中在混有5到100％氧气的惰性气体气氛中进行所述步骤(c)。
21.根据权利要求20的方法，其中在混有10到40％氧气的Ar中进行所述步骤(c)。
22.根据权利要求1的方法，其中在1300℃到1375℃的温度下进行步骤(c)1到24小时。
23.根据权利要求22的方法，其中在1320℃到1350℃的温度下进行步骤(c)5到15小时。
24.根据权利要求2的方法，其中步骤(d)在惰性气体气氛或10到40％氧气与惰性气体的混合物中、在1250℃到1350℃的温度下进行1到24小时。
25.根据权利要求24的方法，其中在1320℃到1350℃的温度下进行步骤(d)5到15小时。
26.根据权利要求1的方法，其中在步骤(a)和(b)中都注入氧离子。
27.根据权利要求1的方法，其中形成厚度800到2000的掩埋氧化区。
28.根据权利要求27的方法，其中掩埋氧化区具有1000到1500的厚度。
29.根据权利要求2的方法，其中步骤(c)和(d)组合成一个加热周期。
30.根据权利要求29的方法，其中所述一个加热周期包括以下步骤：
(a)从室温开始加热结构，使用3℃到10℃/min的直线上升速率，加热到1300℃到1375℃的温度；
(b)在1300℃到1375℃的温度氧化所述结构1到24小时；
(c)从1250℃到1350℃的温度退火所述结构1到24小时；和
(d)以0.10到5℃/min的速率从所述退火温度将所述结构冷却到室温。
31.根据权利要求1的方法，其中所述半导体衬底已构图或未构图。
32.一种绝缘体上的硅材料，包含其中形成了连续掩埋氧化区的半导体衬底，其中所述的连续掩埋氧化区具有可变但可控的连续厚度，该厚度通常在800到2000的范围内，并且所述材料具有小于1×105cm-2的腐蚀凹坑密度，小于200的顶部或底部Si/掩埋氧化物粗糙度，小于5cm-2的HF缺陷密度，以及小于5均方根的表面粗糙度，所述连续掩埋氧化区是通过(a)在所述半导体衬底内产生稳定的掩埋损伤区域；(b)与所述稳定的掩埋损伤区域邻接形成非晶层；以及(c)在使氧有效地扩散到所述半导体衬底、并引起所述连续掩埋氧化区的形成的或引起中间结构的形成的条件下，氧化步骤(b)制得的结构而获得的。
33.根据权利要求32的绝缘体上的硅材料，其中所述半导体衬底是硅、锗、Si/Ge合金、GeAs以及其它4-4、3-5或2-6的二元或三元化合物。
34.根据权利要求32的绝缘体上的硅材料，其中所述材料具有一个每厘米大于5兆伏的掩埋氧化物击穿电场，一个大于30伏的掩埋氧化物微击穿电压，一个在给定电压下小于1纳安培的掩埋氧化物漏电流，以及一个小于2cm-2的掩埋氧化物缺陷密度。
35.根据权利要求32的绝缘体上的硅材料，其中对所述连续掩埋氧化区进行图形化，以形成至少两个相隔一定距离的连续掩埋氧化区。
CNB981229417A 1997-12-22 1998-11-27 制造掩埋氧化区域的方法和绝缘体上的硅材料 Expired - Fee Related CN1179408C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/995,585 US5930643A (en) 1997-12-22 1997-12-22 Defect induced buried oxide (DIBOX) for throughput SOI
US995585 1997-12-22

Publications (2)

Publication Number Publication Date
CN1227963A CN1227963A (zh) 1999-09-08
CN1179408C true CN1179408C (zh) 2004-12-08

Family

ID=25541967

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981229417A Expired - Fee Related CN1179408C (zh) 1997-12-22 1998-11-27 制造掩埋氧化区域的方法和绝缘体上的硅材料

Country Status (5)

Country Link
US (2) US5930643A (zh)
EP (1) EP0926725A3 (zh)
KR (1) KR100314420B1 (zh)
CN (1) CN1179408C (zh)
TW (1) TW432498B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486037B2 (en) * 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
WO1999039380A1 (fr) * 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP4223092B2 (ja) * 1998-05-19 2009-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP2000243958A (ja) 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
US6333532B1 (en) 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
JP2001297989A (ja) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp 半導体基板及びその製造方法並びに半導体装置及びその製造方法
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
EP1852908A1 (en) * 2000-05-03 2007-11-07 Ibis Technology, Inc. Implantation process using sub-stoichiometric, oxygen doses at diferent energies
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6593173B1 (en) 2000-11-28 2003-07-15 Ibis Technology Corporation Low defect density, thin-layer, SOI substrates
JP2002231651A (ja) * 2001-02-02 2002-08-16 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
US6846727B2 (en) 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6602757B2 (en) 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
US6541356B2 (en) 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US20020190318A1 (en) 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US6531375B1 (en) 2001-09-18 2003-03-11 International Business Machines Corporation Method of forming a body contact using BOX modification
US6531411B1 (en) 2001-11-05 2003-03-11 International Business Machines Corporation Surface roughness improvement of SIMOX substrates by controlling orientation of angle of starting material
US6998353B2 (en) * 2001-11-05 2006-02-14 Ibis Technology Corporation Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
US6812114B2 (en) * 2002-04-10 2004-11-02 International Business Machines Corporation Patterned SOI by formation and annihilation of buried oxide regions during processing
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
CN100472001C (zh) * 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
US6964897B2 (en) * 2003-06-09 2005-11-15 International Business Machines Corporation SOI trench capacitor cell incorporating a low-leakage floating body array transistor
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
CN100461367C (zh) * 2004-01-09 2009-02-11 国际商业机器公司 通过多孔硅技术形成构图的绝缘体上硅/悬空硅复合结构
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
JP2006032785A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｏｉ基板の製造方法及びｓｏｉ基板
US7115463B2 (en) * 2004-08-20 2006-10-03 International Business Machines Corporation Patterning SOI with silicon mask to create box at different depths
JP3998677B2 (ja) * 2004-10-19 2007-10-31 株式会社東芝 半導体ウェハの製造方法
WO2006082469A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
JP4876442B2 (ja) * 2005-06-13 2012-02-15 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
JP2007208023A (ja) * 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2007266059A (ja) * 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2008244261A (ja) * 2007-03-28 2008-10-09 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
JP5151651B2 (ja) * 2008-04-22 2013-02-27 株式会社Ｓｕｍｃｏ 酸素イオン注入装置
JP2010003647A (ja) * 2008-06-23 2010-01-07 Sumco Corp イオン注入装置
JP2010015774A (ja) * 2008-07-02 2010-01-21 Sumco Corp イオン注入装置
JP2010021041A (ja) * 2008-07-11 2010-01-28 Sumco Corp イオン注入装置のウェーハ保持具
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
JP5766901B2 (ja) * 2008-11-28 2015-08-19 株式会社Sumco 貼り合わせウェーハの製造方法
JP2010199569A (ja) * 2009-02-02 2010-09-09 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
WO2011118205A1 (ja) * 2010-03-26 2011-09-29 株式会社Sumco Ｓｏｉウェーハの製造方法
US9059245B2 (en) 2012-05-30 2015-06-16 International Business Machines Corporation Semiconductor-on-insulator (SOI) substrates with ultra-thin SOI layers and buried oxides
CN106548937B (zh) * 2015-09-18 2019-06-25 上海先进半导体制造股份有限公司 退火的工艺方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
JPH069227B2 (ja) * 1987-03-05 1994-02-02 日本電気株式会社 半導体基板の製造方法
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
US5288650A (en) * 1991-01-25 1994-02-22 Ibis Technology Corporation Prenucleation process for simox device fabrication
US5519336A (en) * 1992-03-03 1996-05-21 Honeywell Inc. Method for electrically characterizing the insulator in SOI devices
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation

Also Published As

Publication number Publication date
CN1227963A (zh) 1999-09-08
US6259137B1 (en) 2001-07-10
TW432498B (en) 2001-05-01
KR100314420B1 (ko) 2002-01-17
US5930643A (en) 1999-07-27
KR19990062588A (ko) 1999-07-26
EP0926725A2 (en) 1999-06-30
EP0926725A3 (en) 2000-08-30

Similar Documents

Publication Publication Date Title
CN1179408C (zh) 制造掩埋氧化区域的方法和绝缘体上的硅材料
EP0174997B1 (en) Method for controlled doping trench sidewalls in a semiconductor body
CN100405534C (zh) 半导体结构的制造方法
CN1265225A (zh) 集成电路及其元件与制造方法
CN1192434C (zh) 封装钨栅极mos晶体管与存储单元及其制造方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1495849A (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
KR900007607B1 (ko) 격리 기층을 가진 반도체 기억장치 및 그 제조방법
CN1818155A (zh) 低缺陷密度的改变取向的Si及其产品
US6486037B2 (en) Control of buried oxide quality in low dose SIMOX
CN1841711A (zh) 形成差别应变主动区的方法及其应变主动区
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
CN1873921A (zh) 半导体元件制造方法及电容器的制造方法
US4637836A (en) Profile control of boron implant
CN1282222C (zh) 半导体装置的制造方法
CN1202004A (zh) 集成电路制造方法
CN109449083A (zh) 缓变结、高压器件和半导体器件及其制造方法
CN1126177C (zh) 具有利用半球形晶粒生长形成的叠层电极的半导体器件
CN1222022C (zh) 薄膜晶体管的制造方法及结构
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
CN1100342C (zh) 半导体器件的制造工艺
US6309952B1 (en) Process for forming high voltage junction termination extension oxide
CN1121260A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041208

Termination date: 20111127