CN1100342C - 半导体器件的制造工艺 - Google Patents

半导体器件的制造工艺 Download PDF

Info

Publication number
CN1100342C
CN1100342C CN98119320A CN98119320A CN1100342C CN 1100342 C CN1100342 C CN 1100342C CN 98119320 A CN98119320 A CN 98119320A CN 98119320 A CN98119320 A CN 98119320A CN 1100342 C CN1100342 C CN 1100342C
Authority
CN
China
Prior art keywords
temperature
annealing
manufacturing process
under
ramp rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98119320A
Other languages
English (en)
Other versions
CN1211815A (zh
Inventor
林俊哉
浜田耕治
西尾直治
三好康介
斋藤修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1211815A publication Critical patent/CN1211815A/zh
Application granted granted Critical
Publication of CN1100342C publication Critical patent/CN1100342C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

当制造半导体器件时，对半导体衬底进行高能离子注入。随后退火离子注入的半导体衬底，当通过以至少200℃/秒的直线上升速率从1000℃到1，200℃的温度加热衬底进行时，可以提供具有减小变化(σ/X)的较小漏电流的半导体器件。因此本发明提供一种半导体器件的制造工艺，当进行高能离子注入时，具有漏电流较小和漏电流变化减小的特点。

Description

半导体器件的制造工艺
本发明涉及半导体器件的制造工艺，特别涉及适于用在双极晶体管或biCMOS晶体管中的半导体器件的制造工艺。
为了减少制造成本并缩短TAT(周转时间；从接受定单到发运的时间)，近些年来已尝试用高能离子注入(是指几百KeV以上加速电压的离子注入)代替常规的外延生长用于形成双极晶体管或biCMOS晶体管的掩埋的集电极层。
由于需要减少集电极电阻以允许器件以更高的速度工作，对于高能离子注入需要高于现今形成阱和类似物使用的掺杂剂剂量(＜5×1013cm-2)。然而，考虑到要维持集电极电阻和最大集电极-基极击穿电压之间足够的平衡，需要使用约1×1014cm-2左右的剂量，是由于较高的剂量会导致较低的最大集电极-基极击穿电压。
然而，通过约1×1014cm-2的注入掺杂剂剂量的离子注入和随后通过RTA(快速热退火)或直线上升速率(ramp-up rate)为10℃/秒以下的电炉退火形成p+/n结，伴随的问题是受从离子注入的射程范围附近蔓延到样品表面的缺陷的影响，结上出现很大的漏电流。
作为该问题的解决方法，Mat.Res.Soc.Symp.Proc.396，739(1996，Materials Research Society)公开了通过利用50℃/秒以上的直线上升速率的RTA可以减小结上的漏电流。还公开了当RTA的温度升高到800℃时，以上提到的缺陷开始突然生长，当通过在高于或等于800℃的温度范围内以50℃/秒以上的直线上升速率加热晶片进行RTA时，可以减少漏电流。还公开了代替使用从室温开始100℃/秒以上的直线上升速率进行1,050℃热处理温度的热处理，当通过控制直线上升速率从室温到600℃为1℃/秒以及超过600℃为100℃/秒进行温度为1,050℃的RTA时，晶片中各芯片的结上漏电流降低，结上漏电流的变化可以减少约一半。
然而低至100℃/秒左右的直线上升速率具有的潜在问题是以上介绍的缺陷从离子注入的射程范围蔓延生长到由于反向偏置耗尽层延伸到的区域。一旦耗尽层到达缺陷存在的深度，结上的漏电流增加。根据以上介绍的常规技术，在晶片表面上漏电流的变化可高达50％左右。
即，以上介绍的常规技术的工艺在减少晶片中结上漏电流的平均值上很有效，但需要进一步改进以减少变化。
鉴于以上问题，本发明的主要目的是提供一种半导体的制造工艺，即使进行高能离子注入也具有漏电流较小和漏电流变化减少的特点。
在本发明的第一方案中，由此提供一种半导体器件的制造工艺，包括以下步骤：
对半导体衬底进行高能离子注入；以及
在等于或高于200℃/秒的直线上升速率下，将所得已离子注入的半导体衬底从1,000℃加热到1,200℃。
在该工艺中，在直线上升速率等于或高于200℃/秒开始加热的温度优选由600℃到800℃。
在本发明的第二方案中，也提供一种半导体器件的制造工艺，包括以下步骤：
对半导体衬底进行高能离子注入；
在等于或高于50℃/秒的直线上升速率下，将所得的离子注入半导体衬底从1,000℃加热到1,200℃；以及
在1,000℃到1,200℃的温度下对这样加热的半导体衬底进行退火。
根据本发明的第一方案，在离子注入引起的缺陷生长的硬条件下进行热处理，在退火步骤期间，缺陷(位错)没有到达耗尽层延伸到的区域。因此本工艺比常规技术减少了漏电流和它们的变化。此外，1,200℃以下的退火可以避免在晶片表面内较高温度下进行热处理时发生的滑动(缺陷)。
根据本发明第二方案，另一方面，使用50℃/秒以上的直线上升速率，包括低于本发明的第一方案中可以使用的直线上升速率。在这种较低的直线上升速率下，离子注入引发的缺陷会到达耗尽层延伸到的区域。然而，随后从1,000℃到1,200℃的热处理可以消除缺陷(位错)并恢复初始的晶体结构，由此和常规技术相比可以减少漏电流和它们的变化。
图1A到1D为示出根据本发明制造工艺的一个例子在不同阶段形成p/n二极管的衬底剖面图；
图2为图形表示根据第一实施例1,150℃的退火温度下直线上升速率与结漏电流变化的关系；
图3为图形表示退火温度与结漏电流变化的关系；
图4为图形表示退火温度与结漏电流的关系；
图5为示出漏电流特性的图形；
图6为图形表示在第二实施例中第二热处理步骤中加热起始温度和结漏电流变化；
图7为对比第一实施例中结漏电流变化和第二实施例中结漏电流变化的图形；
图8为示出第三实施例中第二(额外)热处理温度和时间的图形，控制在20％的结漏电流变化。
[第一实施例]
下面根据本发明的第一方案在具体制造工艺的基础上介绍第一实施例。
如图1A所示，首先场氧化膜2形成在p型单晶硅衬底1上，之后形成7mm厚的硅氧化膜3。接下来以1MeV的加速电压和1×1014cm-2的剂量注入P(磷)离子。然后通过从室温开始控制以100℃/秒(对比例)、200℃/秒、300℃/秒、或400℃/秒的直线上升温度在1,150℃的温度下通过RTA退火所得的已注入衬底1，由此形成掩埋的n型层4，如图1B所示。
如图1C所示，然后选择性地在要形成p型层5的位置处以30keV的加速电压和3×1015cm-2的剂量同时使用BF2作为掺杂剂源进行离子注入。在要形成到掩埋的n型层4的接触层6的位置处以70keV的加速电压和5×1015cm-2的剂量以及250keV和3×1013cm-2选择性地进行P(磷)离子注入，从而形成与掩埋层4的接触。在电炉内900℃的温度下对所得的衬底进行几分钟的热处理，由此形成p型层5和接触层6。
随后形成层间膜7，穿过层间膜7和硅氧化层3形成开口，然后分别与p型层5和接触层6接触地形成铝电极8和铝电极9。由此，在晶片表面内53的位置处形成每个都具有图1D示出的剖面结构的p/n二极管。
按以衬底的背侧10为基底制造以上介绍的p/n二极管。将-5V的电压施加到铝电极8上，在铝电极9处测量结上的漏电流。对晶片表面内结上如此得到的漏电流的变化(相对标准偏差：σ/X)和直线上升速率之间的关系进行研究。结果显示在图2中。
从这些结果可以发现当形成n型掩埋层时，与100℃/秒相比，使用200℃/秒以上的直线上升速率达到1,150℃的退火温度可以将结上的漏电流变化减少到1/10甚至更少。
接下来，将形成掩埋的n型层4的退火温度(最终温度)改变为700、800、900、985、1,015、1,100和1,150以研究它们的特性。
如图3所示，当热处理温度(最终温度)为800℃以下或1,100以上时，漏电流变化较小。另一方面，从图4可预见当热处理温度为800℃以下或1,100以上时漏电流很小。
对于这两个结果，高于1,000℃但仅超过1,000℃很小导致漏电流变化很大，虽然它们自身的漏电流很小。因此对在1,015℃的热处理温度下制造的二极管漏电流特性进行研究。虽然发现它们中的大多数具有由图5中的曲线A代表的这种特性，但发现一些器件显示出在相同的图中曲线B代表的这种特性。就数值而言，这样清楚地解释了发生大变化的现象。
另一方面，使用高于800℃但低于1,000℃的热处理温度导致图5中曲线C显示的这种漏电流特性。因此应该理解不优选这种热处理温度是由于虽然它们的变化表面上很小但它会导致大的漏电流。
此外，首先优选使用800℃以下的热处理温度，是由于漏电流小并且变化小。然而从实践的角度来看，这种低热处理温度不优选，然而当在随后的步骤中暴露到800℃以上的高温时，离子注入引起的缺陷(位错)生长并且漏电流增加。[第二实施例]
以和上面作为第一实施例介绍的制造工艺类似的方式，在晶片表面内53的位置处形成每个都具有图1D示出的剖面结构的p/n二极管。然而，在第二实施例中，修改了在形成图1B中的掩埋层4时使用的退火方法，下面将进行介绍。
具体地，将引入到RTA装置内已预先加热到500℃的样品加热到600℃、700℃、800℃、900℃(对比例)或1,000℃(对比例)的第一退火温度同时以1℃/秒的第一直线上升速率控制到第一处理温度。样品在第一退火温度退火1分钟后，以200、300或400℃/秒的第二直线上升速率将样品加热到1,150℃的第二退火温度。
图6示出了第一退火温度即在200℃/秒开始加热的温度和晶片表面内结上漏电流的变化(相对标准的偏差)之间的关系。
从图6显示的结果可以预见当在800℃以下的温度开始200℃/秒的加热时，可以减小结上漏电流的变化。
图7对两种情况的晶片表面内结漏电流的变化(相对标准的偏差)进行了对比，其中一种情况为根据本实施例将放入到RTA装置中已预先加热到500℃的样品，以1℃/秒的直线上升速率加热到600℃的第一退火温度，然后以200、300或400℃/秒的第二直线上升速率在1,150℃的第二加热温度下进行热处理(图7中代表第二实施例的线)，另一种情况为和第一实施例中一样，以200-400℃/秒的直线上升速率从室温开始加热样品并在1,150℃的退火温度下进行退火(图7中代表第一实施例的线)。
从以上的对比可以明白使用根据本实施例的退火方法，以这里选择的任何直线上升速率，可以将晶片表面内结上漏电流的变化减少到使用第一实施例中的退火方法得到的1/2左右。
在以上第二实施例的说明中，使用1℃/秒作为第一直线上升速率。然而第一直线上升速率不是特别重要，但从600℃到800℃的温度作为第一退火温度进行退火很重要。在该阶段整个衬底的温度相等，以防止随后以进行第一热处理的高直线上升速率加热衬底导致衬底温度变化进一步增加。此外，需要600℃以上作为第一加热温度，是由于由黑体辐射(black body radiation)造成的衬底温度的相等效应在低于600℃的温度下很难得到。
顺便提及，可以根据需要设定使衬底温度等同的第一加热温度的保持时间。[第三实施例]
下面根据本发明第二方案的具体制造工艺介绍第三实施例。
以上面作为第一实施例介绍的制造工艺类似的方式，具有图1D所示的剖面结构的p/n二极管形成在晶片表面的53处。然而，第三实施例中，修改了在形成图1B中的掩埋层4时使用的退火方法，下面将进行介绍。
具体地，作为第一退火步骤，将放入到RTA装置中已预先加热到500℃的样品，以1℃/秒的直线上升速率加热到600℃的热处理温度，在该温度样品退火1分钟。然后样品以50或100℃/秒的直线上升速率加热到1,015℃或1,100℃的退火温度，在该温度对样品进行30秒的热处理。
接下来，作为第二退火步骤，将样品放入电炉内，进炉和出炉温度设定在800℃，在1,015℃到1,200℃的范围内的退火温度对样品退火预定的不同退火时间中的一个，由此形成掩埋的n型层4。
图8示出了在电炉中进行的第二退火(附加退火)的退火温度和退火时间之间的关系，由此晶片表面内结上漏电流的变化(相对标准的偏差)为20％。当退火温度和直线上升速率分别设定如1,015℃和100℃/秒作为RTA处理条件。图8显示出穿过实心圆圈延伸的曲线上的变化小于20％。要将变化减少到20％以下，因此有必要在曲线上或曲线上的区域内选择附加的退火温度和附加的退火时间。
从图8显示的结果可以预见通过进行以上介绍第二退火可以减小漏电流变化。此外，应该直到当退火温度降低时，减小第二退火中的变化需要的时间变长，同样升高热处理温度可以缩短减小变化需要的时间。也应该明白即使直线上升速率减少到50℃/秒，也可以将变化减少到20％以下。
另一方面，当第二退火的温度设置低于1,000℃时，不可能减少变化。此外，当在高于1,200℃的温度下进行时，已发现第二处理温度产生在晶体内发生如移位的晶体缺陷的问题。
如上所述，进行第二退火直线上升速率可以减少到50℃/秒。另一方面，发现即使使用200℃/秒以上的高直线上升速率，第二退火减小变化也很有效。在这种情况中，可以在以上加热步骤中使用的相同RTA装置中进行第二退火。当在例如从1,000℃到1,200℃的温度范围内进行退火随后加热到1,015℃，可以带来类似的有利效果。
从以上说明可容易理解，第二退火步骤可以带来类似的有利效果，无论是在RTA装置还是电炉内进行。然而，一般来说，RTA装置一个接一个地处理半导体衬底，而电炉可以一次进行多个(约100个左右)半导体衬底的热处理。因此，电炉可显著地缩短如此多半导体衬底的热处理需要的总体时间。
即，当分别进行附加的退火时，本实施例可以使用具有大处理能力的加热炉例如电炉，因此可极大地缩短制造时间。
根据本发明每个方案中的制造工艺，即使进行高能离子注入，引起结上漏电流变化的缺陷不会在耗尽层延伸到的区域生长，由此可以制造出具有漏电流较小并且漏电流变化减小特点的半导体器件。

Claims (11)

1.半导体器件的制造工艺，包括以下步骤：
对半导体衬底进行高能离子注入；以及
在等于或高于200℃/秒的直线上升速率下，将所得已离子注入的半导体衬底从1,015℃加热到1,200℃。
在1,015℃到1,200℃的温度下对这样的加热的半导体衬底进行退火处理。
2.根据权利要求1的制造工艺，其中以等于或高于200℃/秒的所述直线上升速率在600℃到800℃的温度下开始所述加热。
3.根据权利要求2的制造工艺，其中在开始所述加热的所述温度下进行第一退火。
4.根据权利要求1的制造工艺，还包括在所述加热步骤之后的第二热处理步骤，其中在从1015℃到1,200℃的温度下进行退火。
5.根据权利要求2的制造工艺，还包括在所述加热步骤之后的第二热处理步骤，其中在从1015℃到1,200℃的温度下进行退火。
6.根据权利要求4的制造工艺，其中所述第二退火步骤在所述加热步骤使用的相同炉内进行。
7.根据权利要求5的制造工艺，其中所述第二退火步骤在所述加热步骤使用的相同炉内进行。
8.根据权利要求4的制造工艺，其中使用电炉进行所述第二热处理步骤。
9.根据权利要求5的制造工艺，其中使用电炉进行所述第二热处理步骤。
10.半导体器件的制造工艺，包括以下步骤：
对半导体衬底进行高能离子注入；
在等于或高于50℃/秒的直线上升速率下，将所得的离子注入半导体衬底从1,015℃加热到1,200℃；以及
在1,015℃到1,200℃的温度下对这样加热的半导体衬底进行热处理。
11.根据权利要求10的制造工艺，其中在所述加热步骤之后使用电炉进行第二退火。
CN98119320A 1997-09-12 1998-09-11 半导体器件的制造工艺 Expired - Fee Related CN1100342C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP248880/1997 1997-09-12
JP248880/97 1997-09-12
JP24888097A JP3450163B2 (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1211815A CN1211815A (zh) 1999-03-24
CN1100342C true CN1100342C (zh) 2003-01-29

Family

ID=17184818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98119320A Expired - Fee Related CN1100342C (zh) 1997-09-12 1998-09-11 半导体器件的制造工艺

Country Status (4)

Country Link
US (1) US6444549B2 (zh)
JP (1) JP3450163B2 (zh)
KR (1) KR19990029502A (zh)
CN (1) CN1100342C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
DE102007017788A1 (de) 2007-04-16 2008-10-30 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE102007063786B3 (de) 2007-04-16 2022-09-15 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100412A (en) * 1979-12-17 1981-08-12 Sony Corp Manufacture of semiconductor device
WO1983002314A1 (en) * 1981-12-31 1983-07-07 Chye, Patrick, W. Method for reducing oxygen precipitation in silicon wafers
JPS59108315A (ja) * 1982-12-14 1984-06-22 Toshiba Corp 半導体ウエハの拡散処理方法
US4522657A (en) 1983-10-20 1985-06-11 Westinghouse Electric Corp. Low temperature process for annealing shallow implanted N+/P junctions
US4732866A (en) * 1984-03-12 1988-03-22 Motorola Inc. Method for producing low noise, high grade constant semiconductor junctions
US4753895A (en) * 1987-02-24 1988-06-28 Hughes Aircraft Company Method of forming low leakage CMOS device on insulating substrate
US4743569A (en) * 1987-04-20 1988-05-10 Texas Instruments Incorporated Two step rapid thermal anneal of implanted compound semiconductor
US4784964A (en) * 1987-10-19 1988-11-15 Motorola Inc. EPI defect reduction using rapid thermal annealing
US4912053A (en) * 1988-02-01 1990-03-27 Harris Corporation Ion implanted JFET with self-aligned source and drain
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JPH04249315A (ja) 1991-02-05 1992-09-04 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
US5312764A (en) * 1993-05-28 1994-05-17 Motorola, Inc. Method of doping a semiconductor substrate
JP3293987B2 (ja) 1993-06-21 2002-06-17 株式会社東芝 半導体装置の製造方法
US5612253A (en) * 1995-01-31 1997-03-18 Advanced Micro Devices, Inc. Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process
JP2755214B2 (ja) 1995-06-12 1998-05-20 ソニー株式会社 半導体薄膜の形成方法
JPH09148570A (ja) 1995-11-21 1997-06-06 Seiko Epson Corp 半導体装置の製造方法
US5940699A (en) * 1996-02-26 1999-08-17 Sony Corporation Process of fabricating semiconductor device
KR100203131B1 (ko) 1996-06-24 1999-06-15 김영환 반도체 소자의 초저접합 형성방법
JP2839018B2 (ja) * 1996-07-31 1998-12-16 日本電気株式会社 半導体装置の製造方法
KR100231607B1 (ko) * 1996-12-31 1999-11-15 김영환 반도체 소자의 초저접합 형성방법
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric

Also Published As

Publication number Publication date
CN1211815A (zh) 1999-03-24
US6444549B2 (en) 2002-09-03
US20020009841A1 (en) 2002-01-24
KR19990029502A (ko) 1999-04-26
JPH1187260A (ja) 1999-03-30
JP3450163B2 (ja) 2003-09-22

Similar Documents

Publication Publication Date Title
CN1179408C (zh) 制造掩埋氧化区域的方法和绝缘体上的硅材料
JP3209878B2 (ja) 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法
US4584026A (en) Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions
CN102737967A (zh) 具有硫族元素掺杂区域的衬底和半导体器件
KR910007081A (ko) 반도체 장치 제조 공정
US4004950A (en) Method for improving the doping of a semiconductor material
KR880010441A (ko) 다결정 실리콘 저항기 제조방법
US8236676B2 (en) Integrated circuit having doped semiconductor body and method
CA1222835A (en) Shallow-junction semiconductor devices
JPH07101677B2 (ja) 半導体装置の製造方法
US4637836A (en) Profile control of boron implant
CN1100342C (zh) 半导体器件的制造工艺
CN1282222C (zh) 半导体装置的制造方法
EP0591788A2 (en) Method of preparing a diffused silicon device substrate
KR100231594B1 (ko) 반도체 소자의 웰 형성방법
JPH0366165A (ja) 半導体基板への不純物拡散方法
JP4029466B2 (ja) 炭化けい素半導体素子の製造方法
KR0140325B1 (ko) 실리콘기판에의 얕은 접합층 저온 형성방법
Pearton et al. Transient thermal processing of GaAs
JP2685384B2 (ja) 半導体基板の製造法
JPH03278430A (ja) 半導体装置の製造方法
JP2001358146A (ja) 半導体装置および半導体基板の処理方法
JPH05275362A (ja) 半導体装置の製造方法
JPS5994411A (ja) 半導体装置の製造方法
KR840002281B1 (ko) 다결정 실리콘막의 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee