JPH03278430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03278430A JPH03278430A JP7670390A JP7670390A JPH03278430A JP H03278430 A JPH03278430 A JP H03278430A JP 7670390 A JP7670390 A JP 7670390A JP 7670390 A JP7670390 A JP 7670390A JP H03278430 A JPH03278430 A JP H03278430A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- semiconductor substrate
- dose
- ions
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 35
- 230000007547 defect Effects 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 abstract description 14
- -1 boron ions Chemical class 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract description 2
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法、特に半導体基体に半導
体領域を形成するために不純物イオンの注入を行った後
にアニールを行って不純物イオンを拡散させるようにし
た半導体装置の製造方法に関するものである。
体領域を形成するために不純物イオンの注入を行った後
にアニールを行って不純物イオンを拡散させるようにし
た半導体装置の製造方法に関するものである。
（従来の技術）
従来、半導体基体に不純物イオンの濃度分布が表面より
も内部が高くなったりトログレードウェルを形成するに
当たり、半導体基体に所定のイオンをＩ Ｍ ｅ Ｖ以
上の高エネルギーで半導体基体の表面から４μｍのよう
に深い所まで注入した後、アニールを施して注入したイ
オンを半導体基体内部で拡散させることが提案されてい
る。
も内部が高くなったりトログレードウェルを形成するに
当たり、半導体基体に所定のイオンをＩ Ｍ ｅ Ｖ以
上の高エネルギーで半導体基体の表面から４μｍのよう
に深い所まで注入した後、アニールを施して注入したイ
オンを半導体基体内部で拡散させることが提案されてい
る。
（発明が解決しようとする課題）
上述したようにし７てリトログレードウェルを形成する
に当たってはイオンを高エネルギーで注入するため半導
体基体の表面に欠陥が誘起され易いことが知られている
。この場合、イオンの注入量、すなわちドーズ量がｌＸ
ｌ０”原子／ｃｍ２を越えると半導体基体の表面に誘起
された欠陥が、完成した半導体装置においても残存し、
その電気特性、特にウェル耐圧を劣化させる欠点がある
。このように１×１０Ｉｆｆ原子／ｃｍ２を越えるドー
ズ量のイオン注入によって半導体基体の表面に誘起され
た欠陥は、イオン注入後半導体基体を１０００°Ｃ程度
の高温でアニールしても回復しないことを確かめた。一
部の文献では、１×１０′４原子／ｃｍ２のドーズ量ま
では欠陥が現れないと言う報告もあるが、本願の発明者
が実験により確認した範囲ではイオンのドーズ量が１×
１０′３原子／ｃｄＮを越えるとアニールによっては回
復できない致命的な欠陥が生じた。このように従来の製
造方法によってリトログレード型のウェルを形成するた
めに、Ｉ Ｘｌ０１３原子／ｃ１ｉｌを越えるドーズ量
でしかもＩＭｅＶと言った高いエネルギーでイオンを注
入する際に誘起される欠陥によって半導体装置のウェル
耐圧が低下する欠点がある。
に当たってはイオンを高エネルギーで注入するため半導
体基体の表面に欠陥が誘起され易いことが知られている
。この場合、イオンの注入量、すなわちドーズ量がｌＸ
ｌ０”原子／ｃｍ２を越えると半導体基体の表面に誘起
された欠陥が、完成した半導体装置においても残存し、
その電気特性、特にウェル耐圧を劣化させる欠点がある
。このように１×１０Ｉｆｆ原子／ｃｍ２を越えるドー
ズ量のイオン注入によって半導体基体の表面に誘起され
た欠陥は、イオン注入後半導体基体を１０００°Ｃ程度
の高温でアニールしても回復しないことを確かめた。一
部の文献では、１×１０′４原子／ｃｍ２のドーズ量ま
では欠陥が現れないと言う報告もあるが、本願の発明者
が実験により確認した範囲ではイオンのドーズ量が１×
１０′３原子／ｃｄＮを越えるとアニールによっては回
復できない致命的な欠陥が生じた。このように従来の製
造方法によってリトログレード型のウェルを形成するた
めに、Ｉ Ｘｌ０１３原子／ｃ１ｉｌを越えるドーズ量
でしかもＩＭｅＶと言った高いエネルギーでイオンを注
入する際に誘起される欠陥によって半導体装置のウェル
耐圧が低下する欠点がある。
本発明の目的は、上述した従来の欠点を除去しイオン注
入による欠陥が現れず、したがってウェル耐圧などの電
気特性の劣化が生じないようにした半導体装置の製造方
法を提供しようとするものである。
入による欠陥が現れず、したがってウェル耐圧などの電
気特性の劣化が生じないようにした半導体装置の製造方
法を提供しようとするものである。
（課題を解決するための手段および作用）本発明による
半導体装置の製造方法は、半導体基体に所定のイオンを
注入して半導体領域を形成するに当たり、 半導体基体の、所定の半導体領域を形成すべき部分に所
定のイオンをほぼ５ ＸＩＯ”原子／ｃｍ２以下の濃度
でイオン注入する第１のイオン注入工程と、前記半導体
基体を、前記第１のイオン注入工程によって注入したイ
オンの不純物プロファイルを余り変えることなく表面を
活性化するように加熱して、前記イオン注入によって半
導体基体に誘起された欠陥を回復するようにアニールす
る第１の加熱工程と、 前記所定のイオンを前記半導体基体の部分にほぼ５ Ｘ
ＩＯ”原子／ｃｍ２以下の濃度でイオン注入する第２の
イオン注入工程と、 前記半導体基体をアニールして半導体基体に注入された
イオンを半導体基体内部にドライブインする第２の加熱
工程とを具えることを特徴とするものである。
半導体装置の製造方法は、半導体基体に所定のイオンを
注入して半導体領域を形成するに当たり、 半導体基体の、所定の半導体領域を形成すべき部分に所
定のイオンをほぼ５ ＸＩＯ”原子／ｃｍ２以下の濃度
でイオン注入する第１のイオン注入工程と、前記半導体
基体を、前記第１のイオン注入工程によって注入したイ
オンの不純物プロファイルを余り変えることなく表面を
活性化するように加熱して、前記イオン注入によって半
導体基体に誘起された欠陥を回復するようにアニールす
る第１の加熱工程と、 前記所定のイオンを前記半導体基体の部分にほぼ５ Ｘ
ＩＯ”原子／ｃｍ２以下の濃度でイオン注入する第２の
イオン注入工程と、 前記半導体基体をアニールして半導体基体に注入された
イオンを半導体基体内部にドライブインする第２の加熱
工程とを具えることを特徴とするものである。
このような本゛発明の半導体装置の製造方法によれば、
先ず第１のイオン注入をほぼ５×１０１２原子／ｃｍ２
以下の濃度で行うので、その後のアニールによってイオ
ン注入の際に誘起された欠陥は回復されることになり、
欠陥が残留するようなことはない。すなわち、イオン注
入のドーズ量を５ ＸＩＯ”原子／ｃｍ２よりも高くす
ると、イオン注入の際に誘起された欠陥をアニール処理
によっても回復するこができないが、５ ＸＩＯ”原子
／ｃｍ２以下とすればその後のアニール処理によって欠
陥を回復することができる。また、この第１のアニール
としては、例えばハロゲンランプを用いたＰ Ｔ Ａ
（ＲａｐｉｄＴｈｅｒｖａｌ Ａｎｎｅａｌ）処理を行
うことができるが、このようなアニールでは半導体基体
の表面は活性化され、イオン注入によって導入された欠
陥は回復されることになるとともに不純物プロファイル
が保存されたままアニールされるので所望の不純物プロ
ファイルが崩れることは殆どない。また、第２のイオン
注入のドーズ量もほぼ５×１０′２原子／ｃ＋ｆｌ以下
とするので、たとえこのイオン注入によって欠陥が誘起
されても次のアニール工程によって欠陥は回復されるこ
とになる。このようにして本発明の半導体装置の製造方
法によれば欠陥がなくウェル耐圧の高い半導体装置を製
造することができる。
先ず第１のイオン注入をほぼ５×１０１２原子／ｃｍ２
以下の濃度で行うので、その後のアニールによってイオ
ン注入の際に誘起された欠陥は回復されることになり、
欠陥が残留するようなことはない。すなわち、イオン注
入のドーズ量を５ ＸＩＯ”原子／ｃｍ２よりも高くす
ると、イオン注入の際に誘起された欠陥をアニール処理
によっても回復するこができないが、５ ＸＩＯ”原子
／ｃｍ２以下とすればその後のアニール処理によって欠
陥を回復することができる。また、この第１のアニール
としては、例えばハロゲンランプを用いたＰ Ｔ Ａ
（ＲａｐｉｄＴｈｅｒｖａｌ Ａｎｎｅａｌ）処理を行
うことができるが、このようなアニールでは半導体基体
の表面は活性化され、イオン注入によって導入された欠
陥は回復されることになるとともに不純物プロファイル
が保存されたままアニールされるので所望の不純物プロ
ファイルが崩れることは殆どない。また、第２のイオン
注入のドーズ量もほぼ５×１０′２原子／ｃ＋ｆｌ以下
とするので、たとえこのイオン注入によって欠陥が誘起
されても次のアニール工程によって欠陥は回復されるこ
とになる。このようにして本発明の半導体装置の製造方
法によれば欠陥がなくウェル耐圧の高い半導体装置を製
造することができる。
（実施例）
第１図は本発明による半導体装置の製造方法の一実施例
として、ホウ素イオンをエネルギーＩＭｅν、ドーズ量
１×１０１１原子／ｃｍ２にてイオン注入し、後にドラ
イブイン工程を経てウェルを形成する場合の順次の製造
工程を示す断面図である。先ず、第１図Ａに示すように
ｎ型のシリコン半導体基体１の表面の、ウェルを形成す
べき部分に開口を有するマスク２を選択的に形成する。
として、ホウ素イオンをエネルギーＩＭｅν、ドーズ量
１×１０１１原子／ｃｍ２にてイオン注入し、後にドラ
イブイン工程を経てウェルを形成する場合の順次の製造
工程を示す断面図である。先ず、第１図Ａに示すように
ｎ型のシリコン半導体基体１の表面の、ウェルを形成す
べき部分に開口を有するマスク２を選択的に形成する。
このマスク２は、酸化シリコンや窒化シリコンのように
後に行うＲＴＡ （Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）処理での加熱温度、例えば１０００°Ｃに耐
えられる材料で形成する必要があるが、通常のホトレジ
ストではＰＴＡ処理に耐えられないので使用することが
できない。
後に行うＲＴＡ （Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）処理での加熱温度、例えば１０００°Ｃに耐
えられる材料で形成する必要があるが、通常のホトレジ
ストではＰＴＡ処理に耐えられないので使用することが
できない。
また、マスク２とＬ７で酸化シリコンや窒化シリコンを
用いるのはラッチアップ対策に対しても好適であること
を確かめた。このようなマスク２の開口を介して所定の
導電型の不純物イオン、例えばＰ型のホウ素イオンを目
的のドーズ量のほぼ半分のｓ ｘｉｏ”原子／ｃｍ２の
ドーズ量でイオン注入する、このときのイオン打ち込み
のエネルギーは例えばＩＭｅＶのような高エネルギーと
することができ、イオン注入の深さは約４μｍと深くな
る。
用いるのはラッチアップ対策に対しても好適であること
を確かめた。このようなマスク２の開口を介して所定の
導電型の不純物イオン、例えばＰ型のホウ素イオンを目
的のドーズ量のほぼ半分のｓ ｘｉｏ”原子／ｃｍ２の
ドーズ量でイオン注入する、このときのイオン打ち込み
のエネルギーは例えばＩＭｅＶのような高エネルギーと
することができ、イオン注入の深さは約４μｍと深くな
る。
次に、半導体基体１を９００〜１０００°Ｃの温度で１
分間程度加熱する。この第１の加熱処理では、注入した
ホウ素イオンの拡散を抑えながら、すなわち不純物プロ
ファイルをほぼ保存したまま半導体基体の表面を活性化
してイオン注入によって誘起された欠陥を回復すること
ができる。本例においては、第１図Ｂに示すように、半
導体基体１の表面をハロゲンランプ３によって照射して
アニールを行う。この照射時間は１分以内として急速な
加熱を行う。このようなＲＴＡ処理によって半導体基体
１に注入されたホウ素イオンは、その不純物プロファイ
ルを保存したまま半導体基体の内部に多少ドライブイン
されることになる。このようにして、ホウ素イオンの注
入の際に半導体基体１の表面に誘起された欠陥は回復さ
れることになる。
分間程度加熱する。この第１の加熱処理では、注入した
ホウ素イオンの拡散を抑えながら、すなわち不純物プロ
ファイルをほぼ保存したまま半導体基体の表面を活性化
してイオン注入によって誘起された欠陥を回復すること
ができる。本例においては、第１図Ｂに示すように、半
導体基体１の表面をハロゲンランプ３によって照射して
アニールを行う。この照射時間は１分以内として急速な
加熱を行う。このようなＲＴＡ処理によって半導体基体
１に注入されたホウ素イオンは、その不純物プロファイ
ルを保存したまま半導体基体の内部に多少ドライブイン
されることになる。このようにして、ホウ素イオンの注
入の際に半導体基体１の表面に誘起された欠陥は回復さ
れることになる。
第２図は不純物プロファイルを示すものであり、第１の
イオン注入工程により半導体基体１に注入されたホウ素
イオンのプロファイルを曲線Ａで示す。このホウ素イオ
ンは第１の加熱処理によって、曲線Ｂで示すようにその
プロファイルを殆ど変えることなく内部にドライブイン
される。
イオン注入工程により半導体基体１に注入されたホウ素
イオンのプロファイルを曲線Ａで示す。このホウ素イオ
ンは第１の加熱処理によって、曲線Ｂで示すようにその
プロファイルを殆ど変えることなく内部にドライブイン
される。
次に、第１図Ｃに示すように、再びマスク２の開口を介
してホウ素イオンをＩ ＭｅＶのエネルギーにてイオン
注入する。このときのドーズ量は残りのドーズ量の５
ＸＩＯ”原子／ｃｉａとなるようにする。
してホウ素イオンをＩ ＭｅＶのエネルギーにてイオン
注入する。このときのドーズ量は残りのドーズ量の５
ＸＩＯ”原子／ｃｉａとなるようにする。
この結果、ホウ素イオンのドーズ量は合計で当初の１０
”原子／ｃｍ２となる。また、不純物分布はホウ素イオ
ンをＩＭｅＶのエネルギーでドーズ量１×１０１３原子
／ｃｍ２を１回のイオン注入によってドーピングした場
合とほぼ一致する。しかも、先に半分のドーズ！でイオ
ン注入し、ＰＴＡ処理して欠陥を回復させるようにＬ７
ているので、１×１０′３原子／Ｃ１１１のドーズ量に
て一回のイオン注入を実施する場合に発生する回復困難
な欠陥は生じない。次に、全体を電気炉内に入れて、例
えば１１００°Ｃの温度で２０時間加熱してホウ素イオ
ンを拡散させて第１図りに示すように半導体基体１にＰ
型のウェル４を形成する。このウェル４の不純物プロフ
ァイルは第２図の曲線Ｃで示すように内部の不純物濃度
が表面での不純物濃度よりも高いリトログレードタイプ
となる。
”原子／ｃｍ２となる。また、不純物分布はホウ素イオ
ンをＩＭｅＶのエネルギーでドーズ量１×１０１３原子
／ｃｍ２を１回のイオン注入によってドーピングした場
合とほぼ一致する。しかも、先に半分のドーズ！でイオ
ン注入し、ＰＴＡ処理して欠陥を回復させるようにＬ７
ているので、１×１０′３原子／Ｃ１１１のドーズ量に
て一回のイオン注入を実施する場合に発生する回復困難
な欠陥は生じない。次に、全体を電気炉内に入れて、例
えば１１００°Ｃの温度で２０時間加熱してホウ素イオ
ンを拡散させて第１図りに示すように半導体基体１にＰ
型のウェル４を形成する。このウェル４の不純物プロフ
ァイルは第２図の曲線Ｃで示すように内部の不純物濃度
が表面での不純物濃度よりも高いリトログレードタイプ
となる。
（発明の効果）
上述したように、本発明の半導体装置の製造方法によれ
ば、イオン注入を２回に分け、それぞれのイオン注入に
おけるドーズ量を５ ＸＩＯ”原子／ｃｍ２以下とする
ため、イオン注入において欠陥が誘起されてもアニール
処理によって回復されることになる。また、第１回目の
イオン注入後のアニルによって半導体基体の表面は活性
化され、イオン注入によって導入された欠陥は回復され
るごとになるが、このアニールは短時間に行うので拡散
は抑えられ、不純物プロファイルは保存されることにな
り、リトログレードウェルを形成するのに何ら支障とは
ならない。
ば、イオン注入を２回に分け、それぞれのイオン注入に
おけるドーズ量を５ ＸＩＯ”原子／ｃｍ２以下とする
ため、イオン注入において欠陥が誘起されてもアニール
処理によって回復されることになる。また、第１回目の
イオン注入後のアニルによって半導体基体の表面は活性
化され、イオン注入によって導入された欠陥は回復され
るごとになるが、このアニールは短時間に行うので拡散
は抑えられ、不純物プロファイルは保存されることにな
り、リトログレードウェルを形成するのに何ら支障とは
ならない。
第１図Ａ−９は本発明による半導体装置の製造方法の一
実施例における順次の工程における構成を示す線図的断
面図、 第２図は不純物プロファイルを示すグラフである。 １・・・半導体基体 ２・・・マスク ３・・・ハロゲンランプ （ Ｑ
実施例における順次の工程における構成を示す線図的断
面図、 第２図は不純物プロファイルを示すグラフである。 １・・・半導体基体 ２・・・マスク ３・・・ハロゲンランプ （ Ｑ
Claims (1)
- 【特許請求の範囲】 １、半導体基体に所定のイオンを注入して半導体領域を
形成するに当たり、 半導体基体の、所定の半導体領域を形成す べき部分に所定のイオンをほぼ５×１０＾１＾２原子／
ｃｍ＾２以下の濃度でイオン注入する第１のイオン注入
工程と、 前記半導体基体を、前記第１のイオン注入 工程によって注入したイオンの不純物プロファイルを余
り変えることなく表面を活性化するように加熱して、前
記イオン注入によって半導体基体に誘起された欠陥を回
復するようにアニールする第１の加熱工程と、 前記所定のイオンを前記半導体基体の部分 にほぼ５×１０＾１＾２原子／ｃｍ＾２以下の濃度でイ
オン注入する第２のイオン注入工程と、 前記半導体基体をアニールして半導体基体 に注入されたイオンを半導体基体内部にドライブインす
る第２の加熱工程とを具えることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7670390A JPH03278430A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7670390A JPH03278430A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278430A true JPH03278430A (ja) | 1991-12-10 |
Family
ID=13612874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7670390A Pending JPH03278430A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278430A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238858A (en) * | 1988-10-31 | 1993-08-24 | Sharp Kabushiki Kaisha | Ion implantation method |
| US5436176A (en) * | 1990-03-27 | 1995-07-25 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device by high energy ion implantation while minimizing damage within the semiconductor substrate |
| JP2001156293A (ja) * | 1999-09-17 | 2001-06-08 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2006173366A (ja) * | 2004-12-16 | 2006-06-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447473A (en) * | 1977-09-21 | 1979-04-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of implanting ion to semiconductor |
| JPS60235453A (ja) * | 1984-05-09 | 1985-11-22 | Hitachi Ltd | 固体撮像素子の製造方法 |
| JPS62200723A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体装置の製造方法 |
| JPS6486517A (en) * | 1988-04-15 | 1989-03-31 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1990
- 1990-03-28 JP JP7670390A patent/JPH03278430A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447473A (en) * | 1977-09-21 | 1979-04-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of implanting ion to semiconductor |
| JPS60235453A (ja) * | 1984-05-09 | 1985-11-22 | Hitachi Ltd | 固体撮像素子の製造方法 |
| JPS62200723A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体装置の製造方法 |
| JPS6486517A (en) * | 1988-04-15 | 1989-03-31 | Seiko Epson Corp | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238858A (en) * | 1988-10-31 | 1993-08-24 | Sharp Kabushiki Kaisha | Ion implantation method |
| US5436176A (en) * | 1990-03-27 | 1995-07-25 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device by high energy ion implantation while minimizing damage within the semiconductor substrate |
| JP2001156293A (ja) * | 1999-09-17 | 2001-06-08 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2006173366A (ja) * | 2004-12-16 | 2006-06-29 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100535953B1 (ko) | Ｎ 채널 트랜지스터 및 ｐ 채널 트랜지스터의 성능을 독립적으로 최적화하기 위해 제거가능한 측벽 스페이서를 이용하는 ｃｍｏｓ 제조 방법 | |
| JP2003338561A (ja) | 半導体素子のトランジスタ形成方法 | |
| JP2001326352A (ja) | ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 | |
| US6013566A (en) | Method of forming a doped region in a semiconductor substrate | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| WO1985000694A1 (en) | Shallow-junction semiconductor devices | |
| JPH1070275A (ja) | シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法 | |
| JPH03278430A (ja) | 半導体装置の製造方法 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| KR100429556B1 (ko) | 채널 특성을 개선시킨 반도체소자의 제조 방법 | |
| JPH10189973A (ja) | カウンタ及び非カウンタ・ドーパント要素を用いて形成されたｌｄｄ領域を有する電界効果トランジスタ | |
| JPH0677247A (ja) | 半導体装置の形成方法 | |
| US6444549B2 (en) | Thermal processing of semiconductor devices | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JPH03201535A (ja) | 半導体装置とその製造方法 | |
| KR19990072541A (ko) | 얕은접합을갖는소자제조방법 | |
| KR100468695B1 (ko) | 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법 | |
| JPH04249315A (ja) | 半導体素子の製造方法 | |
| KR100250751B1 (ko) | 반도체 소자의 제조방법 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JPH01214172A (ja) | 半導体装置の製造方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| KR100215907B1 (ko) | 제너다이오드제조방법 | |
| KR100580776B1 (ko) | 반도체 소자의 게터링 방법 | |
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 |