KR910007081A - 반도체 장치 제조 공정 - Google Patents

반도체 장치 제조 공정 Download PDF

Info

Publication number
KR910007081A
KR910007081A KR1019900014209A KR900014209A KR910007081A KR 910007081 A KR910007081 A KR 910007081A KR 1019900014209 A KR1019900014209 A KR 1019900014209A KR 900014209 A KR900014209 A KR 900014209A KR 910007081 A KR910007081 A KR 910007081A
Authority
KR
South Korea
Prior art keywords
ions
implantation
less
boron
semiconductor substrate
Prior art date
Application number
KR1019900014209A
Other languages
English (en)
Other versions
KR950000092B1 (ko
Inventor
마사다까 가세
마미 기무라
요시오 기꾸찌
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR910007081A publication Critical patent/KR910007081A/ko
Application granted granted Critical
Publication of KR950000092B1 publication Critical patent/KR950000092B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

반도체 장치 제조 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 Ge+이온으로 주입된 실리콘 기판의 RBS측정으로 얻은 데이타를 도시한 그래프.
제2도는 고온 어닐링후 붕소의 재분배를 도시한 그래프.
제3a, 3b, 3c도는 게이트 제어형P+n다이오드를 도시한 도식적인 평면도(a),게이트 전압과 공핍층 사이의 관계를 도시한 단면도(b), 게이트 전압과 누설전류 사이의 관계를 도시한 그래프(c)를 도시한 도.

Claims (30)

  1. 반도체 장치 제조 공정에 있어서, 나중에 주입된 전도성 이온이 대체로 야기되지 않고, 무질서한 영역이 부분적으로 결정화되도록 무질서 정도를 갖는 무질서 영역을 형성하기 위하여 결정구조를 갖는 반도체 기판에 소정의 전도성 이온의 주입보다 우선인 상기 전도성 이온과 다른 이온을 주입하고, 상기 무질서 영역에 상기 소정의 전도성 이온을 주입하는 단계로 소정의 상기 전도성 이온이 반도체 기판에 주입되는 반도체 장치 제조 공정.
  2. 청구범위 제1항에 있어서, 상기 소정의 전도성 이온과 다른 상기 이온이 전기적으로 비활성적인 공정.
  3. 청구범위 제1항에 있어서, 무질서 영역은 상기 소정의 전도성 이온이 주입되는 깊이보다 더 깊은 깊이를 갖도록 무질서 영역이 형성되는 공정.
  4. 청구범위 제1항에 있어서, 상기 무질서 정도는 상기 무질서 영역이 17%이상, 100%이하의 농도로 결정구조의 규칙적인 격자위치에 없는 반도체의 구성 소자를 포함하는 공정.
  5. 청구범위 제4항에 있어서, 상기 농도가 30 내지 50%인 공정.
  6. 청구범위 제1항에 있어서, 실리콘 반도체 기판이 상기 반도체 기판으로서 사용되는 공정.
  7. 청구범위 제6항에 있어서, 상기 전도성 이온이 인 이온, 비소 이온, 붕소 이온, 안티몬 이온, 다른 소자를 포함하는 이온으로 이루어진 그룹으로 부터 선택되는 공정.
  8. 청구범위 제7항에 있어서, 상기 전도성 이온이 붕소 이온 또는 붕소를 함유하는 이온인 공정.
  9. 청구범위 제6항에 있어서, 제 6항에 있어서, 전도성 이온이 상기 주입보다 우선인 상기 이온주입이 2×1013㎝-2이상의 선량에서 게르마늄 이온이 주입으로 효과적인 공정.
  10. 청구범위 제9항에 있어서, 게르마늄 이온의 상기 이온이 완성된 후, BF+ 2이온의 주입이 15KeV이하의 에너지로 실행되거나 붕소 이온 주입이 3KeV이하의 에너지로 실행되는 공정.
  11. 청구범위 제6항에 있어서, 전도성 이온의 상기 주입보다 우선인 상기 이온 주입이 5×1013㎝-2이상의 선량으로 실리콘 이온이 주입으로 효과적인 공정.
  12. 청구범위 제11항에 있어서, 실리콘 이온의 상기 주입이 완성된 후, BF+ 2이온의 주입이 15KeV이하의 에너지로 실행되거나 붕소 이온의 주입이 3KeV이하의 에너지로 실행되는 공정.
  13. 청구범위 제1항에 있어서, 전도성 이온의 상기 주입이 완성된 후, 반도체 기판이 800℃이하의 온도에서 열처리되는 공정.
  14. 청구범위 제13항에 있어서, 상기 열처리 온도가 600℃이상인 공정
  15. 청구범위 제13항에 있어서, 상기 열처리가 10분에서 2시간 동안 실행되는 공정.
  16. 반도체 장치 제조 공정에 있어서, 나중에 주입된 불순물의 마이크로채널링이 대체로 야기되지 않고, 무질서한 영역이 부분적으로 결정화되는 농도로 결정구조의 규칙적인 격자위치가 아닌 반도체의 구성소자를 포함하는 무질서 영역을 소정의 불순물 이온의 주입보다 우선 결정구조를 갖는 반도체 기판에서 형성；상기 무질서 영역에 상기 불순물을 주입하는 단계로 이루어진 반도체장치 제조공정.
  17. 청구범위 제16항에 있어서, 상기 무질서 영역은 상기 불순물 이온이 주입되는 깊이보다 더 깊은 깊이를 무질서 영역이 갖도록 형성되는 공정.
  18. 청구범위 제16항에 있어서, 결정구조의 규칙적인 격자 위치가 아닌 반도체의 구성소자의 상기 농도가 17%이상, 100%이하인 공정.
  19. 청구범위 제18항에 있어서, 상기 농도가 30 내지 50%인 공정.
  20. 청구범위 제16항에 있어서, 실리콘 반도체 기판이 상기 반도체 기판으로서 사용되는 공정.
  21. 청구범위 제20항에 있어서, 상기 불순물 이온이 인 이온, 비소 이온, 붕소 이온, 안티몬 이온, 다른 소자를 포함하는 이온으로 이루어진 그룹으로 부터 선택되는 공정.
  22. 청구범위 제21항에 있어서, 상기 불순물 이온이 붕소 이온 또는 붕소를 함유하는 이온인 공정.
  23. 청구범위 제20항에 있어서, 소정의 불순물 이온의 상기 주입보다 우선인 상기 이온주입이 2×1013㎝-2이상의 선량으로 게르마늄 이온이 주입으로 효과적인 공정.
  24. 청구범위 제23항에 있어서, 상기 게르마늄 이온의 주입이 완성된 후,BF+ 2이온의 주입이 15KeV이하의 에너지로 실행되거나 붕소 이온 주입이 3KeV이하의 에너지로 실행되는 공정.
  25. 청구범위 제20항에 있어서, 소정의 불순물 이온의 상기 주입보다 우선인 상기 이온 주입이 5×1013㎝-2이상의 선량으로 실리콘 이온이 주입으로 효과적인 공정.
  26. 청구범위 제25항에 있어서, 실리콘 이온의 주입이 완성된 후, BF+ 2이온의 주입이 15KeV 이하의 에너지로 실행되거나 붕소 이온 주입이 3KeV이하의 에너지로 실행되는 공정.
  27. 청구범위 제16항에 있어서, 불순물 이온의 상기 주입이 완성된 후, 반도체 기판이 800℃이하의 온도에서 열처리되는 공정.
  28. 청구범위 제27항에 있어서, 상기 열처리 온도가 600℃이상인 공정.
  29. 청구범위 제27항에 있어서, 상기 열처리가 10분에서 2시간 동안 실행되는 공정.
  30. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014209A 1989-09-08 1990-09-08 반도체장치 제조방법 KR950000092B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP23171089 1989-09-08
JP1-231710 1989-09-08
JP?1-231710 1989-09-08
JP2158779A JP2773957B2 (ja) 1989-09-08 1990-06-19 半導体装置の製造方法
JP2-158779 1990-06-19
JP?2-158779 1990-06-19

Publications (2)

Publication Number Publication Date
KR910007081A true KR910007081A (ko) 1991-04-30
KR950000092B1 KR950000092B1 (ko) 1995-01-09

Family

ID=26485787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014209A KR950000092B1 (ko) 1989-09-08 1990-09-08 반도체장치 제조방법

Country Status (5)

Country Link
US (1) US5145794A (ko)
EP (1) EP0417955B1 (ko)
JP (1) JP2773957B2 (ko)
KR (1) KR950000092B1 (ko)
DE (1) DE69030042T2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
DE4035842A1 (de) * 1990-11-10 1992-05-14 Telefunken Electronic Gmbh Verfahren zur rekristallisierung voramorphisierter halbleiteroberflaechenzonen
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5364814A (en) * 1992-07-09 1994-11-15 Micron Technology, Inc. Germanium implanted stacked capacitor cell
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5654210A (en) * 1994-09-13 1997-08-05 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate
US5858864A (en) * 1994-09-13 1999-01-12 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form barrier region capable of inhibiting migration of dopant materials in substrate
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
JP3070420B2 (ja) * 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
JP2701803B2 (ja) * 1995-08-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
KR970072066A (ko) * 1996-04-29 1997-11-07 윌리엄 비. 켐플러 보다 얕은 접합을 이루기 위하여 도펀트 주입에 앞서 사용되는 서브-비정질화 드레시홀드량 주입 에너지를 최적화하는 방법
KR100189739B1 (ko) * 1996-05-02 1999-06-01 구본준 반도체 기판에 삼중웰을 형성하는 방법
WO1997042652A1 (en) * 1996-05-08 1997-11-13 Advanced Micro Devices, Inc. Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion
US5879996A (en) * 1996-09-18 1999-03-09 Micron Technology, Inc. Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth
US6410409B1 (en) * 1996-10-31 2002-06-25 Advanced Micro Devices, Inc. Implanted barrier layer for retarding upward diffusion of substrate dopant
US6069062A (en) * 1997-09-16 2000-05-30 Varian Semiconductor Equipment Associates, Inc. Methods for forming shallow junctions in semiconductor wafers
JPH11168069A (ja) 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
US6455385B1 (en) * 1998-01-07 2002-09-24 Advanced Micro Devices, Inc. Semiconductor fabrication with multiple low dose implant
US6159812A (en) * 1998-02-06 2000-12-12 Advanced Micro Devices, Inc. Reduced boron diffusion by use of a pre-anneal
US6136673A (en) * 1998-02-12 2000-10-24 Lucent Technologies Inc. Process utilizing selective TED effect when forming devices with shallow junctions
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
DE10006378C2 (de) * 2000-02-12 2001-12-06 Rossendorf Forschzent Verfahren zur Herstellung Ohmscher Kontakte auf Siliziumkarbid-Halbleiterbereichen
US20020058385A1 (en) 2000-10-26 2002-05-16 Taiji Noda Semiconductor device and method for manufacturing the same
US20030186519A1 (en) * 2002-04-01 2003-10-02 Downey Daniel F. Dopant diffusion and activation control with athermal annealing
US6699771B1 (en) * 2002-08-06 2004-03-02 Texas Instruments Incorporated Process for optimizing junctions formed by solid phase epitaxy
US20050048409A1 (en) * 2003-08-29 2005-03-03 Elqaq Deirdre H. Method of making an optical device in silicon
US7491616B2 (en) * 2004-03-15 2009-02-17 Nxp B.V. Method of manufacturing a semiconductor device including dopant introduction
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
DE102006046363B4 (de) * 2006-09-29 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
KR20080046097A (ko) * 2006-11-21 2008-05-26 삼성코닝정밀유리 주식회사 화합물 반도체 기판 및 그 전기적 특성 제어 방법
US8722431B2 (en) 2012-03-22 2014-05-13 Varian Semiconductor Equipment Associates, Inc. FinFET device fabrication using thermal implantation
WO2014033982A1 (ja) * 2012-08-28 2014-03-06 パナソニック株式会社 半導体素子の製造方法
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0151585A4 (en) * 1983-07-25 1986-02-20 American Telephone & Telegraph SEMICONDUCTOR DEVICE WITH SHALLOW JUNCTION.
JPH01147830A (ja) * 1987-12-04 1989-06-09 Canon Inc 半導体装置の製造方法
US4889819A (en) * 1988-05-20 1989-12-26 International Business Machines Corporation Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate

Also Published As

Publication number Publication date
KR950000092B1 (ko) 1995-01-09
DE69030042D1 (de) 1997-04-10
JP2773957B2 (ja) 1998-07-09
EP0417955B1 (en) 1997-03-05
DE69030042T2 (de) 1997-06-12
US5145794A (en) 1992-09-08
JPH03174721A (ja) 1991-07-29
EP0417955A1 (en) 1991-03-20

Similar Documents

Publication Publication Date Title
KR910007081A (ko) 반도체 장치 제조 공정
DE102012102341A1 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
US4746964A (en) Modification of properties of p-type dopants with other p-type dopants
JPH07101677B2 (ja) 半導体装置の製造方法
US4889819A (en) Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate
KR0144020B1 (ko) 낮은 면저항을 갖는 접합 형성방법
US4851360A (en) NMOS source/drain doping with both P and As
JPS6224945B2 (ko)
WO1985000694A1 (en) Shallow-junction semiconductor devices
KR970053087A (ko) 반도체 소자의 트랜지스터 제조방법
KR950010061A (ko) 반도체 장치와 그 제조방법 및 바이폴라 트랜지스터
JPS5893279A (ja) 半導体装置の製造方法
JPS5333074A (en) Production of complementary type insulated gate field effect semiconductor device
US6180470B1 (en) FETs having lightly doped drain regions that are shaped with counter and noncounter dorant elements
KR850004177A (ko) 반도체장치의 제조방법
JPH0366165A (ja) 半導体基板への不純物拡散方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
Pearton et al. Transient thermal processing of GaAs
CN112652663B (zh) Mos晶体管及利用离子注入提高源漏掺杂浓度的方法
KR950026029A (ko) Mos트랜지스터 반도체 장치 및 그의 제조방법
JPH05335559A (ja) 二重拡散層の作り込み方法
JPH0526343B2 (ko)
JPH0831603B2 (ja) Ｐｍｉｓトランジスタ−の製造方法
JPH077748B2 (ja) 半導体装置の製造方法
JPH0521461A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee