KR20080046097A - 화합물 반도체 기판 및 그 전기적 특성 제어 방법 - Google Patents

화합물 반도체 기판 및 그 전기적 특성 제어 방법 Download PDF

Info

Publication number
KR20080046097A
KR20080046097A KR1020070115882A KR20070115882A KR20080046097A KR 20080046097 A KR20080046097 A KR 20080046097A KR 1020070115882 A KR1020070115882 A KR 1020070115882A KR 20070115882 A KR20070115882 A KR 20070115882A KR 20080046097 A KR20080046097 A KR 20080046097A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
semiconductor substrate
substrate
impurity
gallium nitride
Prior art date
Application number
KR1020070115882A
Other languages
English (en)
Inventor
유영조
신현민
최준성
Original Assignee
삼성코닝정밀유리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀유리 주식회사 filed Critical 삼성코닝정밀유리 주식회사
Priority to US12/442,156 priority Critical patent/US8178951B2/en
Priority to EP07834037A priority patent/EP2076918A4/en
Priority to PCT/KR2007/005730 priority patent/WO2008062968A1/en
Publication of KR20080046097A publication Critical patent/KR20080046097A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

전기적으로 중성을 유지하는 불순물이 0.1 MeV ~ 10MeV의 에너지로 기판 표면에 주입되어 내부 구조에 점 결함(point defect)이 형성되며, 상기 기판의 전기적 성질이 변화된 것을 특징으로 하는 화합물 반도체 기판을 제공한다. 화합물 반도체가 미도핑된 경우 전기적 저항이 커져 절연성이 증대되며, 화합물 반도체에 n 타입 도판트가 도핑된 경우 불순물의 주입으로 기판의 전하 농도가 증가하여 전도성이 증대된다. 본 발명에 따르면, 미도핑된 화합물 반도체의 절연성을 증대시키거나 n 타입 반도체의 전하 농도를 증대시켜 화합물 반도체에 요구되는 각종 전기적 특성을 효과적으로 제어하며, 각종 소자로의 응용 범위를 확대시킬 수 있다.
화합물 반도체, 질화갈륨, 절연성, 전도성, 점 결함, 전하 농도

Description

화합물 반도체 기판 및 그 전기적 특성 제어 방법{COMPOUND SEMICONDUCTOR SUBSTRATE AND CONTROL FOR ELECTRICAL PROPERTY THEREOF}
본 발명은 화합물 반도체 기판 및 그 전기적 특성 제어 방법에 관한 것으로, 불순물을 고에너지로 주입하여 표면 내부의 점 결함을 형성함으로써 절연성 또는 전도성을 효과적으로 증대시키는 방법을 제안한다.
정보통신기술의 급격한 발달로 인하여 초고속, 대용량의 신호 전송을 위한 통신기술이 급속도로 발달되고 있다. 특히 무선통신 기술에서 휴대폰, 위성통신, 레이더 등의 수요가 점점 확대됨에 따라 마이크로파와 밀리미터 대역의 초고속 정보통신 시스템에 사용될 수 있는 고속 고전력 전자소자에 대한 요구가 증가되고 있다.
화합물 반도체의 일례로서 질화갈륨(GaN)은 높은 에너지 밴드갭, 높은 열적 화학적 안정도 및 높은 전자포화속도 등의 물적 특성을 갖고 있기 때문에 광소자 뿐만 아니라 고주파 고출력용 전자소자에 응용될 수 있고, 다양한 분야에서 활발히 연구되고 있다. 질화갈륨 박막은 높은 항복전계 및 최대전류밀도, 안정된 고온동작, 높은 열전도도 등의 다양한 장점을 가지고 있으며, AlGaN/GaN의 이종접합구조 를 이용한 소자(ex. HFET, HEMT 등)의 경우, 접합계면에서의 밴드 불연속(band-discontinuity)이 크기 때문에 계면에 높은 농도의 전자가 유기될 수 있어 전자이동도를 더욱 높일 수 있다. 또한, 질화갈륨 박막은 표면탄성파 속도가 크고 온도 안정성이 우수하며, 압전특성의 분극작용의 효과를 얻을 수 있어 GHz 이상에서 동작 가능한 밴드패스필터로의 제작이 용이하다.
질화갈륨 박막은 주로 유기금속기상증착(metal-organic CVD)법 또는 분자선 성장(molecular beam epitaxy: MBE)법을 이용하여 사파이어 기판 상에서 성장될 수 있다. 이때 사파이어 기판과 질화갈륨 박막은 격자상수 및 열팽창계수 차이가 크기 때문에 단결정의 성장이 매우 어려우며, 박막성장시 많은 결함이 존재한다. 800°이상의 고온에서 질화갈륨을 성장시키는 경우 질소의 높은 휘발성으로 인해 발생되는 질소공공(N vacancy)의 형성과 산소와 같은 불순물의 영향으로 인해 자연적으로 n형 전도 특성을 갖게 되어 고절연층 박막(semi-insulating layer)을 성장시키는 것이 매우 어렵다. 이로 인하여 HFET, 표면탄성파(SAW) 필터와 같은 전자소자의 제작에 있어서 누설전류가 발생하여 낮은 트랜스 컨덕턴스와 삽입손실을 가져올 수 있다.
종래의 고절연성 질화갈륨 기판을 제조하는 방법으로, n형 도판트(n-type dopant)와 p형 도판트(p-type dopant)를 동시에 도핑하여 기판의 전기적 특성을 서로 상쇄시키는 방법이 있다. p형 및 n형 도판트를 동시에 도핑하는 방법은 전기적으로 상쇄(compensation)하기 위해서 과도한 반도핑(couter-doping)을 하게 되는데, 이때 캐리어의 이동성(carrier mobility)이 저하될 수가 있다.
한편, 질화갈륨 기판을 실제 발광 소자 또는 전자 소자 등으로 응용하기 위해서는 전기적 특성을 부여하는 도핑 과정이 수반된다. 질화갈륨 기판에 주입되는 n 타입 또는 p 타입 도판트는 전기적으로 중성인 질화갈륨에 전도성을 부여하여 다양한 광학적, 전자적 동작을 가능하게 한다.
전하 농도는 질화갈륨의 전기적 특성을 결정하는 중요 인자로서, 그 농도에 따라서 전기전도성이 절연성으로부터 도전성으로 변하게 되므로 그 특성 변화에 따라 질화갈륨의 응용 분야도 다양해진다. 질화갈륨 웨이퍼 내의 n 타입 전하 농도 조절은 다음과 같은 두 가지 방법이 있다. 첫째, 실제 투여되는 도판트의 양을 조절하는 방법과, 두 번째, n 타입 도판트와 동시에 p 타입 도판트를 투여하여 n 타입 도판트로부터 전자와 p 타입 도판트로부터 정공이 서로 상쇄되도록 함으로써 전하 농도를 조절하는 방법이 있다.
전자의 경우, 전하 농도 제어 방법으로 널리 행해지고 있으나, 도판트 양이 증가함에 따라 도판트의 활성화율이 감소하는 단점이 있다. 고농도의 n 타입 질화갈륨 기판 제작시, 낮은 활성화율을 극복하기 위해 과다한 양의 도판트를 투입하게 되면 결정성 저하 및 크랙을 유발할 수 있다. 반면, 후자의 경우, 급격한 전하 농도의 감소 뿐만 아니라, n 타입 도판트와 p 타입 도판트 투여 공정을 동시에 만족하는 조건에서 행해져야하는 이중 공정이 필요하다.
한편, 질화갈륨 벌크 성장시 웨이퍼 내에서 도판트가 어느 정도 활성화되어 전하로 작용하고 이 활성화율을 효율적으로 조절할 수 있는가가 질화갈륨의 전기적 특성을 결정하는데 매우 중요하다. 그러나, 전하 활성화율을 조절하여 전하 농도를 제어하는 효과적인 방안이 제시되지 않고 있다.
따라서, 질화갈륨 등의 화합물 반도체에 폭넓게 적용될 수 있는 효과적인 전기적 특성 제어 방법이 요청되고 있다.
따라서, 본 발명의 목적은 전기적 특성이 제어된 화합물 반도체를 제공하는 것이다.
또한, 본 발명의 다른 목적은 간단한 방법으로 절연성을 증대시키거나 전도성을 향상시킬 수 있는 화합물 반도체의 전기적 특성 제어 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 전기적으로 중성을 유지하는 불순물이 0.1 MeV ~ 10MeV의 에너지로 기판 표면에 주입되어 내부 구조에 점 결함(point defect)이 형성되며, 상기 기판의 전기적 성질이 변화된 것을 특징으로 하는 화합물 반도체 기판을 제공한다.
상기 화합물 반도체 기판은 미도핑된 웨이퍼일 수 있고, 이 경우 화합물 반도체 기판의 전기적 저항이 커져 절연성이 증대된다. 또한, 상기 화합물 반도체 기판은 n 타입 도판트가 도핑된 경우, 불순물의 주입으로 기판의 전하 농도가 증가하여 전도성이 증대된다.
또한, 본 발명은 화합물 반도체 기판의 표면에 전기적으로 중성을 유지하는 불순물을 0.1 MeV ~ 10MeV의 에너지로 주입하여 기판 내부 구조에 점 결함(point defect)을 형성함으로써 상기 기판의 전기적 성질을 변화시키는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법을 제공한다.
본 발명에 따르면, 화합물 반도체의 성장 중에 또는 성장 후에 화합물 반도체의 전기적 특성을 효과적으로 제어할 수 있으며, 특히 간단한 공정으로 고절연성으로부터 고전도성으로 제어된 화합물 반도체를 제공하여 화합물 반도체를 이용하는 각종 소자의 제품 신뢰성 및 응용 범위를 증대시킬 수 있다.
본 발명은 질화갈륨 등의 화합물 반도체의 전기적 특성을 제어하여 전기적으로 중성인 웨이퍼에 절연성을 증가시키거나, 전기적으로 전도성을 갖는 n 타입 웨이퍼의 전하 농도를 더욱 증대시킨다.
이와 같은 전기적 특성 제어는 기존의 도판트 주입과는 다른 차원에서 진행되며, 구체적으로는 경량의 불순물을 표면 근처에 높은 에너지로 주입함으로써 웨이퍼 또는 기판 내부의 점 결함을 발생시킨다. 이와 같은 점 결함은 후속적인 열처리를 수행하더라도 제거되지 않으며 화합물 반도체의 절연성 또는 전도성을 효과적으로 제어하여 응용 분야를 확대시키고 제품 신뢰성을 증가시킬 수 있다.
상기 불순물은 일반적으로 반도체 웨이퍼나 기판에 전기적 특성을 부여하기 위하여 도너(donor) 또는 억셉터(acceptor)로 기능하는 물질과는 다른 물질을 사용한다. 즉 전기적으로 중성이며 웨이퍼 또는 기판 내에서 도너나 억셉터로 작용하지 않으며, 화합물 반도체를 구성하는 물질 보다 경량의 원소를 사용하여 화합물 반도체 내부에 도너 레벨에 해당하는 점 결함을 발생시켜 화합물 반도체의 전기적 저항을 증가시키거나 n 타입 도판트의 활성화율을 증가시켜 전하 농도를 증대시킨다.
본 발명에 있어서, 화합물 반도체 기판은 자립막(freestanding layer) 뿐만 아니라, 화합물 반도체를 성장시키는 베이스 기판과 이 베이스 기판 위에 형성된 화합물 반도체 박막 또는 후막을 포함하는 복합 기판을 포함하는 것으로 정의한다.
이하에서는 화합물 반도체로서 질화갈륨을 예로 들어 본 발명을 설명하지만, 본 발명이 이에 한정되는 것은 아니며, 후술하는 바와 같이 다양한 화합물 반도체 및 다이아몬드 기판 등에 본 발명이 효과적으로 적용될 수 있다.
먼저, n 타입 질화갈륨 기판의 전기적 특성 제어에 관하여 설명한다. 전하 농도를 제어하기 위해 질화갈륨에 도판트를 주입하는 경우 가장 중요한 것은 도판트가 어느 정도로 전자를 내어서 실제 전기 전도에 기여하느냐이다. 즉, 도판트의 활성화율(activation ratio)이 그것이다. 이와 같은 활성화율을 제어함으로써 효과적으로 전화 농도를 조절할 수 있고, 나아가 전도성, 반전도성, 절연성 등의 전기적 특성을 효과적으로 튜닝할 수 있어 소자로 제작시 더 많은 응용 분야로 확대될 수 있다.
LED, LD 및 각종 최종 소자의 특성향상을 고려한다면 가급적 고 전하농도의 도핑이 필요하다. n-type 전하농도를 증가시키기 위한 방법으로는 Si 등의 n 타입 도판트의 주입량을 증가시키거나 주입된 도판트의 활성화율을 증가시킬 수 있다.
본 발명에서는 이러한 방법과 달리, 질화갈륨 반도체의 내부 구조를 변화시 켜 점 결함을 제어하는 방법으로서 도너 레벨(donor level)을 형성하는 질소 공공(N vacancy : VN)을 형성시킴으로써 질화갈륨의 전기적 특성을 제어하는 방법을 제안한다. VN의 경우는 화합물 반도체에 도너 레벨을 형성하여 n 타입 도판트의 전하농도를 증가시키고, 또한 n 타입 질화갈륨 기판 내에 필연적으로 함유되어있는 억셉터 레벨(acceptor level)의 불순물인 갈륨 공공(Ga Vacancy : VG)를 상쇄시킨다. 따라서, 도판트 주입량이 과대하게 증가될 경우 필연적으로 수반되는 갈륨 공공 및 구조적인 결함으로 질화갈륨 기판 성장시 크랙이 발생되는 것을 방지할 수 있다.
질화갈륨 내부에 경량의 불순물을 고에너지로 주입하여 질소 공공이 형성되면 이들이 도너 레벨을 형성하여 질화갈륨의 전하농도를 증가시키는 효과를 가져온다. 질소 공공을 형성시키는 방법으로서 질화갈륨을 어닐링함에 의하여 질소 공공 생성이 가능하나 이 경우 생성양도 극이 적으며 갈륨 droplet이 형성되어 갈륨 공공 형성을 촉진하는 단점이 있다. 또한, 질화갈륨 성장 중에 원료 가스비(N source/Ga source)를 낮추어서 성장시키는 방법의 경우 질소 공공을 형성시킬 가능성은 있으나 실제 생성되는 질소 공공의 농도가 매우 적기 때문에 전하농도에 대한 영향은 매우 적다.
본 발명은 질화갈륨의 성장 중 또는 성장 후 외부에서 주입된 불순물에 의하여 질소 공공을 증가시켜 전하농도를 증가시킨다. 구체적으로 본 발명에서는 경원소(輕元素)인 He 등을 임플랜테이션(implantation) 등의 방법으로 질화갈륨 표면에 충돌시켜서 질소 공공을 형성한다.
He은 양자학적 전자구조(electron configuration)가 1s2이므로 질화갈륨 기판 내에서 전자를 내어주는 도너 또는 억셉터로서 작용하지 않으며 질화갈륨 내부에 안정하게 존재한다. 질화갈륨 내부에 주입된 He는 도 1에 도시한 바와 같이 갈륨(200)과 질소(210)와의 결합(220)을 끊음으로써 점 결함인 질소 공공(230)을 형성시킨다. 이러한 질소 공공은 도너로 작용하여 전하 농도를 증가시킨다. 전기적으로 도너 레벨에 존재하는 질소 공공의 증가는 상대적으로 엑셉터 레벨에 위치하는 갈륨 공공을 전기적으로 상쇄시킴으로써 n 타입 도판트의 활성화를 방해하는 결함을 제거하는 효과를 부가적으로 발생시킨다. 이로 인하여 질화갈륨 내부에 주입된 n 타입 도판트의 활성화율을 증가시킨다.
본 발명에서는 질화갈륨 내부에 전하 농도를 증가시키기 위하여 He 등의 경원소로 질화갈륨 내부 구조를 개질시키며, 고에너지(예를 들어 약 2 MeV)의 에너지를 가진 He을 고진공하에서 상온에서 도 2에 도시한 바와 같이 질화갈륨(100) 표면에 입사시킨다.
주입되는 불순물(I)은 도 2에 도시한 바와 같이 질화갈륨 표면(100')에 수직방향으로부터 경사진 방향으로 입사시킨다. 이와 같은 방법으로 수직 방향으로 입사시 일어나는 스캐터링(scattering)이나 채널링(channelling)을 피할 수 있고, ㅂ불순물 주입 깊이를 효과적으로 제어할 수 있다. 입사 각도(θ)는 2°~ 88°의 범위로 결정할 수 있다.
본 발명에 있어서, 화합물 반도체에 주입되는 불순물은 입사되는 원소는 화 합물 반도체의 미세구조를 개질하면서도 화합물 반도체를 구성하는 원자간 결합의 파괴를 최소화 할 수 있도록 무게가 작으면서 전기적인 중성을 유지하는 H, He, B 등을 사용할 수 있으며, 이들을 혼합하여 주입할 수도 있다. 입사되는 불순물은 0.1 MeV ~ 10 MeV 범위의 고에너지를 가진 물질을 사용하는 것이 점 결함 형성에 바람직하다.
상기 불순물은 상온에서 상기 기판에 주입되는 것이 바람직하며, 질화갈륨 기판에 불순물 주입 후 열처리하는 단계를 더 포함하여 질화갈륨의 내부 구조를 개선시킬 수도 있다.
불순물이 주입되는 질화갈륨은 n 타입 도판트가 미리 도핑될 수도 있고, 불순물 주입과 동시에 n 타입 도판트를 도핑할 수도 있다. n 타입 도판트의 도핑 농도는 1016/cm3 ~ 1021/cm3 의 범위일 수 있으며, 본 발명은 1017/cm3 이상의 고농도 도핑된 n 타입 질화갈륨의 경우에도 전하 농도를 증가시킬 수 있음을 확인하였다. 또한 질화갈륨 등의 화합물 반도체 기판에 도핑되는 n 타입 도판트는 Si, Ge, S, Se, Te, O 중에서 선택되는 어느 하나 이상을 사용할 수 있다.
입사되는 불순물의 양에 따라 전하 농도의 조절이 가능하며, 투입된 도판트의 유효 전하 이동거리를 고려하여 질화갈륨 등의 화합물 반도체의 면결함 밀도 보다 많은 양을 입사시키는 것이 바람직한데, 구체적으로는 105/cm2 ~ 1017/cm2 의 범위로 불순물을 주입한다.
불순물의 주입 에너지에 따라 질화갈륨 등의 화합물 반도체 표면으로 주입되 는 거리가 달라질 수 있으며, 본 발명에서는 도 3에 도시한 바와 같이 불순물 주입에 의한 표면 개질층(110)의 두께, 즉 불순물의 주입 거리(t)가 기판(100) 표면으로부터 20㎛ 이내의 범위이다.
이와 같이 화합물 반도체의 표면 근처에만 불순물을 주입하면서도 효과적으로 전기적 특성의 제어가 가능하며, 상기 불순물은 상기 기판 표면에 전체적으로 뿐만 아니라 국부적으로 주입함으로써 화합물 반도체의 전기적 성질을 국부적으로 제어할 수도 있다.
주입되는 불순물의 양에 따른 전하 농도의 변화를 확인하기 위하여, 2 MeV의 He을 질화갈륨 표면의 수직 방향에서 5°경사시켜 입사시켰다. 사용된 질화갈륨 샘플의 최초 전하 농도는 각각 1.79×1017 및 2.33×1018/cm3 이었다. 아래의 표 1의 결과에서 알 수 있는 바와 같이 주입된 불순물 양이 증가함에 따라 전하 농도가 2 배 이상 증가하는 것을 알 수 있다.
[표 1]
불순물 주입량(/cm2) 전하 농도(×1018/cm3)
샘플 1 0 2.33
1×1013 2.9
1×1014 4.47
1×1015 5.53
샘플 2 0 0.179
1×1013 0.357
1×1014 0.376
도 4는 샘플 1에 대하여 불순물 주입량에 따른 전하 농도의 변화를 보인 그래프로서, 불순물 주입량과 비례하여 전하 농도가 급격히 증가하고 있음을 알 수 있다.
이와 같이, 본 발명의 질화갈륨 성장 중 도판트를 도핑하여 전하 농도를 증가시키는 것이 아니고, 성장된 질화갈륨에 입사된 He이 질소 공공을 형성함과 더불어 도펀트의 활성화율을 방해하는 내부 결함을 제거함으로써 전하농도를 증가시킨다. 따라서, 전하 농도의 정밀한 제어가 가능하고, 고농도 도핑시 발생하는 질화갈륨 기판의 크랙 발생을 방지할 수 있다. 뿐만 아니라, He 등의 불순물의 입사 각도 및 입사 면적을 조절하여 불순물의 주입 영역 및 깊이를 조절 가능하여 진보된 소자를 구현할 수 있다.
또한, 본 발명에서 전기적 특성의 제어 대상이 되는 화합물 반도체는 질화갈륨 뿐만 아니라 질화갈륨과 결정학적, 광학적, 구조적으로 유사성을 갖는 다양한 물질들이 포함되며, 구체적으로는 AlN, InN, AlxGayInzN (x+y+z=1), BN, SiC, ZnO, MgO, CdO, ZnxMgyCdzO(x+y+z=1), GaAs, InAs, ZnS, MgS, ZnSe, ZnTe, CdS, CdSe, CdTe 등이 포함된다. 또한, 다이아몬드 기판에도 전기적 특성을 제어하기 위하여 본 발명이 효과적으로 적용될 수 있다.
본 발명은 또한 도핑된 화합물 반도체 뿐만 아니라 미도핑된(undoped) 중성의 화합물 반도체에 절연성을 증가시키기 위하여 효과적으로 적용될 수 있다. 예를 들어, 절연성을 갖는 미도핑 질화갈륨(pure GaN)에 경원소를 주입하는 경우, n ㅌ-타입 질화갈륨과는 반대로 구조 결함 증가에 의해서 절연성이 더욱 커지게 된다.
본 발명의 일실시예에 따르면 He를 질화갈륨 기판의 표면에 주입하여 전기 저항을 증가시켜 약 105Ω-cm 의 고저항을 유지할 수 있었다. 사용된 불순물은 약 2MeV 이상의 에너지를 갖도록 조사(irradiation)되어 질화갈륨 기판은 표면은 약 1㎛ 이상의 개질층이 형성되었다. 또한, 불순물의 에너지의 세기에 따라 개질층의 두께를 조절할 수 있음을 확인하였다.
또한, 불순물을 주입한 후 질화갈륨 기판을 500 ~ 1000℃ 온도에서 어닐링할 수 있는데, 어닐링을 하여도 표면 개질층이 거의 훼손되지 않았다.
이와 같은 새로운 방식의 화합물 반도체의 전기적 특성 제어를 통하여 화합물 반도체를 사용하는 각종 발광 소자, 검출 소자, 스위칭 소자 등의 전기적 특성을 다양하게 변화시킬 수 있다.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
도 1은 불순물 주입에 의하여 질화갈륨 내부에 형성된 질소 공공을 보인 모식도.
도 2는 질화갈륨 기판에 불순물을 주입하는 방법을 보인 모식도.
도 3은 질화갈륨 기판 표면에 형성된 개질층을 보인 단면도.
도 4는 불순물 주입에 따라 질화갈륨 내의 전하 농도 변화를 보인 그래프.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100:질화갈륨 웨이퍼 110:표면 개질층
230:질소 공공(N vacancy)

Claims (24)

  1. 전기적으로 중성을 유지하는 불순물이 0.1 MeV ~ 10MeV의 에너지로 기판 표면에 주입되어 내부 구조에 점 결함(point defect)이 형성되며, 상기 기판의 전기적 성질이 변화된 것을 특징으로 하는
    화합물 반도체 기판.
  2. 제1항에 있어서, 상기 화합물 반도체 기판은 미도핑된 웨이퍼인 것을 특징으로 하는 화합물 반도체 기판.
  3. 제2항에 있어서, 상기 화합물 반도체 기판은 전기적 저항이 증가된 것을 특징으로 하는 화합물 반도체 기판.
  4. 제1항에 있어서, 상기 화합물 반도체 기판은 n 타입 도판트가 도핑되어 있는 것을 특징으로 하는 화합물 반도체 기판.
  5. 제4항에 있어서, 상기 화합물 반도체 기판은 전하 농도가 증가된 것을 특징으로 하는 화합물 반도체 기판.
  6. 제4항에 있어서, 상기 화합물 반도체 기판은 n 타입 도판트의 도핑 농도가 1016/cm3 ~ 1021/cm3 의 범위인 것을 특징으로 하는 화합물 반도체 기판.
  7. 제4항에 있어서, 상기 화합물 반도체 기판에 도핑된 n 타입 도판트는 Si, Ge, S, Se, Te, O 중에서 선택되는 어느 하나인 것을 특징으로 하는 화합물 반도체 기판.
  8. 제1항에 있어서, 상기 화합물 반도체 기판에 주입된 불순물은 He, H, 또는 B 인 것을 특징으로 하는 화합물 반도체 기판.
  9. 제1항에 있어서, 상기 화합물 반도체 기판에 주입된 불순물의 양은 105/cm2 ~ 1017/cm2 의 범위인 것을 특징으로 하는 화합물 반도체 기판.
  10. 제1항에 있어서, 상기 화합물 반도체 기판에 주입된 불순물은 표면으로부터 20㎛ 이내의 범위로 표면을 개질시킨 것을 특징으로 하는 화합물 반도체 기판.
  11. 제1항에 있어서, 상기 화합물 반도체는 GaN, AlN, InN, AlxGayInzN (x+y+z=1), BN, SiC, ZnO, MgO, CdO, ZnxMgyCdzO(x+y+z=1), GaAs, InAs, ZnS, MgS, ZnSe, ZnTe, CdS, CdSe, CdTe 중에서 선택되는 어느 하나인 것을 특징으로 하는 화 합물 반도체 기판.
  12. 화합물 반도체 기판의 표면에 전기적으로 중성을 유지하는 불순물을 0.1 MeV ~ 10MeV의 에너지로 주입하여 기판 내부 구조에 점 결함(point defect)을 형성하고, 상기 기판의 전기적 성질을 변화시키는 것을 특징으로 하는
    화합물 반도체 기판의 전기적 성질 제어 방법.
  13. 제12항에 있어서, 상기 불순물은 상기 기판 표면의 수직 방향에 대하여 2°~ 88°의 범위로 경사져 주입하는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  14. 제12항에 있어서, 상기 불순물은 상온에서 상기 기판에 주입되는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  15. 제12항에 있어서, 상기 기판에 불순물 주입 후 열처리하는 단계를 더 포함하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  16. 제12항에 있어서, 상기 화합물 반도체 기판은 미도핑된 웨이퍼인 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  17. 제12항에 있어서, 상기 화합물 반도체 기판은 n 타입 도판트가 도핑되어 있는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  18. 제17항에 있어서, 상기 화합물 반도체 기판은 n 타입 도판트의 도핑 농도가 1016/cm3 ~ 1021/cm3 의 범위인 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  19. 제17항에 있어서, 상기 화합물 반도체 기판에 도핑된 n 타입 도판트는 Si, Ge, S, Se, Te, O 중에서 선택되는 어느 하나인 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  20. 제12항에 있어서, 상기 화합물 반도체 기판에 주입되는 불순물은 He, H, 또는 B 인 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  21. 제12항에 있어서, 상기 불순물은 105/cm2 ~ 1017/cm2 의 범위로 주입되는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  22. 제12항에 있어서, 상기 불순물은 상기 기판 표면으로부터 20㎛ 이내의 범위로 주입되는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  23. 제12항에 있어서, 상기 화합물 반도체는 GaN, AlN, InN, AlxGayInzN (x+y+z=1), BN, SiC, ZnO, MgO, CdO, ZnxMgyCdzO(x+y+z=1), GaAs, InAs, ZnS, MgS, ZnSe, ZnTe, CdS, CdSe, CdTe 중에서 선택되는 어느 하나인 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
  24. 제12항에 있어서, 상기 불순물은 상기 기판 표면에 국부적으로 주입하는 것을 특징으로 하는 화합물 반도체 기판의 전기적 성질 제어 방법.
KR1020070115882A 2006-11-21 2007-11-14 화합물 반도체 기판 및 그 전기적 특성 제어 방법 KR20080046097A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/442,156 US8178951B2 (en) 2006-11-21 2007-11-15 Compound semiconductor substrate and control for electrical property thereof
EP07834037A EP2076918A4 (en) 2006-11-21 2007-11-15 COMPOUND SEMICONDUCTOR SUBSTRATE AND CORRESPONDING ELECTRICAL PROPERTY CONTROL
PCT/KR2007/005730 WO2008062968A1 (en) 2006-11-21 2007-11-15 Compound semiconductor substrate and control for electrical property thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060115115 2006-11-21
KR20060115115 2006-11-21

Publications (1)

Publication Number Publication Date
KR20080046097A true KR20080046097A (ko) 2008-05-26

Family

ID=39663232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115882A KR20080046097A (ko) 2006-11-21 2007-11-14 화합물 반도체 기판 및 그 전기적 특성 제어 방법

Country Status (4)

Country Link
US (1) US8178951B2 (ko)
EP (1) EP2076918A4 (ko)
KR (1) KR20080046097A (ko)
WO (1) WO2008062968A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8182982B2 (en) * 2008-04-19 2012-05-22 Rolith Inc Method and device for patterning a disk
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
US10644127B2 (en) 2017-07-28 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including a transistor structure
JP6828697B2 (ja) * 2018-02-06 2021-02-10 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体装置およびｉｉｉ族窒化物半導体基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
US5182218A (en) * 1991-02-25 1993-01-26 Sumitomo Electric Industries, Ltd. Production methods for compound semiconductor device having lightly doped drain structure
US5376822A (en) * 1991-06-25 1994-12-27 Kabushiki Kaisha Toshiba Heterojunction type of compound semiconductor integrated circuit
KR960003850B1 (ko) 1992-12-04 1996-03-23 재단법인 한국전자통신연구소 알루미늄 비소(AlAs) 보호막을 이용한 화합물 반도체 소자의 제조방법
US5840590A (en) * 1993-12-01 1998-11-24 Sandia Corporation Impurity gettering in silicon using cavities formed by helium implantation and annealing
JPH11214800A (ja) * 1998-01-28 1999-08-06 Sony Corp 半導体装置およびその製造方法
KR20030066957A (ko) 2002-02-06 2003-08-14 주식회사 엘지이아이 Ⅲ－ⅴ족 화합물 반도체 발광 소자의 제조 방법

Also Published As

Publication number Publication date
US20090230513A1 (en) 2009-09-17
EP2076918A1 (en) 2009-07-08
WO2008062968A1 (en) 2008-05-29
EP2076918A4 (en) 2010-12-15
US8178951B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
TWI606587B (zh) 碳摻雜半導體元件
KR20070095364A (ko) 질화물 반도체 소자, 질화물 반도체 결정층의 성장 방법 및 질화물 반도체 발광 소자의 제법
US20070018198A1 (en) High electron mobility electronic device structures comprising native substrates and methods for making the same
KR20040016723A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20030023742A (ko) 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
JP2018528614A (ja) Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減
US20230326996A1 (en) Gallium nitride-based high electron mobility transistor epitaxial wafer and preparation method therefor
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
KR20190046912A (ko) 화합물 반도체, 그 제조 방법 및 질화물 반도체
KR20080046097A (ko) 화합물 반도체 기판 및 그 전기적 특성 제어 방법
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
KR102374879B1 (ko) Ⅲ족 질화물 반도체 기판의 제조 방법
KR100593920B1 (ko) 고절연성 ＧａＮ 박막의 성장 방법
KR20180075524A (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
KR101041729B1 (ko) ＡｌＧａＮ／ＧａＮ 이종접합 구조를 가지는 반도체 기판 및 이를 이용한 이종접합 전계효과 트랜지스터
WO2023070428A1 (zh) 集成电路、其制备方法、功率放大器及电子设备
Houng CBE growth of AlGaAs/GaAs heterostructures and their device applications
JP2000196067A (ja) 窒化物系ｉｉｉ―ｖ族化合物半導体装置
CN112713189B (zh) 一种具有氮化镓高阻层的hemt器件的外延结构及其制备方法
JPH11163399A (ja) 化合物半導体基板
JPH0529235A (ja) 高純度層を有するＧａＡｓ素子の製造方法
Lazarenko et al. Design and investigation of GaPAsN/Si light-emitting diode
US20210005720A1 (en) Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J121 Written withdrawal of request for trial