JP2000196067A - 窒化物系ｉｉｉ―ｖ族化合物半導体装置 - Google Patents
窒化物系ｉｉｉ―ｖ族化合物半導体装置Info
- Publication number
- JP2000196067A JP2000196067A JP10372600A JP37260098A JP2000196067A JP 2000196067 A JP2000196067 A JP 2000196067A JP 10372600 A JP10372600 A JP 10372600A JP 37260098 A JP37260098 A JP 37260098A JP 2000196067 A JP2000196067 A JP 2000196067A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- inn
- ingan
- layer
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 150000001875 compounds Chemical class 0.000 title claims abstract description 42
- 239000000376 reactant Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 11
- 229910052700 potassium Inorganic materials 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 6
- 229910052714 tellurium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052791 calcium Inorganic materials 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 48
- 238000000034 method Methods 0.000 abstract description 25
- 125000006850 spacer group Chemical group 0.000 abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 14
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 11
- 238000002109 crystal growth method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 組成分布の均一なＩｎＧａＮ混晶を備え、チ
ャネル電子移動度の大きな窒化物系III‐Ｖ族化合物半
導体装置を提供する。 【解決手段】 この窒化物系III‐Ｖ族化合物半導体装
置は、ＩｎＧａＮチャネル層１５をＧａＮ/ＩｎＮ多層
膜１４の上に形成したから、組成分布が均一なＩｎＧａ
Ｎチャネル層１５を形成できる。その結果、従来よりも
大きな電子移動度を有するＨＦＥＴを実現できる。
ャネル電子移動度の大きな窒化物系III‐Ｖ族化合物半
導体装置を提供する。 【解決手段】 この窒化物系III‐Ｖ族化合物半導体装
置は、ＩｎＧａＮチャネル層１５をＧａＮ/ＩｎＮ多層
膜１４の上に形成したから、組成分布が均一なＩｎＧａ
Ｎチャネル層１５を形成できる。その結果、従来よりも
大きな電子移動度を有するＨＦＥＴを実現できる。
Description
【０００１】
【発明の属する技術分野】この発明は、窒化物系III‐
Ｖ族化合物半導体装置に関し、特に、高出力，高周波お
よび高温度特性に優れた２次元電子ガスを用いた半導体
装置に関する。
Ｖ族化合物半導体装置に関し、特に、高出力，高周波お
よび高温度特性に優れた２次元電子ガスを用いた半導体
装置に関する。
【０００２】
【従来の技術】２次元電子ガスを利用する半導体デバイ
スとしては、ヘテロ構造電界効果型トランジスタ(ＨＦ
ＥＴ)，高電子移動度トランジスタ(ＨＥＭＴ),および変
調ドープ電界効果型トランジスタ(ＭＯＤＦＥＴ)が挙げ
られる。このような２次元電子ガスを利用する半導体デ
バイスでは、ＧａＡｓ系材料を用いたものが開発されて
いる。
スとしては、ヘテロ構造電界効果型トランジスタ(ＨＦ
ＥＴ)，高電子移動度トランジスタ(ＨＥＭＴ),および変
調ドープ電界効果型トランジスタ(ＭＯＤＦＥＴ)が挙げ
られる。このような２次元電子ガスを利用する半導体デ
バイスでは、ＧａＡｓ系材料を用いたものが開発されて
いる。
【０００３】従来のＧａＡｓ系ＨＦＥＴでは、一般的
に、図６に示すように、半絶縁性ＧａＡｓ基板１０１上
に、順次、アンドープＧａＡｓバッファ層１０２(膜厚
１μｍ,キャリア濃度３×１０16ｃｍ-3)、アンドープＡ
ｌＧａＡｓスペーサ層１０３(膜厚１０ｎｍ,キャリア濃
度１×１０17ｃｍ-3)、ｎ型ＡｌＧａＡｓドナー層１０
４(膜厚２０ｎｍ,キャリア濃度１×１０18ｃｍ-3)、ｎ
型ＧａＡｓキャップ層１０５(膜厚１０ｎｍ,キャリア濃
度３×１０18ｃｍ-3)が形成されている。なお、図６に
おいて、１０７はゲート電極、１０８はソース/ドレイ
ン電極である。また、５００は２次元電子ガスである。
に、図６に示すように、半絶縁性ＧａＡｓ基板１０１上
に、順次、アンドープＧａＡｓバッファ層１０２(膜厚
１μｍ,キャリア濃度３×１０16ｃｍ-3)、アンドープＡ
ｌＧａＡｓスペーサ層１０３(膜厚１０ｎｍ,キャリア濃
度１×１０17ｃｍ-3)、ｎ型ＡｌＧａＡｓドナー層１０
４(膜厚２０ｎｍ,キャリア濃度１×１０18ｃｍ-3)、ｎ
型ＧａＡｓキャップ層１０５(膜厚１０ｎｍ,キャリア濃
度３×１０18ｃｍ-3)が形成されている。なお、図６に
おいて、１０７はゲート電極、１０８はソース/ドレイ
ン電極である。また、５００は２次元電子ガスである。
【０００４】また、従来、上記ＧａＡｓ系ＨＦＥＴとほ
ぼ同様な構造をしていて、窒化物系III‐Ｖ族化合物半
導体を用いたＨＦＥＴトランジスタの構造が報告されて
いる(米国特許UＳ５１９２９８７)。この窒化物系III−
Ｖ族化合物半導体を用いたトランジスタは、図７に示す
ように、サファイヤからなる絶縁性基板２０１上に、順
次、ＡｌＮ低温成長バッファ層２０２(膜厚２０ｎｍ)、
ＧａＮバッファ層２０３(膜厚２μｍ,キャリア濃度８×
１０16ｃｍ-3)、ＡｌＧａＮドナー層２０４(膜厚２０ｎ
ｍ,キャリア濃度１×１０18ｃｍ-3)を積層した構造にな
っていて、チャネルとしてＧａＮを用いている。なお、
図７において、５００は２次元電子ガスである。
ぼ同様な構造をしていて、窒化物系III‐Ｖ族化合物半
導体を用いたＨＦＥＴトランジスタの構造が報告されて
いる(米国特許UＳ５１９２９８７)。この窒化物系III−
Ｖ族化合物半導体を用いたトランジスタは、図７に示す
ように、サファイヤからなる絶縁性基板２０１上に、順
次、ＡｌＮ低温成長バッファ層２０２(膜厚２０ｎｍ)、
ＧａＮバッファ層２０３(膜厚２μｍ,キャリア濃度８×
１０16ｃｍ-3)、ＡｌＧａＮドナー層２０４(膜厚２０ｎ
ｍ,キャリア濃度１×１０18ｃｍ-3)を積層した構造にな
っていて、チャネルとしてＧａＮを用いている。なお、
図７において、５００は２次元電子ガスである。
【０００５】また、窒化物系III−Ｖ族化合物半導体を
用いた今１つのトランジスタとして、図８に示すよう
に、絶縁性基板３０１上のＡｌＮ低温成長バッファ層３
０２(膜厚２０ｎｍ),ＧａＮバッファ層３０３(膜厚３μ
ｍ),ＡｌＮ障壁層３０４(膜厚３ｎｍ),ＧａＮチャネル
層３０５(膜厚１００ｎｍ)からなる逆構造のＨＦＥＴが
見られる(Electron.Lett.３１(１９９５)１９５１頁)。
なお、図８において、５００は２次元電子ガスである。
用いた今１つのトランジスタとして、図８に示すよう
に、絶縁性基板３０１上のＡｌＮ低温成長バッファ層３
０２(膜厚２０ｎｍ),ＧａＮバッファ層３０３(膜厚３μ
ｍ),ＡｌＮ障壁層３０４(膜厚３ｎｍ),ＧａＮチャネル
層３０５(膜厚１００ｎｍ)からなる逆構造のＨＦＥＴが
見られる(Electron.Lett.３１(１９９５)１９５１頁)。
なお、図８において、５００は２次元電子ガスである。
【０００６】
【発明が解決しようとする課題】ところで、図９に示す
ように、チャネル層として一般に用いられるＧａＮの電
子移動度は、キャリア濃度が１×１０18ｃｍ-3の場合に
約２００ｃｍ2/Ｖs、キャリア濃度が１×１０17ｃｍ-3
の場合に約４００ｃｍ2/Ｖsであり、ＳｉＣなどの他の
ワイドバンドギャップ材料に比べて電子移動度が一桁程
度大きい。もっとも、このＧａＮチャネルの電子移動度
は、ＧａＡｓ系ＨＦＥＴで用いられるＧａＡｓチャネル
の電子移動度に比べて、一桁程度小さな値になる。
ように、チャネル層として一般に用いられるＧａＮの電
子移動度は、キャリア濃度が１×１０18ｃｍ-3の場合に
約２００ｃｍ2/Ｖs、キャリア濃度が１×１０17ｃｍ-3
の場合に約４００ｃｍ2/Ｖsであり、ＳｉＣなどの他の
ワイドバンドギャップ材料に比べて電子移動度が一桁程
度大きい。もっとも、このＧａＮチャネルの電子移動度
は、ＧａＡｓ系ＨＦＥＴで用いられるＧａＡｓチャネル
の電子移動度に比べて、一桁程度小さな値になる。
【０００７】また、前記ＧａＡｓ系ＨＦＥＴでは、特開
昭６３‐１６１６７８号公報に記載されているように、
チャネルの材料として、より電子移動度の大きなＩｎＧ
ａＡｓ混晶をＡｌＧａＡｓ/ＧａＡｓ界面に挿入するこ
とも行われており、窒化物系半導体装置にも同様な手法
を用いることができると考えられた。
昭６３‐１６１６７８号公報に記載されているように、
チャネルの材料として、より電子移動度の大きなＩｎＧ
ａＡｓ混晶をＡｌＧａＡｓ/ＧａＡｓ界面に挿入するこ
とも行われており、窒化物系半導体装置にも同様な手法
を用いることができると考えられた。
【０００８】しかしながら、窒化物系III−Ｖ族半導体
装置においては、ＩｎＧａＮ混晶の結晶性あるいは平坦
性に問題があり、電子移動度が必ずしも大きくはならな
いので、ＧａＡｓ系ＨＦＥＴのＩｎＧａＡｓチャネル層
のような効果は期待できない。何故ならば、ＩｎＧａＮ
混晶の組成が場所によって不均一になるからである。
装置においては、ＩｎＧａＮ混晶の結晶性あるいは平坦
性に問題があり、電子移動度が必ずしも大きくはならな
いので、ＧａＡｓ系ＨＦＥＴのＩｎＧａＡｓチャネル層
のような効果は期待できない。何故ならば、ＩｎＧａＮ
混晶の組成が場所によって不均一になるからである。
【０００９】しかしながら、均一な組成分布を有するＩ
ｎＧａＮ混晶が得られたならば、ＧａＮチャネルより
も、電子移動度を向上させることができると考えられ
る。
ｎＧａＮ混晶が得られたならば、ＧａＮチャネルより
も、電子移動度を向上させることができると考えられ
る。
【００１０】そこで、この発明の目的は、組成分布の均
一なＩｎＧａＮ混晶を備え、チャネル電子移動度の大き
な窒化物系III‐Ｖ族化合物半導体装置を提供すること
にある。
一なＩｎＧａＮ混晶を備え、チャネル電子移動度の大き
な窒化物系III‐Ｖ族化合物半導体装置を提供すること
にある。
【００１１】
【課題を解決するための手段】発明者らが鋭意研究を重
ねた結果、上記目的を達成するためには、以下に記載す
る構造が有効であることが分かった。
ねた結果、上記目的を達成するためには、以下に記載す
る構造が有効であることが分かった。
【００１２】すなわち、請求項１の発明の窒化物系III
‐Ｖ族化合物半導体装置は、ＩｎＧａＮからなるＩｎＧ
ａＮチャネル層が、ＧａＮおよびＩｎＮで構成されたＧ
ａＮ/ＩｎＮ多層膜の上に形成されていることを特徴と
している。
‐Ｖ族化合物半導体装置は、ＩｎＧａＮからなるＩｎＧ
ａＮチャネル層が、ＧａＮおよびＩｎＮで構成されたＧ
ａＮ/ＩｎＮ多層膜の上に形成されていることを特徴と
している。
【００１３】この請求項１の発明では、上記ＩｎＧａＮ
チャネル層を上記ＧａＮ/ＩｎＮ多層膜の上に形成した
から、組成分布が均一なＩｎＧａＮチャネル層を形成で
きる。その結果、従来よりも大きな電子移動度を有する
ＨＦＥＴを実現できる。
チャネル層を上記ＧａＮ/ＩｎＮ多層膜の上に形成した
から、組成分布が均一なＩｎＧａＮチャネル層を形成で
きる。その結果、従来よりも大きな電子移動度を有する
ＨＦＥＴを実現できる。
【００１４】ＩｎＧａＮ膜を、ＧａＮおよびＩｎＮから
なる多層膜の上に成長することによって、歪のエネルギ
ーを低減でき、したがって、ＩｎＧａＮ膜の組成分布を
均一化でき、ＧａＮよりも移動度の大きいＩｎＧａＮ膜
を成長できるのである。
なる多層膜の上に成長することによって、歪のエネルギ
ーを低減でき、したがって、ＩｎＧａＮ膜の組成分布を
均一化でき、ＧａＮよりも移動度の大きいＩｎＧａＮ膜
を成長できるのである。
【００１５】なお、ＧａＮ上に、直接ＩｎＧａＮ膜を成
長させると、歪のエネルギーによってＩｎＧａＮ膜の組
成分布が均一にならず、ＧａＮよりも移動度が低下す
る。
長させると、歪のエネルギーによってＩｎＧａＮ膜の組
成分布が均一にならず、ＧａＮよりも移動度が低下す
る。
【００１６】また、請求項２の発明は、請求項１に記載
の窒化物系III−Ｖ族化合物半導体装置において、上記
ＧａＮ/ＩｎＮ多層膜が、２対以上のＧａＮ/ＩｎＮ構造
からなることを特徴としている。
の窒化物系III−Ｖ族化合物半導体装置において、上記
ＧａＮ/ＩｎＮ多層膜が、２対以上のＧａＮ/ＩｎＮ構造
からなることを特徴としている。
【００１７】この請求項２の発明では、ＧａＮ/ＩｎＮ
多層膜を、２対以上のＧａＮ/ＩｎＮ構造で構成したか
ら、歪のエネルギーをより低減でき、ＩｎＧａＮチャネ
ル層の組成分布をより一層均一化でき、電子移動度のよ
り大きなＨＦＥＴを実現できる。
多層膜を、２対以上のＧａＮ/ＩｎＮ構造で構成したか
ら、歪のエネルギーをより低減でき、ＩｎＧａＮチャネ
ル層の組成分布をより一層均一化でき、電子移動度のよ
り大きなＨＦＥＴを実現できる。
【００１８】また、請求項３の発明は、請求項１または
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記ＧａＮ/ＩｎＮ多層膜は、その平均面内格子定
数が、上記ＩｎＧａＮチャネル層の面内格子定数と同じ
になるように、ＧａＮとＩｎＮの層厚比が設定されてい
ることを特徴としている。
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記ＧａＮ/ＩｎＮ多層膜は、その平均面内格子定
数が、上記ＩｎＧａＮチャネル層の面内格子定数と同じ
になるように、ＧａＮとＩｎＮの層厚比が設定されてい
ることを特徴としている。
【００１９】この請求項３の発明では、ＧａＮ/ＩｎＮ
多層膜の平均面内格子定数が、ＩｎＧａＮチャネル層の
面内格子定数と同じになるように、ＧａＮとＩｎＮの層
厚比が設定されているから、歪のエネルギーを最小にす
ることが可能になり、より好ましい。
多層膜の平均面内格子定数が、ＩｎＧａＮチャネル層の
面内格子定数と同じになるように、ＧａＮとＩｎＮの層
厚比が設定されているから、歪のエネルギーを最小にす
ることが可能になり、より好ましい。
【００２０】より具体的には、ＧａＮ,ＩｎＮ,ＩｎＧａ
Ｎの面内格子定数を、ａGaN，ａInN，ａInGaNとした場
合、ａInGaN＝ａGaN[１＋ｆＧInNｈInN/(ＧGaNｈGaN ＋
ＧInNｈInN)］＝ａInN[１−ｆＧGaNｈGaN/(ＧGaNｈGaN
＋ＧInNｈInN)］となるように、ＧａＮ,ＩｎＮの層厚を
決める(ここで、ｆは格子不整、ｈは層厚、Ｇは(剪断弾
性係数(shear moduli))である)。
Ｎの面内格子定数を、ａGaN，ａInN，ａInGaNとした場
合、ａInGaN＝ａGaN[１＋ｆＧInNｈInN/(ＧGaNｈGaN ＋
ＧInNｈInN)］＝ａInN[１−ｆＧGaNｈGaN/(ＧGaNｈGaN
＋ＧInNｈInN)］となるように、ＧａＮ,ＩｎＮの層厚を
決める(ここで、ｆは格子不整、ｈは層厚、Ｇは(剪断弾
性係数(shear moduli))である)。
【００２１】また、請求項４の発明の窒化物系III-Ｖ族
化合物半導体装置は、ＩｎＧａＮからなるＩｎＧａＮチ
ャネル層が、ＡｌＮおよびＩｎＮで構成されたＡｌＮ/
ＩｎＮ多層膜の上に形成されていることを特徴としてい
る。
化合物半導体装置は、ＩｎＧａＮからなるＩｎＧａＮチ
ャネル層が、ＡｌＮおよびＩｎＮで構成されたＡｌＮ/
ＩｎＮ多層膜の上に形成されていることを特徴としてい
る。
【００２２】この請求項４の発明では、ＩｎＧａＮチャ
ネル層が、ＡｌＮ/ＩｎＮ多層膜の上に形成されている
から、組成分布が均一なＩｎＧａＮ層を形成することが
でき、その結果、より大きな移動度を有するＨＦＥＴを
実現できる。
ネル層が、ＡｌＮ/ＩｎＮ多層膜の上に形成されている
から、組成分布が均一なＩｎＧａＮ層を形成することが
でき、その結果、より大きな移動度を有するＨＦＥＴを
実現できる。
【００２３】ＡｌＮ/ＩｎＮ多層膜の上に、ＩｎＧａＮ
チャネル層を成長することによって、歪のエネルギーを
低減でき、ＩｎＧａＮチャネル層の組成分布を均一化で
き、ＧａＮよりも移動度の大きいＩｎＧａＮチャネル層
を形成できるのである。
チャネル層を成長することによって、歪のエネルギーを
低減でき、ＩｎＧａＮチャネル層の組成分布を均一化で
き、ＧａＮよりも移動度の大きいＩｎＧａＮチャネル層
を形成できるのである。
【００２４】なお、ＡｌＮ上に、直接ＩｎＧａＮを成長
した場合には、歪のエネルギーによってＩｎＧａＮ膜の
組成分布が均一にならず、ＧａＮよりも移動度が低下す
る。
した場合には、歪のエネルギーによってＩｎＧａＮ膜の
組成分布が均一にならず、ＧａＮよりも移動度が低下す
る。
【００２５】また、請求項５の発明は、請求項４に記載
の窒化物系III‐Ｖ族化合物半導体装置において、上記
ＡｌＮ/ＩｎＮ多層膜が、２対以上のＡｌＮ/ＩｎＮ構造
からなることを特徴としている。
の窒化物系III‐Ｖ族化合物半導体装置において、上記
ＡｌＮ/ＩｎＮ多層膜が、２対以上のＡｌＮ/ＩｎＮ構造
からなることを特徴としている。
【００２６】この請求項５の発明では、ＡｌＮ/ＩｎＮ
多層膜が、２対以上のＡｌＮ/ＩｎＮ構造で構成されて
いるから、歪のエネルギーをより低減でき、ＩｎＧａＮ
チャネル層の組成分布をより一層均一化でき、電子移動
度のより大きなＨＦＥＴを実現できる。
多層膜が、２対以上のＡｌＮ/ＩｎＮ構造で構成されて
いるから、歪のエネルギーをより低減でき、ＩｎＧａＮ
チャネル層の組成分布をより一層均一化でき、電子移動
度のより大きなＨＦＥＴを実現できる。
【００２７】また、請求項６の発明は、請求項４または
５に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記ＡｌＮ/ＩｎＮ多層膜は、その平均面内格子定
数が、上記ＩｎＧａＮチャネル層の面内格子定数と同じ
になるように、ＡｌＮとＩｎＮの層厚比が設定されてい
ることを特徴としている。
５に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記ＡｌＮ/ＩｎＮ多層膜は、その平均面内格子定
数が、上記ＩｎＧａＮチャネル層の面内格子定数と同じ
になるように、ＡｌＮとＩｎＮの層厚比が設定されてい
ることを特徴としている。
【００２８】この請求項６の発明では、ＡｌＮ/ＩｎＮ
多層膜の平均面内格子定数が、ＩｎＧａＮチャネル層の
面内格子定数と同じになるように、ＡｌＮとＩｎＮの層
厚比を設定したので、歪のエネルギーを最小にすること
が可能となり、より好ましい。
多層膜の平均面内格子定数が、ＩｎＧａＮチャネル層の
面内格子定数と同じになるように、ＡｌＮとＩｎＮの層
厚比を設定したので、歪のエネルギーを最小にすること
が可能となり、より好ましい。
【００２９】具体的には、ＡｌＮ,ＩｎＮ,ＩｎＧａＮの
面内格子定数を、ａAlN ,ａInN ,ａ InGaN とした場合、 ａInGaN＝ａAlN [１＋ｆＧInN ｈInN/(ＧAlNｈAlN ＋Ｇ
InNｈInN)］ ＝ａInN［１−ｆＧAlN /(ＧAlNｈAlN＋ＧInNｈInN)］ となるように、ＡｌＮ,ＩｎＮの層厚が決められている
(ここで、ｆは格子不整、ｈは層厚、Ｇは(shear ｍodul
i)である)。
面内格子定数を、ａAlN ,ａInN ,ａ InGaN とした場合、 ａInGaN＝ａAlN [１＋ｆＧInN ｈInN/(ＧAlNｈAlN ＋Ｇ
InNｈInN)］ ＝ａInN［１−ｆＧAlN /(ＧAlNｈAlN＋ＧInNｈInN)］ となるように、ＡｌＮ,ＩｎＮの層厚が決められている
(ここで、ｆは格子不整、ｈは層厚、Ｇは(shear ｍodul
i)である)。
【００３０】また、請求項７の発明は、ＩｎＧａＮから
なるＩｎＧａＮチャネル層と、バルクのＧａＮあるいは
ラテラル成長によるＧａＮ厚膜を材料として用いたＧａ
Ｎ基板を備えたことを特徴としている。
なるＩｎＧａＮチャネル層と、バルクのＧａＮあるいは
ラテラル成長によるＧａＮ厚膜を材料として用いたＧａ
Ｎ基板を備えたことを特徴としている。
【００３１】この請求項７の発明では、基板材料として
バルクのＧａＮあるいはラテラル成長によるＧａＮ厚膜
を用いたので、上に述べた効果がさらに大きくなる。
バルクのＧａＮあるいはラテラル成長によるＧａＮ厚膜
を用いたので、上に述べた効果がさらに大きくなる。
【００３２】その理由は、バルクあるいは厚膜の上に、
ＩｎＧａＮ膜を成長させた場合には、サファイア基板な
どの上にＩｎＧａＮ膜を成長した時に比べて、ＩｎＧａ
Ｎ膜がより理想的な無歪の状態に近づいて、組成分布の
不均一さがさらに小さくなるからである。
ＩｎＧａＮ膜を成長させた場合には、サファイア基板な
どの上にＩｎＧａＮ膜を成長した時に比べて、ＩｎＧａ
Ｎ膜がより理想的な無歪の状態に近づいて、組成分布の
不均一さがさらに小さくなるからである。
【００３３】また、請求項８の発明は、ＩｎＧａＮから
なるＩｎＧａＮチャネル層が、Ａｌ xＧａyＩｎ1-x-yＮ
(０≦ｘ≦１,０≦ｙ≦１)膜の上に形成されたサーフィ
スリアクタント層の上に形成されていることを特徴とし
ている。
なるＩｎＧａＮチャネル層が、Ａｌ xＧａyＩｎ1-x-yＮ
(０≦ｘ≦１,０≦ｙ≦１)膜の上に形成されたサーフィ
スリアクタント層の上に形成されていることを特徴とし
ている。
【００３４】この請求項８の発明では、ＩｎＧａＮチャ
ネル層がＡｌxＧａyＩｎ1-x-y(０≦ｘ≦１，０≦ｙ≦
１)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とＩｎＧａＮチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、３次元的な膜の成長を２次元的な膜の成
長に変えることが可能となり、ＩｎＧａＮチャネル層の
組成分布をより均一化できる。
ネル層がＡｌxＧａyＩｎ1-x-y(０≦ｘ≦１，０≦ｙ≦
１)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とＩｎＧａＮチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、３次元的な膜の成長を２次元的な膜の成
長に変えることが可能となり、ＩｎＧａＮチャネル層の
組成分布をより均一化できる。
【００３５】また、請求項９の発明は、請求項８に記載
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
【００３６】この請求項９の発明では、サーフィスリア
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
【００３７】なお、サーフィスリアクタント層をＳｉ,
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
【００３８】また、請求項１０の発明は、請求項８また
は９に記載の窒化物系lII‐Ｖ族化合物半導体装置にお
いて、上記サーフィスリアクタント層の表面被覆率が１
以下であることを特徴としている。
は９に記載の窒化物系lII‐Ｖ族化合物半導体装置にお
いて、上記サーフィスリアクタント層の表面被覆率が１
以下であることを特徴としている。
【００３９】この請求項１０の発明では、上記サーフィ
スリアクタント層の表面被覆率が１以下であるから、そ
の上に成長されるＩｎＧａＮチャネル層の結晶性を劣化
させることがない。
スリアクタント層の表面被覆率が１以下であるから、そ
の上に成長されるＩｎＧａＮチャネル層の結晶性を劣化
させることがない。
【００４０】なお、サーフィスリアクタント層の表面被
覆率が１を超えると、その上に成長されるＩｎＧａＮチ
ャネル層の結晶性が劣化する。なお、サーフィスリアク
タント層とは、結晶の表面エネルギーを変化させるため
に挿入される層のことである。
覆率が１を超えると、その上に成長されるＩｎＧａＮチ
ャネル層の結晶性が劣化する。なお、サーフィスリアク
タント層とは、結晶の表面エネルギーを変化させるため
に挿入される層のことである。
【００４１】この発明では、ＩｎＧａＮをチャネル材料
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
【００４２】このようにして、組成分布の無いＧａＮよ
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
【００４３】
【発明の実施の形態】以下、この発明を図示の実施の形
態に基づいて詳細に説明する。
態に基づいて詳細に説明する。
【００４４】〔第１の実施の形態〕図１に、この発明の
第１の実施の形態である窒化物系ＨＦＥＴの概要を表す
断面を示す。
第１の実施の形態である窒化物系ＨＦＥＴの概要を表す
断面を示す。
【００４５】この窒化物系ＨＦＥＴは、(０００１)サフ
ァイア基板１１、膜厚２０ｎｍの低温成長ＡｌＮバッフ
ァ層１２、キャリア濃度５×１０16ｃｍ-3,膜厚２μｍ
のアンドープＧａＮバッファ層１３、膜厚２０ｎｍ/２
０ｎｍ,５周期のアンドープＧａＮ/ＩｎＮ多層膜１４が
順次積層されている。さらに、このアンドープＧａＮ/
ＩｎＮ多層膜１４の上に、キャリア濃度４×１０17ｃｍ
-3,膜厚１０ｎｍのＩｎ0 .2Ｇａ0.8Ｎチャネル層１５、
キャリア濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンド
ープＧａＮスペーサ層１６、キャリア濃度２×１０18ｃ
ｍ-3,膜厚３０ｎｍのｎ型ＧａＮドナー層１７、Ｐｔ/Ａ
ｕゲート電極１８、Ｔｉ/Ａｌソース/ドレイン電極１９
が順次積層されている。なお、５０は２次元電子ガスで
ある。
ァイア基板１１、膜厚２０ｎｍの低温成長ＡｌＮバッフ
ァ層１２、キャリア濃度５×１０16ｃｍ-3,膜厚２μｍ
のアンドープＧａＮバッファ層１３、膜厚２０ｎｍ/２
０ｎｍ,５周期のアンドープＧａＮ/ＩｎＮ多層膜１４が
順次積層されている。さらに、このアンドープＧａＮ/
ＩｎＮ多層膜１４の上に、キャリア濃度４×１０17ｃｍ
-3,膜厚１０ｎｍのＩｎ0 .2Ｇａ0.8Ｎチャネル層１５、
キャリア濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンド
ープＧａＮスペーサ層１６、キャリア濃度２×１０18ｃ
ｍ-3,膜厚３０ｎｍのｎ型ＧａＮドナー層１７、Ｐｔ/Ａ
ｕゲート電極１８、Ｔｉ/Ａｌソース/ドレイン電極１９
が順次積層されている。なお、５０は２次元電子ガスで
ある。
【００４６】このような層構造を形成するための結晶成
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この実施形態では、結晶成長方法として
ＭＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセスは、以
下の通りである。
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この実施形態では、結晶成長方法として
ＭＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセスは、以
下の通りである。
【００４７】まず、水素雰囲気中で、基板１１の温度を
１１００℃にして、基板クリーニングを１０分間だけ行
う。次に、基板１１の温度を５５０℃に設定し、低温バ
ッファ層１２を成長させた。その後、基板１１の温度を
１０００℃に設定し、ＧａＮバッファ層１３を成長させ
た。その後、７００℃でＧａＮ/ＩｎＮ多層膜１４を成
長させ、引き続き、基板温度７００℃でＩｎＧａＮチャ
ネル層１５を成長させた。その上のＧａＮスペーサ層１
６,ＧａＮドナー層１７は、基板温度を１０００℃まで
上げながら成長させた。
１１００℃にして、基板クリーニングを１０分間だけ行
う。次に、基板１１の温度を５５０℃に設定し、低温バ
ッファ層１２を成長させた。その後、基板１１の温度を
１０００℃に設定し、ＧａＮバッファ層１３を成長させ
た。その後、７００℃でＧａＮ/ＩｎＮ多層膜１４を成
長させ、引き続き、基板温度７００℃でＩｎＧａＮチャ
ネル層１５を成長させた。その上のＧａＮスペーサ層１
６,ＧａＮドナー層１７は、基板温度を１０００℃まで
上げながら成長させた。
【００４８】この実施形態の窒化物系ＨＦＥＴと同一の
膜構造について、ホール測定を行った結果、室温におけ
る移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)にお
ける移動度１２００ｃｍ2/Ｖsを確認した。
膜構造について、ホール測定を行った結果、室温におけ
る移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)にお
ける移動度１２００ｃｍ2/Ｖsを確認した。
【００４９】この実施形態では、ゲート長さを１μｍ,
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５０ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１００ｍＳ/ｍ
ｍを得た。
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５０ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１００ｍＳ/ｍ
ｍを得た。
【００５０】一方、ＩｎＧａＮチャネル層１５に換え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax ＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
実施形態で採用したＩｎＧａＮチャネル層１５の効果を
確認できた。また、この実施形態では、最大動作温度は
３００℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax ＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
実施形態で採用したＩｎＧａＮチャネル層１５の効果を
確認できた。また、この実施形態では、最大動作温度は
３００℃であった。
【００５１】アンドープＩｎＧａＮチャネル層１５のキ
ャリア濃度と電子移動度は、それぞれ、４×１０17ｃｍ
-3と６００ｃｍ2/Ｖsとなっており、その電子移動度
は、ＧａＮチャネル層の約１.５倍となっていた。この
大きな移動度が、ＨＦＥＴの特性を大きく改善する原因
となっていると考えられる。
ャリア濃度と電子移動度は、それぞれ、４×１０17ｃｍ
-3と６００ｃｍ2/Ｖsとなっており、その電子移動度
は、ＧａＮチャネル層の約１.５倍となっていた。この
大きな移動度が、ＨＦＥＴの特性を大きく改善する原因
となっていると考えられる。
【００５２】また、この実施形態のように、ＧａＮ/Ｉ
ｎＮ多層膜１４の上に成長させたＩｎＧａＮチャネル層
１５の移動度と、比較例としてＧａＮバッファ層１３の
上に直接成長したＩｎＧａＮチャネル層の移動度とを比
較した。その結果、この実施形態のＧａＮ/ＩｎＮ多層
膜１４上のＩｎＧａＮチャネル層１５の移動度は、上記
比較例のＧａＮ層直上のＩｎＧａＮチャネル層の移動度
の２倍であった。これは、多層構造のＧａＮ/ＩｎＮ層
１４を採用したことによって、基板１１の界面からの転
位が減少し、その結果、より組成分布の不均一が少ない
ＩｎＧａＮチャネル層１５を作製できたからであると考
えられる。
ｎＮ多層膜１４の上に成長させたＩｎＧａＮチャネル層
１５の移動度と、比較例としてＧａＮバッファ層１３の
上に直接成長したＩｎＧａＮチャネル層の移動度とを比
較した。その結果、この実施形態のＧａＮ/ＩｎＮ多層
膜１４上のＩｎＧａＮチャネル層１５の移動度は、上記
比較例のＧａＮ層直上のＩｎＧａＮチャネル層の移動度
の２倍であった。これは、多層構造のＧａＮ/ＩｎＮ層
１４を採用したことによって、基板１１の界面からの転
位が減少し、その結果、より組成分布の不均一が少ない
ＩｎＧａＮチャネル層１５を作製できたからであると考
えられる。
【００５３】〔第２の実施の形態〕次に、この発明の第
２の実施の形態の窒化物系ＨＦＥＴを説明する。この第
２実施形態は、図１に示すＧａＮ/ＩｎＮ多層膜１４の
面内格子定数とＩｎＧａＮチャネル層１５の面内格子定
数とが一致するように、ＧａＮ/ＩｎＮ多層膜１４のＧ
ａＮ層,ＩｎＮ層の層厚を設定した点だけが、前述の第
１の実施形態と異なっている。
２の実施の形態の窒化物系ＨＦＥＴを説明する。この第
２実施形態は、図１に示すＧａＮ/ＩｎＮ多層膜１４の
面内格子定数とＩｎＧａＮチャネル層１５の面内格子定
数とが一致するように、ＧａＮ/ＩｎＮ多層膜１４のＧ
ａＮ層,ＩｎＮ層の層厚を設定した点だけが、前述の第
１の実施形態と異なっている。
【００５４】この実施形態のような層構造を形成するた
めの結晶成長方法としては、ＭＯＶＰＥ法，ＭＢＥ法な
どを用いることができる。この第２実施形態では、結晶
成長方法としてＭＯＶＰＥ法を用いた。
めの結晶成長方法としては、ＭＯＶＰＥ法，ＭＢＥ法な
どを用いることができる。この第２実施形態では、結晶
成長方法としてＭＯＶＰＥ法を用いた。
【００５５】この第２実施形態と同一の膜構造を用いて
ホール測定を行った結果、室温における移動度８５０ｃ
ｍ2/Ｖｓおよび７７Ｋ(絶対温度)における移動度１２５
０ｃｍ2/Ｖｓを確認した。
ホール測定を行った結果、室温における移動度８５０ｃ
ｍ2/Ｖｓおよび７７Ｋ(絶対温度)における移動度１２５
０ｃｍ2/Ｖｓを確認した。
【００５６】この実施形態では、ゲート長さを１μｍ,
ソースドレイン間距離を５μｍのＨＦＥＴを作製し、そ
の特性を評価した結果、室温において、最大発振周波数
ｆmax＝２０ＧＨｚ、トランスコンダクタンスｇm＝１６
０ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ
/ｍｍであった。
ソースドレイン間距離を５μｍのＨＦＥＴを作製し、そ
の特性を評価した結果、室温において、最大発振周波数
ｆmax＝２０ＧＨｚ、トランスコンダクタンスｇm＝１６
０ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ
/ｍｍであった。
【００５７】一方、ＩｎＧａＮチャネル層１５に換え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇｍ＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。したがって、こ
の実施形態で採用したＩｎＧａＮチャネル層１５の効果
を確認できた。また、この実施形態では、最大動作温度
は３００℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇｍ＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。したがって、こ
の実施形態で採用したＩｎＧａＮチャネル層１５の効果
を確認できた。また、この実施形態では、最大動作温度
は３００℃であった。
【００５８】この第２実施形態においては、ＧａＮ/Ｉ
ｎＮ多層膜１４の面内格子定数が、ＩｎＧａＮチャネル
層１５の面内格子定数と一致するように、ＧａＮ/Ｉｎ
Ｎ多層膜１４におけるＧａＮとＩｎＮの層厚を設定し
た。チャネル層１５と多層膜１４の面内格子定数を一致
させたことによって、ＩｎＧａＮチャネル層１５内に存
在する歪を小さくすることができる。したがって、上記
歪によって引き起こされる組成分布の不均一さを抑える
ことができ、より均質な移動度の高いＩｎＧａＮチャネ
ル層１５を得ることができる。その結果、この第２実施
形態では、第１実施形態よりもさらに特性を改善でき
た。
ｎＮ多層膜１４の面内格子定数が、ＩｎＧａＮチャネル
層１５の面内格子定数と一致するように、ＧａＮ/Ｉｎ
Ｎ多層膜１４におけるＧａＮとＩｎＮの層厚を設定し
た。チャネル層１５と多層膜１４の面内格子定数を一致
させたことによって、ＩｎＧａＮチャネル層１５内に存
在する歪を小さくすることができる。したがって、上記
歪によって引き起こされる組成分布の不均一さを抑える
ことができ、より均質な移動度の高いＩｎＧａＮチャネ
ル層１５を得ることができる。その結果、この第２実施
形態では、第１実施形態よりもさらに特性を改善でき
た。
【００５９】〔第３の実施の形態〕次に、図２に、この
発明の第３の実施の形態である窒化物系ＨＦＥＴの概要
を表す断面を示す。
発明の第３の実施の形態である窒化物系ＨＦＥＴの概要
を表す断面を示す。
【００６０】この第３実施形態の窒化物系ＨＦＥＴは、
(０００１)サファイア基板２１、膜厚２０ｎｍの低温成
長ＧａＮバッファ層２２、キャリア濃度５×１０16ｃｍ
-3,膜厚２μｍのアンドープＧａＮバッファ層２３、膜
厚２０ｎｍ/２０ｎｍ,５周期のアンドープＡｌＮ/Ｉｎ
Ｎ層２４が順次積層されている。
(０００１)サファイア基板２１、膜厚２０ｎｍの低温成
長ＧａＮバッファ層２２、キャリア濃度５×１０16ｃｍ
-3,膜厚２μｍのアンドープＧａＮバッファ層２３、膜
厚２０ｎｍ/２０ｎｍ,５周期のアンドープＡｌＮ/Ｉｎ
Ｎ層２４が順次積層されている。
【００６１】さらに、このアンドープＡｌＮ/ＩｎＮ多
層膜２４の上に、キャリア濃度４×１０17ｃｍ-3,膜厚
１０ｎｍのＩｎ0.2Ｇａ0.8Ｎチャネル層２５、キャリア
濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンドープＧａ
Ｎスペーサ層２６、キャリア濃度２×１０18ｃｍ-3,膜
厚３０ｎｍのｎ型ＧａＮドナー層２７、Ｐｔ/Ａｕゲー
ト電極２８、Ｔｉ/Ａｌソース/ドレイン電極２９が順次
積層されている。
層膜２４の上に、キャリア濃度４×１０17ｃｍ-3,膜厚
１０ｎｍのＩｎ0.2Ｇａ0.8Ｎチャネル層２５、キャリア
濃度５×１０16ｃｍ-3,膜厚１０ｎｍのアンドープＧａ
Ｎスペーサ層２６、キャリア濃度２×１０18ｃｍ-3,膜
厚３０ｎｍのｎ型ＧａＮドナー層２７、Ｐｔ/Ａｕゲー
ト電極２８、Ｔｉ/Ａｌソース/ドレイン電極２９が順次
積層されている。
【００６２】このような層構造を形成するための結晶成
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第３実施形態では、結晶成長方法と
してＭＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセス
は、以下の通りである。
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第３実施形態では、結晶成長方法と
してＭＯＶＰＥ法を用いた。ＭＯＶＰＥ法のプロセス
は、以下の通りである。
【００６３】まず、水素雰囲気中で基板２１の温度を１
１００℃にして、基板クリーニングを１０分間行った。
次に、基板２１の温度を５５０℃に設定し、低温バッフ
ァ層２２を成長した。その後、基板２１の温度を１００
０℃に設定し、ＧａＮバッファ層２３を成長させた。そ
の後、７００℃でＡｌＮ/ＩｎＮ多層膜２４を成長さ
せ、引き続き、基板温度７００℃でＩｎＧａＮ層２５を
成長させた。その上のＧａＮスペーサ層２６の成長は基
板温度を１０００℃まで上げながら行った。
１００℃にして、基板クリーニングを１０分間行った。
次に、基板２１の温度を５５０℃に設定し、低温バッフ
ァ層２２を成長した。その後、基板２１の温度を１００
０℃に設定し、ＧａＮバッファ層２３を成長させた。そ
の後、７００℃でＡｌＮ/ＩｎＮ多層膜２４を成長さ
せ、引き続き、基板温度７００℃でＩｎＧａＮ層２５を
成長させた。その上のＧａＮスペーサ層２６の成長は基
板温度を１０００℃まで上げながら行った。
【００６４】この実施形態の窒化物系ＨＦＥＴと同一の
膜構造について、ホール測定を行った結果、室温におけ
る移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)にお
ける移動度１２５０ｃｍ2/Ｖｓを確認した。
膜構造について、ホール測定を行った結果、室温におけ
る移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)にお
ける移動度１２５０ｃｍ2/Ｖｓを確認した。
【００６５】この実施形態では、ゲート長さを１μｍ，
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
【００６６】一方、ＩｎＧａＮチャネル層２５に換え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
第３実施形態で採用したＩｎＧａＮチャネル層２５の効
果を確認できた。また、この第３実施形態では、最大動
作温度は３５０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
第３実施形態で採用したＩｎＧａＮチャネル層２５の効
果を確認できた。また、この第３実施形態では、最大動
作温度は３５０℃であった。
【００６７】また、この実施形態のように、ＡｌＮ/Ｉ
ｎＮ多層膜２４の上に成長したＩｎＧａＮチャネル層２
５の移動度と、比較例としてＧａＮバッファ層２３の上
に直接に成長させたＩｎＧａＮチャネル層の移動度とを
比較した。その結果、この実施形態のＡｌＮ/ＩｎＮ多
層膜２４上のＩｎＧａＮチャネル層２５の移動度は、上
記比較例のＧａＮバッファ層２３上に直接成長させたＩ
ｎＧａＮチャネル層の移動度の１．７倍であった。これ
は、多層構造のＡｌＮ/ＩｎＮ多層膜２４を採用したこ
とによって、基板２１の界面からの転位が減少し、その
結果、組成分布の不均一がより少ないＩｎＧａＮチャネ
ル層２５を作製できたからであると考えられる。
ｎＮ多層膜２４の上に成長したＩｎＧａＮチャネル層２
５の移動度と、比較例としてＧａＮバッファ層２３の上
に直接に成長させたＩｎＧａＮチャネル層の移動度とを
比較した。その結果、この実施形態のＡｌＮ/ＩｎＮ多
層膜２４上のＩｎＧａＮチャネル層２５の移動度は、上
記比較例のＧａＮバッファ層２３上に直接成長させたＩ
ｎＧａＮチャネル層の移動度の１．７倍であった。これ
は、多層構造のＡｌＮ/ＩｎＮ多層膜２４を採用したこ
とによって、基板２１の界面からの転位が減少し、その
結果、組成分布の不均一がより少ないＩｎＧａＮチャネ
ル層２５を作製できたからであると考えられる。
【００６８】また、この第３実施形態では、前記第１,
第２実施形態が有したＧａＮ/ＩｎＮ多層膜１４のＧａ
ＮをＡｌＮに換えて、ＡｌＮ/ＩｎＮ多層膜２４を採用
したから、ＩｎＧａＮチャネル層２５とその下側の層２
３,２２との電気的絶縁性をさらに高めることができ
る。したがって、このＡｌＮ/ＩｎＮ多層膜２４を採用
した第３実施形態によれば、ＧａＮ/ＩｎＮ多層膜１４
を採用した第１,第２実施形態に比べて、ＩｎＧａＮチ
ャネル層２５の移動度を、より一層大きくすることがで
きた。
第２実施形態が有したＧａＮ/ＩｎＮ多層膜１４のＧａ
ＮをＡｌＮに換えて、ＡｌＮ/ＩｎＮ多層膜２４を採用
したから、ＩｎＧａＮチャネル層２５とその下側の層２
３,２２との電気的絶縁性をさらに高めることができ
る。したがって、このＡｌＮ/ＩｎＮ多層膜２４を採用
した第３実施形態によれば、ＧａＮ/ＩｎＮ多層膜１４
を採用した第１,第２実施形態に比べて、ＩｎＧａＮチ
ャネル層２５の移動度を、より一層大きくすることがで
きた。
【００６９】〔第４の実施の形態〕次に、この発明の第
４実施形態の窒化物系ＨＦＥＴを説明する。この第２実
施形態は、図２に示すＡｌＮ/ＩｎＮ多層膜２４の面内
格子定数とＩｎＧａＮチャネル層２５の面内格子定数と
が一致するように、ＡｌＮ/ＩｎＮ多層膜２４のＡｌＮ
層,ＩｎＮ層の層厚を設定した点だけが、前述の第３実
施形態と異なっている。
４実施形態の窒化物系ＨＦＥＴを説明する。この第２実
施形態は、図２に示すＡｌＮ/ＩｎＮ多層膜２４の面内
格子定数とＩｎＧａＮチャネル層２５の面内格子定数と
が一致するように、ＡｌＮ/ＩｎＮ多層膜２４のＡｌＮ
層,ＩｎＮ層の層厚を設定した点だけが、前述の第３実
施形態と異なっている。
【００７０】このような層構造を形成するための結晶成
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第４実施形態では、結晶成長方法と
してＭＯＶＰＥ法を用いた。
長方法としては、ＭＯＶＰＥ法，ＭＢＥ法などを用いる
ことができる。この第４実施形態では、結晶成長方法と
してＭＯＶＰＥ法を用いた。
【００７１】この第４実施形態と同一の膜構造を用いて
ホール測定を行った結果、室温における移動度９５０ｃ
ｍ2/Ｖsおよび７７Ｋ(絶対温度)における移動度１４０
０ｃｍ2/Ｖｓを確認した。
ホール測定を行った結果、室温における移動度９５０ｃ
ｍ2/Ｖsおよび７７Ｋ(絶対温度)における移動度１４０
０ｃｍ2/Ｖｓを確認した。
【００７２】この第４実施形態では、ゲート長さを１μ
ｍ、ソースドレイン間距離を５μｍのＨＦＥＴを作製
し、その特性を評価した結果、室温において、最大発振
周波数ｆmax＝２１ＧＨｚ、トランスコンダクタンスｇm
＝１７０ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１３
０ｍＳ/ｍｍであった。
ｍ、ソースドレイン間距離を５μｍのＨＦＥＴを作製
し、その特性を評価した結果、室温において、最大発振
周波数ｆmax＝２１ＧＨｚ、トランスコンダクタンスｇm
＝１７０ｍＳ/ｍｍ、温度２５０℃において、ｇm＝１３
０ｍＳ/ｍｍであった。
【００７３】一方、ＩｎＧａＮチャネル層２５に替え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
実施形態で採用したＩｎＧａＮチャネル層２５の効果を
確認できた。また、この実施形態では、最大動作温度
は、３８０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
実施形態で採用したＩｎＧａＮチャネル層２５の効果を
確認できた。また、この実施形態では、最大動作温度
は、３８０℃であった。
【００７４】この第４実施形態においては、ＡｌＮ/Ｉ
ｎＮ多層膜２４の面内格子定数が、ＩｎＧａＮチャネル
層２５の面内格子定数と一致するように、ＡｌＮ/Ｉｎ
Ｎ多層膜２４のＡｌＮとＩｎＮの層厚を決めた。上記面
内格子定数の一致によって、ＩｎＧａＮチャネル層２５
内に存在する歪を小さくし、歪によって引き起こされる
組成分布の不均一さを抑えることができ、より均質な移
動度の高いＩｎＧａＮチャネル層２５を得ることができ
る。さらに、この第４実施形態では、前記第３実施形態
と同様に、ＡｌＮ層を採用したＡｌＮ/ＩｎＮ多層膜２
４による絶縁効果を発揮できる。
ｎＮ多層膜２４の面内格子定数が、ＩｎＧａＮチャネル
層２５の面内格子定数と一致するように、ＡｌＮ/Ｉｎ
Ｎ多層膜２４のＡｌＮとＩｎＮの層厚を決めた。上記面
内格子定数の一致によって、ＩｎＧａＮチャネル層２５
内に存在する歪を小さくし、歪によって引き起こされる
組成分布の不均一さを抑えることができ、より均質な移
動度の高いＩｎＧａＮチャネル層２５を得ることができ
る。さらに、この第４実施形態では、前記第３実施形態
と同様に、ＡｌＮ層を採用したＡｌＮ/ＩｎＮ多層膜２
４による絶縁効果を発揮できる。
【００７５】〔第５の実施形態〕次に、図３に、この発
明の第５の実施形態である窒化物系ＨＦＥＴの概要を表
す断面を示す。
明の第５の実施形態である窒化物系ＨＦＥＴの概要を表
す断面を示す。
【００７６】この第５実施形態の窒化物系ＨＦＥＴは、
(０００１)ＧａＮ基板３１、キャリア濃度５×１０16ｃ
ｍ-3,膜厚２μｍのアンドープＧａＮバッファ層３２、
膜厚２０ｎｍのアンドープＡｌＮ障壁層３３、膜厚１５
ｎｍのアンドープＩｎＧａＮチャネル層３４が順次積層
されている。さらに、このアンドープＩｎＧａＮチャネ
ル層３４の上に、キャリア濃度５×１０17ｃｍ-3,膜厚
３０ｎｍのＳｉドープＧａＮキャップ層３５、Ｐｔ/Ａ
ｕゲート電極３６、Ｔｉ/Ａｌソース/ドレイン電極３７
が順次積層されている。
(０００１)ＧａＮ基板３１、キャリア濃度５×１０16ｃ
ｍ-3,膜厚２μｍのアンドープＧａＮバッファ層３２、
膜厚２０ｎｍのアンドープＡｌＮ障壁層３３、膜厚１５
ｎｍのアンドープＩｎＧａＮチャネル層３４が順次積層
されている。さらに、このアンドープＩｎＧａＮチャネ
ル層３４の上に、キャリア濃度５×１０17ｃｍ-3,膜厚
３０ｎｍのＳｉドープＧａＮキャップ層３５、Ｐｔ/Ａ
ｕゲート電極３６、Ｔｉ/Ａｌソース/ドレイン電極３７
が順次積層されている。
【００７７】このような膜構造の結晶成長方法として
は、第１実施形態と同様に、ＭＯＶＰＥ法，ＭＢＥ法な
どを用いることができる。
は、第１実施形態と同様に、ＭＯＶＰＥ法，ＭＢＥ法な
どを用いることができる。
【００７８】この第５実施形態の窒化物系ＨＦＥＴと同
一の膜構造について、ホール測定を行った結果、室温に
おける移動度９００ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)
における移動度１３００ｃｍ2/Ｖｓを確認した。
一の膜構造について、ホール測定を行った結果、室温に
おける移動度９００ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)
における移動度１３００ｃｍ2/Ｖｓを確認した。
【００７９】この実施形態では、ゲート長さを１μｍ,
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。一方、アンドープＩｎＧａＮチャネル層３
４に替えて、ＧａＮチャネル層を採用した場合には、室
温において、最大発振周波数ｆmax＝１５ＧＨｚ、トラ
ンスコンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００
℃において、ｇm＝８０ｍＳ/ｍｍであった。
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。一方、アンドープＩｎＧａＮチャネル層３
４に替えて、ＧａＮチャネル層を採用した場合には、室
温において、最大発振周波数ｆmax＝１５ＧＨｚ、トラ
ンスコンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００
℃において、ｇm＝８０ｍＳ/ｍｍであった。
【００８０】〔第６の実施の形態〕次に、図４に、この
発明の第６の実施の形態である窒化物系ＨＦＥＴの概要
を表す断面を示す。
発明の第６の実施の形態である窒化物系ＨＦＥＴの概要
を表す断面を示す。
【００８１】この第６実施形態の窒化物系ＨＦＥＴは、
(０００１)ＧａＮラテラル成長基板４１、キャリア濃度
５×１０16ｃｍ-3,膜厚２μｍのアンドープＧａＮバッ
ファ層４２、膜厚２０ｎｍのアンドープＡｌＮ障壁層４
３、膜厚１５ｎｍのアンドープＩｎＧａＮチャネル層４
４が順次積層されている。
(０００１)ＧａＮラテラル成長基板４１、キャリア濃度
５×１０16ｃｍ-3,膜厚２μｍのアンドープＧａＮバッ
ファ層４２、膜厚２０ｎｍのアンドープＡｌＮ障壁層４
３、膜厚１５ｎｍのアンドープＩｎＧａＮチャネル層４
４が順次積層されている。
【００８２】さらに、このＩｎＧａＮチャネル層４４の
上に、キャリア濃度５×１０17ｃｍ -3,膜厚１０ｎｍの
ＳｉドープＧａＮキャップ層４５、Ｐｔ/Ａｕゲート電
極４６、Ｔｉ/Ａｌソース/ドレイン電極４７が順次積層
されている。
上に、キャリア濃度５×１０17ｃｍ -3,膜厚１０ｎｍの
ＳｉドープＧａＮキャップ層４５、Ｐｔ/Ａｕゲート電
極４６、Ｔｉ/Ａｌソース/ドレイン電極４７が順次積層
されている。
【００８３】上記(０００１)ＧａＮラテラル成長基板４
１の製造方法としては、Ｊｐｎ.Ｊ.Ａｐｐｌ.Ｐｈｙ
ｓ．Ｖｏｌ.３６(１９９７)８９９頁に開示された方法
がある。また、上記膜構造の結晶成長方法としては、上
述した第１実施形態と同様に、ＭＯＶＰＥ法，ＭＢＥ法
などを用いることができる。
１の製造方法としては、Ｊｐｎ.Ｊ.Ａｐｐｌ.Ｐｈｙ
ｓ．Ｖｏｌ.３６(１９９７)８９９頁に開示された方法
がある。また、上記膜構造の結晶成長方法としては、上
述した第１実施形態と同様に、ＭＯＶＰＥ法，ＭＢＥ法
などを用いることができる。
【００８４】この実施形態の窒化物系ＨＦＥＴと同一の
膜構造について、ホール測定を行った結果、室温におけ
る移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)にお
ける移動度１２５０ｃｍ2/Ｖsを確認した。
膜構造について、ホール測定を行った結果、室温におけ
る移動度８８０ｃｍ2/Ｖｓおよび７７Ｋ(絶対温度)にお
ける移動度１２５０ｃｍ2/Ｖsを確認した。
【００８５】この実施形態では、ゲート長さを１μｍ、
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１９ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１１０ｍＳ/ｍ
ｍであった。
【００８６】一方、上記ＩｎＧａＮチャネル層４４に替
えて、ＧａＮチャネル層を採用した比較例では、室温に
おいて、最大発振周波数ｆmax＝１５ＧＨｚ、トランス
コンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。
えて、ＧａＮチャネル層を採用した比較例では、室温に
おいて、最大発振周波数ｆmax＝１５ＧＨｚ、トランス
コンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃に
おいて、ｇm＝８０ｍＳ/ｍｍであった。
【００８７】〔第７の実施形態〕次に、図５に、この発
明の第７の実施の形態である窒化物系ＨＦＥＴの概要を
表す断面を示す。
明の第７の実施の形態である窒化物系ＨＦＥＴの概要を
表す断面を示す。
【００８８】この第７実施形態の窒化物系ＨＦＥＴは、
サファイア基板５１、膜厚２０ｎｍのアンドープＧａＮ
低温バッファ層５２、キャリア濃度５×１０16ｃｍ-3,
膜厚１μｍのアンドープＧａＮバッファ層５３、被覆率
０．３３のＬｉ原子からなるサーフィスリアクタント層
５４が順次積層されている。
サファイア基板５１、膜厚２０ｎｍのアンドープＧａＮ
低温バッファ層５２、キャリア濃度５×１０16ｃｍ-3,
膜厚１μｍのアンドープＧａＮバッファ層５３、被覆率
０．３３のＬｉ原子からなるサーフィスリアクタント層
５４が順次積層されている。
【００８９】さらに、このサーフィスリアクタント層５
４の上に、膜厚３０ｎｍのアンドープＩｎＧａＮチャネ
ル層５５、キャリア濃度５×１０17ｃｍ-3,膜厚１０ｎ
ｍのＳｉドープＧａＮキャップ層５６、Ｐｔ/Ａｕゲー
ト電極５７、Ｔｉ/Ａｌソース/ドレイン電極５８が順次
積層されている。
４の上に、膜厚３０ｎｍのアンドープＩｎＧａＮチャネ
ル層５５、キャリア濃度５×１０17ｃｍ-3,膜厚１０ｎ
ｍのＳｉドープＧａＮキャップ層５６、Ｐｔ/Ａｕゲー
ト電極５７、Ｔｉ/Ａｌソース/ドレイン電極５８が順次
積層されている。
【００９０】この第７実施形態では、ＲＦ‐ＭＢＥ法に
より膜構造を作製した。ＲＦ−ＭＢＥ法のプロセスは以
下の通りである。
より膜構造を作製した。ＲＦ−ＭＢＥ法のプロセスは以
下の通りである。
【００９１】まず始めに、真空中で基板５１の温度を８
００℃にして、基板クリーニングを１０分間行う。次
に、基板５１の温度を５５０℃に設定し、結晶成長を良
くするために、窒素ラジカルを基板５１に照射して、基
板表面を窒化する。その後、ＧａＮ(またはＡｌＮ)低温
バッファ層５２を成長した。次に、窒素ラジカルを照射
しながら基板温度を７５０℃まで上昇し、ＧａＮバッフ
ァ層５３を成長した。そして、このＧａＮバッファ層５
３を成長させた後、基板温度を６００℃に設定し、Ｌｉ
ビームを照射し、所望の表面被覆率となるように、ＲＨ
ＥＥＤ(反射高速電子線回折)の表面再構成パターンを用
いて調整した。この所望の表面被覆率は、ＲＨＥＥＤの
再構成パターンから求めた。そして、引き続き、基板温
度６００℃で、ＩｎＧａＮチャネル層５５を成長させ、
最後に、基板温度を７５０℃まで上げながら、ＧａＮキ
ャップ層５６を成長させた。
００℃にして、基板クリーニングを１０分間行う。次
に、基板５１の温度を５５０℃に設定し、結晶成長を良
くするために、窒素ラジカルを基板５１に照射して、基
板表面を窒化する。その後、ＧａＮ(またはＡｌＮ)低温
バッファ層５２を成長した。次に、窒素ラジカルを照射
しながら基板温度を７５０℃まで上昇し、ＧａＮバッフ
ァ層５３を成長した。そして、このＧａＮバッファ層５
３を成長させた後、基板温度を６００℃に設定し、Ｌｉ
ビームを照射し、所望の表面被覆率となるように、ＲＨ
ＥＥＤ(反射高速電子線回折)の表面再構成パターンを用
いて調整した。この所望の表面被覆率は、ＲＨＥＥＤの
再構成パターンから求めた。そして、引き続き、基板温
度６００℃で、ＩｎＧａＮチャネル層５５を成長させ、
最後に、基板温度を７５０℃まで上げながら、ＧａＮキ
ャップ層５６を成長させた。
【００９２】この第７実施形態の窒化物系ＨＦＥＴと同
一の膜構造について、ホール測定を行った結果、室温に
おける移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)
における移動度１１５０ｃｍ2/Ｖsを確認した。
一の膜構造について、ホール測定を行った結果、室温に
おける移動度８００ｃｍ2/Ｖsおよび７７Ｋ(絶対温度)
における移動度１１５０ｃｍ2/Ｖsを確認した。
【００９３】この実施形態では、ゲート長さを１μｍ、
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ/ｍ
ｍであった。
ソースドレイン間距離を５μｍのＨＦＥＴとし、その特
性を評価した結果、室温において、最大発振周波数ｆma
x＝１８ＧＨｚ、トランスコンダクタンスｇm＝１５５ｍ
Ｓ/ｍｍ、温度２５０℃において、ｇm＝１０５ｍＳ/ｍ
ｍであった。
【００９４】一方、ＩｎＧａＮチャネル層５５に替え
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
第７実施形態で採用したＩｎＧａＮチャネル層５５の効
果を確認できた。また、この第７実施形態では、最大動
作温度は、２８０℃であった。
て、ＧａＮチャネル層を採用した比較例では、室温にお
いて、最大発振周波数ｆmax＝１５ＧＨｚ、トランスコ
ンダクタンスｇm＝１２０ｍＳ/ｍｍ、温度２００℃にお
いて、ｇm＝８０ｍＳ/ｍｍであった。したがって、この
第７実施形態で採用したＩｎＧａＮチャネル層５５の効
果を確認できた。また、この第７実施形態では、最大動
作温度は、２８０℃であった。
【００９５】なお、この第７実施形態では、サーフィス
リアクタント層５４として、被覆率０．３３のＬｉ原子
を用いたが、これ以外の被覆率１以下のＢｅ,Ｎａ,Ｍ
ｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅ原子を用いても同様の効
果が得られた。
リアクタント層５４として、被覆率０．３３のＬｉ原子
を用いたが、これ以外の被覆率１以下のＢｅ,Ｎａ,Ｍ
ｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅ原子を用いても同様の効
果が得られた。
【００９６】尚、上記第１〜第７実施形態では、２次元
電子ガスを利用する半導体装置をヘテロ構造電界効果型
トランジスタ(ＨＦＥＴ)としたが、高電子移動度トラン
ジスタ(ＨＥＭＴ),および変調ドープ電界効果型トラン
ジスタ(ＭＯＤＦＥＴ)にも適用できる。
電子ガスを利用する半導体装置をヘテロ構造電界効果型
トランジスタ(ＨＦＥＴ)としたが、高電子移動度トラン
ジスタ(ＨＥＭＴ),および変調ドープ電界効果型トラン
ジスタ(ＭＯＤＦＥＴ)にも適用できる。
【００９７】
【発明の効果】以上より明らかなように、請求項１の発
明の窒化物系III‐Ｖ族化合物半導体装置は、ＩｎＧａ
Ｎチャネル層をＧａＮ/ＩｎＮ多層膜の上に形成したか
ら、組成分布が均一なＩｎＧａＮチャネル層を形成でき
る。その結果、従来よりも大きな電子移動度を有するＨ
ＦＥＴを実現できる。
明の窒化物系III‐Ｖ族化合物半導体装置は、ＩｎＧａ
Ｎチャネル層をＧａＮ/ＩｎＮ多層膜の上に形成したか
ら、組成分布が均一なＩｎＧａＮチャネル層を形成でき
る。その結果、従来よりも大きな電子移動度を有するＨ
ＦＥＴを実現できる。
【００９８】ＩｎＧａＮ膜を、ＧａＮおよびＩｎＮから
なる多層膜の上に成長させることによって、歪のエネル
ギーを低減でき、ＩｎＧａＮ膜の組成分布を均一化で
き、ＧａＮよりも移動度の大きいＩｎＧａＮ膜を成長で
きる。
なる多層膜の上に成長させることによって、歪のエネル
ギーを低減でき、ＩｎＧａＮ膜の組成分布を均一化で
き、ＧａＮよりも移動度の大きいＩｎＧａＮ膜を成長で
きる。
【００９９】また、請求項２の発明は、請求項１に記載
の窒化物系III−Ｖ族化合物半導体装置において、上記
ＧａＮ/ＩｎＮ多層膜を、２対以上のＧａＮ/ＩｎＮ構造
で構成したから、歪のエネルギーをより低減でき、Ｉｎ
ＧａＮチャネル層の組成分布をより一層均一化でき、電
子移動度のより大きなＨＦＥＴを実現できる。
の窒化物系III−Ｖ族化合物半導体装置において、上記
ＧａＮ/ＩｎＮ多層膜を、２対以上のＧａＮ/ＩｎＮ構造
で構成したから、歪のエネルギーをより低減でき、Ｉｎ
ＧａＮチャネル層の組成分布をより一層均一化でき、電
子移動度のより大きなＨＦＥＴを実現できる。
【０１００】また、請求項３の発明は、請求項１または
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、ＧａＮ/ＩｎＮ多層膜の平均面内格子定数が、Ｉｎ
ＧａＮチャネル層の面内格子定数と同じになるように、
ＧａＮとＩｎＮの層厚比が設定されている。したがっ
て、歪のエネルギーを最小にすることができる。
２に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、ＧａＮ/ＩｎＮ多層膜の平均面内格子定数が、Ｉｎ
ＧａＮチャネル層の面内格子定数と同じになるように、
ＧａＮとＩｎＮの層厚比が設定されている。したがっ
て、歪のエネルギーを最小にすることができる。
【０１０１】また、請求項４の発明の窒化物系III-Ｖ族
化合物半導体装置は、ＩｎＧａＮチャネル層が、ＡｌＮ
/ＩｎＮ多層膜の上に形成されているから、組成分布が
均一なＩｎＧａＮ層を形成することができ、より大きな
移動度を有するＨＦＥＴを実現できる。
化合物半導体装置は、ＩｎＧａＮチャネル層が、ＡｌＮ
/ＩｎＮ多層膜の上に形成されているから、組成分布が
均一なＩｎＧａＮ層を形成することができ、より大きな
移動度を有するＨＦＥＴを実現できる。
【０１０２】ＡｌＮ/ＩｎＮ多層膜の上に、ＩｎＧａＮ
チャネル層を成長することによって、歪のエネルギーを
低減でき、ＩｎＧａＮチャネル層の組成分布を均一化で
き、ＧａＮよりも移動度の大きいＩｎＧａＮチャネル層
を形成できる。
チャネル層を成長することによって、歪のエネルギーを
低減でき、ＩｎＧａＮチャネル層の組成分布を均一化で
き、ＧａＮよりも移動度の大きいＩｎＧａＮチャネル層
を形成できる。
【０１０３】また、請求項５の発明は、請求項４に記載
の窒化物系III‐Ｖ族化合物半導体装置において、上記
ＡｌＮ/ＩｎＮ多層膜が、２対以上のＡｌＮ/ＩｎＮ構造
で構成されているから、歪のエネルギーをより低減で
き、ＩｎＧａＮチャネル層の組成分布をより一層均一化
できる。したがって、電子移動度のより大きなＨＦＥＴ
を実現できる。
の窒化物系III‐Ｖ族化合物半導体装置において、上記
ＡｌＮ/ＩｎＮ多層膜が、２対以上のＡｌＮ/ＩｎＮ構造
で構成されているから、歪のエネルギーをより低減で
き、ＩｎＧａＮチャネル層の組成分布をより一層均一化
できる。したがって、電子移動度のより大きなＨＦＥＴ
を実現できる。
【０１０４】また、請求項６の発明は、請求項４または
５に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記ＡｌＮ/ＩｎＮ多層膜の平均面内格子定数が、
ＩｎＧａＮチャネル層の面内格子定数と同じになるよう
に、ＡｌＮとＩｎＮの層厚比を設定したので、歪のエネ
ルギーを最小にすることが可能となる。
５に記載の窒化物系III‐Ｖ族化合物半導体装置におい
て、上記ＡｌＮ/ＩｎＮ多層膜の平均面内格子定数が、
ＩｎＧａＮチャネル層の面内格子定数と同じになるよう
に、ＡｌＮとＩｎＮの層厚比を設定したので、歪のエネ
ルギーを最小にすることが可能となる。
【０１０５】また、請求項７の発明は、ＩｎＧａＮから
なるＩｎＧａＮチャネル層と、バルクのＧａＮあるいは
ラテラル成長によるＧａＮ厚膜を材料として用いたＧａ
Ｎ基板を備えた。
なるＩｎＧａＮチャネル層と、バルクのＧａＮあるいは
ラテラル成長によるＧａＮ厚膜を材料として用いたＧａ
Ｎ基板を備えた。
【０１０６】この請求項７の発明では、基板材料として
バルクのＧａＮあるいはラテラル成長によるＧａＮ厚膜
を用いたので、上に述べた歪エネルギー低減効果がさら
に大きくなる。バルクあるいは厚膜の上に、ＩｎＧａＮ
膜を成長させることによって、サファイア基板などの上
にＩｎＧａＮ膜を成長した時に比べて、ＩｎＧａＮ膜が
より理想的な無歪の状態に近づいて、組成分布の不均一
さがさらに小さくなる。
バルクのＧａＮあるいはラテラル成長によるＧａＮ厚膜
を用いたので、上に述べた歪エネルギー低減効果がさら
に大きくなる。バルクあるいは厚膜の上に、ＩｎＧａＮ
膜を成長させることによって、サファイア基板などの上
にＩｎＧａＮ膜を成長した時に比べて、ＩｎＧａＮ膜が
より理想的な無歪の状態に近づいて、組成分布の不均一
さがさらに小さくなる。
【０１０７】また、請求項８の発明は、ＩｎＧａＮチャ
ネル層がＡｌxＧａyＩｎ1-x-y(０≦ｘ≦１，０≦ｙ≦
１)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とＩｎＧａＮチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、３次元的な膜の成長を２次元的な膜の成
長に変えることが可能となり、ＩｎＧａＮチャネル層の
組成分布をより均一化できる。
ネル層がＡｌxＧａyＩｎ1-x-y(０≦ｘ≦１，０≦ｙ≦
１)膜の上に形成されたサーフィスリアクタント層の上
に形成されている。このように、基板とＩｎＧａＮチャ
ネル層との間に、サーフィスリアクタント層を挿入する
ことによって、３次元的な膜の成長を２次元的な膜の成
長に変えることが可能となり、ＩｎＧａＮチャネル層の
組成分布をより均一化できる。
【０１０８】また、請求項９の発明は、請求項８に記載
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
の窒化物系III−Ｖ族化合物半導体装置において、サー
フィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃ
ａ,Ｚｎ,Ｓ,Ｓｅ,Ｔｅのうちの少なくとも１つで構成さ
れている。
【０１０９】この請求項９の発明では、サーフィスリア
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
クタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,
Ｓｅ,Ｔｅのうちの少なくとも１つで構成されているか
ら、３次元的な膜の成長を２次元的な膜の成長に変える
ことができ、ＩｎＧａＮチャネル層の組成分布をより均
一化できる。
【０１１０】なお、サーフィスリアクタント層をＳｉ,
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
Ｇｅなどで構成すると、３次元的な膜の成長を促進する
ので、サーフィスリアクタント層としては好ましくな
い。
【０１１１】また、請求項１０の発明は、請求項８また
は９に記載の窒化物系lII‐Ｖ族化合物半導体装置にお
いて、上記サーフィスリアクタント層の表面被覆率が１
以下であるから、その上に成長されるＩｎＧａＮチャネ
ル層の結晶性を劣化させることがない。
は９に記載の窒化物系lII‐Ｖ族化合物半導体装置にお
いて、上記サーフィスリアクタント層の表面被覆率が１
以下であるから、その上に成長されるＩｎＧａＮチャネ
ル層の結晶性を劣化させることがない。
【０１１２】この発明では、ＩｎＧａＮをチャネル材料
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
として用いているが、これは組成分布の無いＩｎＧａＮ
の移動度が、ＧａＮの移動度よりも優れているからであ
る。また、ＩｎxＧａ1-xＮの組成としては、Ｘ＞０の範
囲であればよい。
【０１１３】このようにして、組成分布の無いＧａＮよ
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
りも移動度が大きいＩｎＧａＮ膜を得ることが可能とな
り、このＩｎＧａＮ膜をチャネル層として用いることに
よって、チャネル電子移動度の大きな窒化物系III−Ｖ
族化合物半導体装置を実現できる。
【図１】 この発明の窒化物系III−Ｖ族化合物半導体
装置の第１実施形態であるＨＦＥＴの素子構造を表す断
面図である。
装置の第１実施形態であるＨＦＥＴの素子構造を表す断
面図である。
【図２】 この発明の第３実施形態のＨＦＥＴの素子構
造を表す断面図である。
造を表す断面図である。
【図３】 この発明の第５実施形態のＨＦＥＴの素子構
造を表す断面図である。
造を表す断面図である。
【図４】 この発明の第６実施形態のＨＦＥＴの素子構
造を表す断面図である。
造を表す断面図である。
【図５】 この発明の第７実施形態のＨＦＥＴの素子構
造を表す断面図である。
造を表す断面図である。
【図６】 従来のＧａＡｓ系ＨＦＥＴの構造を示す図で
ある。
ある。
【図７】 ＧａＮ系ＨＦＥＴの従来例を示す図である。
【図８】 ＧａＮ系逆構造ＨＦＥＴの従来例を示す図で
ある。
ある。
【図９】 ＧａＮにおけるキャリア濃度と移動度の関係
を示す図である。
を示す図である。
１１…(０００１)サファイア基板、１２…低温成長Ａｌ
Ｎバッファ層、１３…アンドープＧａＮバッファ層、１
４…アンドープＧａＮ/ＩｎＮ層、１５…アンドープＩ
ｎＧａＮチャネル層、１６…アンドープＧａＮスペーサ
ー層、１７…ｎ型ＧａＮドナー層、１８…ゲート電極、
１９…ソース/ドレイン電極、２１…(０００１)サファ
イア基板、２２…低温成長ＧａＮバッファ層、２３…ア
ンドープＧａＮバッファ層、２４…ＡｌＮ/ＩｎＮ層、
２５…アンドープＩｎＧａＮチャネル層、２６…アンド
ープＧａＮスペーサー層、２７…ｎ型ＧａＮドナー層、
２８…ゲート電極、２９…ソース/ドレイン電極、３１
…(０００１)ＧａＮ基板、３２…アンドープＧａＮバッ
ファ層、３３…アンドープＡｌＮ障壁層、３４…アンド
ープＩｎＧａＮチャネル層、３５…ＳｉドープＧａＮキ
ャップ層、３６…Ｐｔ/Ａuゲート電極、３７…Ｔｉ/Ａ
ｌソース/ドレイン電極、４１…(０００１)ＧａＮラテ
ラル成長基板、４２…アンドープＧａＮバッファ層、４
３…アンドープＡｌＮ障壁層、４４…アンドープＩｎＧ
ａＮチャネル層、４５…ＳｉドープＧａＮキャップ層、
４６…Ｐｔ/Ａuゲート電極、４７…Ｔｉ/Ａｌソース/ド
レイン電極、５１…サファイア基板、５２…アンドープ
ＧａＮ低温バッファ層、５３…アンドープＧａＮバッフ
ァ層、５４…サーフィスリアクタント層、５５…アンド
ープＩｎＧａＮチャネル層、５６…ＳiドープＧａＮキ
ャップ層、５７…Ｐｔ/Ａｕゲート電極、５８…Ｔｉ/Ａ
ｌソース/ドレイン電極。
Ｎバッファ層、１３…アンドープＧａＮバッファ層、１
４…アンドープＧａＮ/ＩｎＮ層、１５…アンドープＩ
ｎＧａＮチャネル層、１６…アンドープＧａＮスペーサ
ー層、１７…ｎ型ＧａＮドナー層、１８…ゲート電極、
１９…ソース/ドレイン電極、２１…(０００１)サファ
イア基板、２２…低温成長ＧａＮバッファ層、２３…ア
ンドープＧａＮバッファ層、２４…ＡｌＮ/ＩｎＮ層、
２５…アンドープＩｎＧａＮチャネル層、２６…アンド
ープＧａＮスペーサー層、２７…ｎ型ＧａＮドナー層、
２８…ゲート電極、２９…ソース/ドレイン電極、３１
…(０００１)ＧａＮ基板、３２…アンドープＧａＮバッ
ファ層、３３…アンドープＡｌＮ障壁層、３４…アンド
ープＩｎＧａＮチャネル層、３５…ＳｉドープＧａＮキ
ャップ層、３６…Ｐｔ/Ａuゲート電極、３７…Ｔｉ/Ａ
ｌソース/ドレイン電極、４１…(０００１)ＧａＮラテ
ラル成長基板、４２…アンドープＧａＮバッファ層、４
３…アンドープＡｌＮ障壁層、４４…アンドープＩｎＧ
ａＮチャネル層、４５…ＳｉドープＧａＮキャップ層、
４６…Ｐｔ/Ａuゲート電極、４７…Ｔｉ/Ａｌソース/ド
レイン電極、５１…サファイア基板、５２…アンドープ
ＧａＮ低温バッファ層、５３…アンドープＧａＮバッフ
ァ層、５４…サーフィスリアクタント層、５５…アンド
ープＩｎＧａＮチャネル層、５６…ＳiドープＧａＮキ
ャップ層、５７…Ｐｔ/Ａｕゲート電極、５８…Ｔｉ/Ａ
ｌソース/ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AA04 AB09 AB14 AD09 AD11 AD12 AD13 AD14 AF04 AF09 BB04 BB16 CA07 DA53 HA06 HA07 5F102 FA02 GB01 GC01 GD01 GJ04 GJ10 GK08 GK09 GL04 GL08 GL09 GM04 GQ01 GT03 HC01
Claims (10)
- 【請求項１】 ＩｎＧａＮからなるＩｎＧａＮチャネル
層が、ＧａＮおよびＩｎＮで構成されたＧａＮ/ＩｎＮ
多層膜の上に形成されていることを特徴とする窒化物系
III‐Ｖ族化合物半導体装置。 - 【請求項２】 請求項１に記載の窒化物系III−Ｖ族化
合物半導体装置において、 上記ＧａＮ/ＩｎＮ多層膜が、２対以上のＧａＮ/ＩｎＮ
構造からなることを特徴とする窒化物系III−Ｖ族化合
物半導体装置。 - 【請求項３】 請求項１または２に記載の窒化物系III
‐Ｖ族化合物半導体装置において、 上記ＧａＮ/ＩｎＮ多層膜は、その平均面内格子定数が
上記ＩｎＧａＮチャネル層の面内格子定数と同じになる
ように、ＧａＮとＩｎＮの層厚比が設定されていること
を特徴とする窒化物系III‐Ｖ族化合物半導体装置。 - 【請求項４】 ＩｎＧａＮからなるＩｎＧａＮチャネル
層が、ＡｌＮおよびＩｎＮで構成されたＡｌＮ/ＩｎＮ
多層膜の上に形成されていることを特徴とする窒化物系
III-Ｖ族化合物半導体装置。 - 【請求項５】 請求項４に記載の窒化物系III‐Ｖ族化
合物半導体装置において、 上記ＡｌＮ/ＩｎＮ多層膜が、２対以上のＡｌＮ/ＩｎＮ
構造からなることを特徴とする窒化物系III‐Ｖ族化合
物半導体装置。 - 【請求項６】 請求項４または５に記載の窒化物系III
‐Ｖ族化合物半導体装置において、 上記ＡｌＮ/ＩｎＮ多層膜は、その平均面内格子定数が
上記ＩｎＧａＮチャネル層の面内格子定数と同じになる
ように、ＡｌＮとＩｎＮの層厚比が設定されていること
を特徴とする窒化物系III‐Ｖ族化合物半導体装置。 - 【請求項７】 ＩｎＧａＮからなるＩｎＧａＮチャネル
層と、 バルクのＧａＮあるいはラテラル成長によるＧａＮ厚膜
を材料として用いたＧａＮ基板を備えたことを特徴とす
る窒化物系III‐Ｖ族化合物半導体装置。 - 【請求項８】 ＩｎＧａＮからなるＩｎＧａＮチャネル
層が、ＡｌxＧａyＩｎ1-x-yＮ(０≦ｘ≦１,０≦ｙ≦１)
膜の上に形成されたサーフィスリアクタント層の上に形
成されていることを特徴とする窒化物系III‐Ｖ族化合
物半導体装置。 - 【請求項９】 請求項８に記載の窒化物系III−Ｖ族化
合物半導体装置において、 上記サーフィスリアクタント層が、Ｌｉ,Ｂｅ,Ｎａ,Ｍ
ｇ,Ｋ,Ｃａ,Ｚｎ,Ｓ,Ｓe,Ｔｅのうちの少なくとも１つ
で構成されていることを特徴とする窒化物系III−Ｖ族
化合物半導体装置。 - 【請求項１０】 請求項８または９に記載の窒化物系lI
I‐Ｖ族化合物半導体装置において、 上記サーフィスリアクタント層の表面被覆率が１以下で
あることを特徴とする窒化物系III‐Ｖ族化合物半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37260098A JP3470054B2 (ja) | 1998-12-28 | 1998-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37260098A JP3470054B2 (ja) | 1998-12-28 | 1998-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196067A true JP2000196067A (ja) | 2000-07-14 |
| JP3470054B2 JP3470054B2 (ja) | 2003-11-25 |
Family
ID=18500726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37260098A Expired - Fee Related JP3470054B2 (ja) | 1998-12-28 | 1998-12-28 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470054B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1314204A1 (en) * | 2000-08-07 | 2003-05-28 | Advanced Technology Materials, Inc. | Indium gallium nitride channel high electron mobility transistors, and method of making the same |
| JP2006310765A (ja) * | 2005-03-31 | 2006-11-09 | Toyoda Gosei Co Ltd | 低温成長バッファ層の形成方法、発光素子の製造方法、発光素子、および発光装置 |
| JP2007088426A (ja) * | 2005-08-25 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2007515791A (ja) * | 2004-08-13 | 2007-06-14 | ソウル ナショナル ユニヴァーシティー インダストリー ファンデーション | 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子 |
| US7253454B2 (en) | 2005-03-03 | 2007-08-07 | Cree, Inc. | High electron mobility transistor |
| CN1333471C (zh) * | 2004-03-12 | 2007-08-22 | 广镓光电股份有限公司 | 发光半导体装置的缓冲层 |
| US20210272794A1 (en) * | 2018-07-05 | 2021-09-02 | Nippon Telegraph And Telephone Corporation | Layered Material Laminate Structure and Method for Producing Same |
-
1998
- 1998-12-28 JP JP37260098A patent/JP3470054B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1314204A1 (en) * | 2000-08-07 | 2003-05-28 | Advanced Technology Materials, Inc. | Indium gallium nitride channel high electron mobility transistors, and method of making the same |
| JP2004515909A (ja) * | 2000-08-07 | 2004-05-27 | アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド | 窒化インジウムガリウムチャネル高電子移動度トランジスタおよびそのトランジスタの製造方法 |
| EP1314204A4 (en) * | 2000-08-07 | 2005-01-05 | Cree Inc | HIGH ELECTRON MOBILITY TRANSISTORS WITH GALLIUM AND INDIUM NITRIDE CHANNELS |
| USRE44538E1 (en) | 2000-08-07 | 2013-10-15 | Cree, Inc. | Indium gallium nitride channel high electron mobility transistors, and method of making the same |
| CN1333471C (zh) * | 2004-03-12 | 2007-08-22 | 广镓光电股份有限公司 | 发光半导体装置的缓冲层 |
| JP2007515791A (ja) * | 2004-08-13 | 2007-06-14 | ソウル ナショナル ユニヴァーシティー インダストリー ファンデーション | 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子 |
| JP4719689B2 (ja) * | 2004-08-13 | 2011-07-06 | ソウル ナショナル ユニヴァーシティー インダストリー ファンデーション | 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子 |
| US7253454B2 (en) | 2005-03-03 | 2007-08-07 | Cree, Inc. | High electron mobility transistor |
| JP2006310765A (ja) * | 2005-03-31 | 2006-11-09 | Toyoda Gosei Co Ltd | 低温成長バッファ層の形成方法、発光素子の製造方法、発光素子、および発光装置 |
| JP2007088426A (ja) * | 2005-08-25 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| US20210272794A1 (en) * | 2018-07-05 | 2021-09-02 | Nippon Telegraph And Telephone Corporation | Layered Material Laminate Structure and Method for Producing Same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470054B2 (ja) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1875515B1 (en) | Binary group iii-nitride based high electron mobility transistors and methods of fabricating same | |
| US7615774B2 (en) | Aluminum free group III-nitride based high electron mobility transistors | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US7105868B2 (en) | High-electron mobility transistor with zinc oxide | |
| US6583468B2 (en) | Semiconductor element | |
| JP4530171B2 (ja) | 半導体装置 | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| JP5112370B2 (ja) | 半導体装置の製造方法 | |
| US9431526B2 (en) | Heterostructure with carrier concentration enhanced by single crystal REO induced strains | |
| JP2005167275A (ja) | 半導体素子 | |
| US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
| JP2003151996A (ja) | ２次元電子ガスを用いた電子デバイス | |
| US20070138506A1 (en) | Nitride metal oxide semiconductor integrated transistor devices | |
| US8748900B1 (en) | Re-silicide gate electrode for III-N device on Si substrate | |
| US20060003556A1 (en) | Method of growing semi-insulating GaN layer | |
| JP3470054B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| US20190371598A1 (en) | Fabrication of Group III-Nitride Semiconductor devices | |
| JPH05335346A (ja) | 半導体装置及びその製造方法 | |
| US20230299146A1 (en) | Semiconductor structures | |
| CN113659006B (zh) | 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法 | |
| US20230089714A1 (en) | Iii-nitride/gallium oxide based high electron mobility transistors | |
| KR100815422B1 (ko) | 이종구조 전계효과 트랜지스터 제조방법 | |
| CN116072722A (zh) | 增强型半导体结构及其制作方法 | |
| CN116264243A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |