CN1812103A - 在栅极电极上具有硅层的半导体器件 - Google Patents

在栅极电极上具有硅层的半导体器件 Download PDF

Info

Publication number
CN1812103A
CN1812103A CN200510136967.3A CN200510136967A CN1812103A CN 1812103 A CN1812103 A CN 1812103A CN 200510136967 A CN200510136967 A CN 200510136967A CN 1812103 A CN1812103 A CN 1812103A
Authority
CN
China
Prior art keywords
silicon layer
boron
semiconductor device
phosphorus
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510136967.3A
Other languages
English (en)
Other versions
CN1812103B (zh
Inventor
山田悟
永井亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Rui Ke Microelectronics Co., Ltd.
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1812103A publication Critical patent/CN1812103A/zh
Application granted granted Critical
Publication of CN1812103B publication Critical patent/CN1812103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种CMOS器件，包括半导体基板、栅极绝缘膜和具有掺杂硼和磷的硅层、氮化钨层和钨层的栅极电极。在硅层的厚度方向的硼浓度分布中，硼的最大浓度和最小浓度的比小于100。该CMOS器件具有比较低的NBTI(负偏置温度稳定性)退化。

Description

在栅极电极上具有硅层的半导体器件
技术领域
本发明涉及在栅极电极上具有硅层的半导体器件，具体涉及具有在栅极电极上有掺杂硼和磷的硅层的栅极电极的半导体器件，本发明还涉及制造该半导体器件的方法。
技术背景
半导体器件的栅极电极一般包括在栅极绝缘膜上形成的作为最下导电层的硅层。图1表示在典型半导体器件的硅基板上形成的栅极电极的构造。半导体器件，以标号40来表示，具有双重多金属构造的栅极电极，双重多金属构造是pMOSFET(以下称为pMOS)的栅极的硅层掺杂了p型杂质、nMOSFET(以下称为nMOS)的栅极的硅层掺杂了n型杂质。
具体而言，半导体器件40具有硅基板11，在硅基板11的表面上形成了隔离多个pMOS区域10A和多个nMOS区域10B的由氧化硅(SiO2)构成的元件隔离区域12。在pMOS区域10A和nMOS区域10B处的硅基板11的表面区，分别形成了掺杂了磷的n阱13和掺杂了硼的p阱14。还有，在硅基板11的表面上，沉积了由氧氮化硅构成的栅极绝缘膜15。氧氮化硅具有防止在p型栅极硅层中掺杂了的硼穿透该处而向硅基板11扩散的作用。
在pMOS区域10A，在栅极绝缘膜15之上，形成了由依次层积了的厚度为120nm的p型多硅层18a、氮化钨(WN)层19和钨(W)层20构成的pMOS的栅极电极16。在p型多硅层18a中掺杂了剂量为3×1015cm-2硼。
在nMOS区域10B中，在栅极绝缘膜15之上，形成了由依次层积了的厚度为120nm的n型多硅层18b、氮化钨层19和钨层20构成的nMOS的栅极电极17。在n型多硅层18b中分别掺杂了剂量为3×1015cm-2硼和剂量为4×1015cm-2的磷。
在栅极电极16、17之上形成了氮化硅(Si3N4)层21，在栅极电极16、17和氮化硅膜21的侧面形成了由氮化硅构成的侧壁膜22。在pMOS的栅极电极16的两边，在n阱13的表面区中形成了p型低浓度源极/漏极区域23，围着p型低浓度源极/漏极区域23而形成了p型高浓度源极/漏极区域25。在nMOS的栅极电极17的两边，在p阱14的表面区中形成了n型低浓度源极/漏极区域24，围着n型低浓度源极/漏极区域24而形成了n型高浓度源极/漏极区域26。
图2A至D依次表示制造图1所示的半导体器件的制造工艺的工序。在硅基板11的表面的一部分上形成由氧化硅构成的元件隔离区域12，以隔离pMOS区域和nMOS区域，如图2A所示。其次，在pMOS区域10A和nMOS区域10B中分别选择性地注入磷和硼。继而，进行热处理，使注入了的磷和硼扩散，并且使这些掺杂剂激活，从而在pMOS区域10A和nMOS区域10B分别形成n阱13和p阱14。并且，覆盖元件隔离区域12而在硅基板11之上沉积薄的氧氮化硅膜15a后，采用CVD技术形成厚度为120nm的非晶硅层31。
继而，如图2A所示，在非晶硅层31的表面区注入剂量为3×1015cm-2的硼。继而，采用平板印刷术形成覆盖pMOS区域10A、露出nMOS区域10B的光致抗蚀剂图形32。接着，如图2B所示，在nMOS区域10B，在非晶硅层31的露出了的表面部分注入剂量为4×1015cm- 2磷。磷和硼的剂量设定为使得薄膜的每单位厚度的剂量的差大于等于1×1020cm-3。
在pMOS区域10A，通过硼掺杂而使非晶硅层31形成为p型，在nMOS区域10B，通过掺杂比注入了的硼多量的磷而使非晶硅层31形成为n型。该技术采用单一平板印刷工序来形成p型和n型的非晶硅层31，从而简化了工艺。
接着，在基板温度为950℃下进行约20秒钟的退火。通过退火，使注入了的磷和硼扩散到氧氮化硅膜15a，并且使这些掺杂剂激活。还有，通过退火，使非晶硅层31多晶化，分别在pMOS区域10A形成p型多硅层18a，在nMOS区域10B形成n型多硅层18b。除去光致抗蚀剂图形32之后，采用CVD技术形成氮化钨层19。继而，采用溅射法形成钨层20之后，采用CVD技术在其上形成氮化硅膜21。
采用平板印刷术和蚀刻技术对氮化硅膜21进行图形形成，并且将其作为硬掩膜，在干蚀刻工序中再对钨层20、氮化钨层19、p型多硅层18a和n型多硅层18b进行图形形成。这样就分别在pMOS区域10A形成由在氧氮化硅膜15a之上依次层积了的p型多硅层18a、氮化钨层19和钨层20构成的pMOS的栅极电极16，同样，在nMOS区域10B形成由在氧氮化硅膜15a之上依次层积了的n型多硅层18b、氮化钨层19和钨层20构成的nMOS的栅极电极17。图2D表示在该工序之后的构造。
接着，把pMOS区域10A的氮化硅膜21作为掩膜，通过氧氮化硅膜15a，在pMOS区域10A的n阱13的表面区选择性地注入硼。这样就在栅极电极16的两边，在n阱13的表面区形成p型低浓度源极/漏极区域23。继而，把nMOS区域10B的氮化硅膜21作为掩膜，通过氧氮化硅膜15a，在nMOS区域10B的n阱13的表面区选择性地注入磷。这样就在栅极电极17的两边，在p阱14的表面区形成n型低浓度源极/漏极区域24。
接着，采用CVD技术沉积氮化硅膜，对其进行蚀刻，从而在氮化硅膜21和栅极电极16、17的侧面形成由氮化硅构成的侧壁膜22。并且，除去露出了的氧氮化硅膜15a，从而形成栅极绝缘膜15。
继而，把pMOS区域10A的氮化硅膜21和侧壁膜22作为掩膜，在pMOS区域10A的n阱13的表面区选择性地注入硼。这样就形成围着p型低浓度源极/漏极区域23的p型高浓度源极/漏极区域25。并且，把nMOS区域10B的氮化硅膜21和侧壁膜22作为掩膜，在nMOS区域10B的n阱13的表面区选择性地注入磷。这样就形成围着n型低浓度源极/漏极区域24的n型高浓度源极/漏极区域26。这样就获得图1所示构造。此后，用公知的工艺形成接触柱、通路柱和内连接件等而完成DRAM 40。
例如，专利公开JP-A-2003-31683记载了上述双重多金属构造。
发明内容
(a)发明打算解决的课题
然而，在上述半导体器件40中，存在产生pMOS的电流驱动能力慢慢下降的负偏置温度稳定性(Negative Bias Temperature Instability)(NBTI)退化的问题。NBTI退化是由于在pMOS区域的硅基板的表面上感应的空穴引起的。具体而言，NBTI退化是由于在pMOS区域的硅基板的表面上感应的空穴被栅极绝缘膜中的氮捕获，使pMOSFET的阈值电压变动而引起的。
只要使栅极电流减小就能抑制NBTI退化，这是公知的。图3表示作为NBTI退化的指标的pMOSFET的阈值电压Vt的变化量和栅极电流的关系。在同图中，表示在把基板电压Vsub、源极电压Vs和漏极电压Vg设定为0V，把栅极电压Vg设定为-4V的状态下，以1000秒钟驱动pMOSFET之后的阈值电压Vt相对于栅极电流的变化。
在对栅极电极进行图形形成时，通过控制干蚀刻技术的条件，形成具有圆的下边缘的栅极构造，以减小栅极电流。此处所用的术语栅极电极的“下边缘”是指栅极电极的下面的边缘，这样的下边缘位于MOSFET的源极或漏极区的内边缘的近旁。图4表示栅极电流中的流过栅极电极的边缘部分的边缘成分(曲线(i))和流过栅极电极的中央部分的中央成分(曲线(ii))与栅极电压的关系。此处可以看出，对于一般使用的0～-7.5V的程度的栅极电压，对于栅极电流，曲线(i)所示的边缘成分远比曲线(ii)所示的中央成分占大的比例。因此，使上述栅极电极的下边缘形成为圆形的，就能缓和在栅极电极的下边缘的不均匀电场，有效地减小栅极电流的边缘成分，即减小栅极电流的较大比例。
可是，在半导体器件40中，即使进行干蚀刻技术的条件的控制，在nMOS中也有不能充分地抑制在nMOSFET中在栅极电极的下边缘的不均匀电场的问题，该不均匀电场是由栅极电极的形状引起的。图5表示在一例典型半导体器件中nMOSFET的栅极电极的电子显微图。该图像是在栅极电极上形成了氮化硅之后获得的。由同图可知，nMOSFET的栅极电极具有比较尖的下边缘。尖的下边缘在其近旁引起不均匀电场，使下边缘的栅极电流增加，从而使整个CMOS器件的栅极电流增加，CMOS器件的栅极电流的增加加速了pMOSFET的NBTI退化。
本发明鉴于上述现有半导体器件的问题，目的在于提供一种能通过缓和在栅极电极的下边缘的不均匀电场来抑制CMOSFET中pMOSFET的NBTI退化的半导体器件。
(b)用于解决课题的技术方案
本发明的第1观点所涉及的半导体器件，包括：半导体基板；在该半导体基板上形成了的栅极绝缘膜；以及具有在该栅极绝缘膜上形成，掺杂硼和磷的作为最下层的硅层的栅极电极，其中，在上述硅层的厚度方向的硼浓度分布中，硼的最大浓度和最小浓度的比不高于100。
本发明的第2观点所涉及的半导体器件的制造方法，包括以下顺序的工序：在半导体基板上，依次沉积栅极绝缘膜和硅层；在上述硅层中注入硼；使上述硅层中注入了的硼通过热处理而进行扩散；在上述硅层中注入磷；使至少上述硅层中注入了的磷通过热处理而进行扩散；以及采用干蚀刻技术对上述硅层进行图形形成。
本发明的第3观点所涉及的半导体器件的制造方法，包括以下顺序的工序：在半导体基板上，依次沉积栅极绝缘膜和硅层；在上述硅层中注入磷；使上述硅层中注入了的磷通过热处理而进行扩散；在上述硅层中注入硼；使至少上述硅层中注入了的硼通过热处理而进行扩散；以及采用干蚀刻技术对上述硅层进行图形形成。
根据本发明的半导体器件，在硅层的厚度方向的硼浓度分布中的硼的最大浓度和最小浓度的比小于100，从而能抑制栅极电极的尖的下边缘，减小nMOSFET的栅极电流的增加，抑制nMOSFET的NBTI退化。
根据本发明的第1观点所涉及的制造方法，在硅层中磷不存在的状态下进行硼扩散/热处理，因而在硅层中能充分地使硼扩散而不受磷的阻碍。这样，在硅层的厚度方向的硼浓度分布中硼浓度就会均匀。从而能抑制栅极电极的尖的下边缘，减小栅极电流。
根据本发明的第2观点所涉及的制造方法，因为是先使磷扩散，然后在磷浓度比较低的状态下使硼扩散，所以在硅层中能充分地使硼扩散而不受磷的阻碍。这样，在硅层的厚度方向的硼浓度分布中硼浓度就会均匀。从而能抑制栅极电极的尖的下边缘，减小栅极电流。
通过以下参照附图的说明，本发明的上述目的、特征和优点将会更加清楚。
附图说明
图1是典型半导体器件的剖视图。
图2A至D是依次表示例如图1的半导体器件的制造工序的剖视图。
图3是表示nMOSFET的阈值电压Vt的变化量和栅极电流的关系的曲线。
图4是表示栅极电流中的边缘成分和中央成分与栅极电压的关系的曲线。
图5是图1的一例半导体器件中栅极电极的剖面的电子显微图。
图6是表示沿着n型多硅层的厚度方向的硼的浓度分布的曲线。
图7是表示n型多硅层的蚀刻速率和硼浓度的关系的曲线。
图8是示意地表示现有半导体器件中的栅极电极的下边缘的缺陷的剖视图。
图9是表示n型多硅层中硼浓度和磷的剂量的关系的曲线。
具体实施方式
在叙述本发明的具体实施方式之前，先叙述本发明的原理，以便于更好地理解本发明。本发明者对于引起CMOS器件的栅极电流增加的nMOSFET的栅极电极的尖的下边缘的原因进行了研究。结果发现，对包含作为掺杂剂的非活性硼和非活性磷的混合物的硅层进行热处理不能很好地使硼扩散，因为磷会抑制硼的扩散。因而，在硼和磷的杂质共存的n型多硅层18b中，在n型多硅层18b的厚度方向硼浓度分布的差就会变大。这样，在现有半导体器件中，在n型多硅层18b的下面近旁，硼浓度就比较低。
图6以曲线(i)表示对于图5所示的样品沿着n型多硅层18b的厚度方向测量的硼浓度分布。图6还表示包括图1所示的半导体基板11和层积的薄膜12至20的层积构成，图中在水平方向描绘了厚度方向，以便于更好地理解相对于绘于横坐标上的厚度的硼浓度分布。
在图6中，硼浓度从n型多硅层18b的上面向着下面单调降低。假定最小值在离n型多硅层18b的上面深度约100nm处，然后在下面即氧氮化硅膜15a的近旁增加。从图6可以看出，在n型多硅层18b中，在硼浓度分布(i)中硼浓度的最大值和最小值的比约为300。增加的原因是因为硼由于热处理而再分布，容易在氧氮化硅膜15a的表面上析出。
在对掺杂了杂质的多硅进行干蚀刻时，蚀刻速率按照杂质的浓度而变化，这是公知的。图7表示使用Cl2、HBr和O2混合气体对多硅进行干蚀刻时的蚀刻速率和硼浓度的关系。随着硼浓度变高，蚀刻速率就会变低。另外，图5的数据来自F.H.Bell在学会上的报告(JVSTB15，88，1997)。
这样，考虑对n型多硅层18b进行了干蚀刻时的n型多硅层18b的侧面形状的话，在硼浓度高的部分，因蚀刻速率比较低而变粗，而在硼浓度低的部分，因蚀刻速率比较高而变细。就图6所示的硼的浓度分布(i)进行考察的话，从硼浓度高的n型多硅层18b的上面，向硼浓度成为最小的离n型多硅层18b的上面深度为100nm附近的位置，n型多硅层18b的宽度一点点变窄。还有，向着与氧氮化硅膜15a的界面，硼浓度变高，因而向着氧氮化硅膜15a的界面，n型多硅层18b的宽度变宽。因此，最后的构造如图8所示，其中，n型多硅层18b在下面近旁出现最小宽度，然后向着下面增加，造成n型多硅层18b的尖的下边缘41。
本发明者根据上述考察认为，减小沿着n型多硅层的厚度方向的硼浓度分布的差，从而抑制尖的下边缘的出现，由此就能抑制CMOS器件的栅极电流的增加。
还有，为了减小沿着n型多硅层的厚度方向的硼浓度的差，在磷的注入之前要进行另外的退火。在另外的退火中，在硅层中磷不存在的状态下进行退火，能充分地使硼扩散到硅层的下面。或者改为，在磷的注入后进行硼的注入，且在磷和硼的注入后分别进行退火。在后一场合，首次退火使多硅中注入了的磷很好地扩散，使局部磷浓度减小，在局部磷浓度减小之后注入的硼能很好地扩散到硅层的下面。根据这种技术就能抑制栅极电流的增加，从而抑制NBTI退化。
本发明者进行了以下实验：在0～4×1015cm-2的范围按各种各样的值来设定注入到n型多硅层18b的磷的剂量，在n型多硅层18b的厚度方向测量了硼浓度的最大值、最小值，并且调查了nMOSFET的栅极电极的下边缘的形状。图9表示实验结果，其中，曲线(i)、(ii)分别表示硼浓度的最大值和最小值。在图9中，在n型硅层中，磷的剂量越大，硼浓度的最大值和最小值的比就越大。例如，2×1015cm-2的剂量和4×1015cm-2的剂量导致低于100和高于100的比，不掺杂磷，比约为80。
图9所示的实验的结果表明，磷的剂量为2×1015cm-2，使硼浓度的最大值和最小值的比为小于100，就抑制了栅极电极的尖的下边缘。相比之下，磷的剂量为4×1015cm-2，使上述比超过100的话，就会导致栅极电极的尖的下边缘。因此可知，本发明使n型硅层中的厚度方向的硼浓度分布的最大值和最小值的比小于100，就能抑制CMOS器件的栅极电流的增加。
在本发明的上述构成中，优选的是，在n型硅层中，每单位厚度的磷的剂量和每单位厚度的硼的剂量的差为1×1020cm-3及以上。这样就能使多硅层成为合适的n型层。
还有，优选的是，在900℃及以上的温度下进行硼扩散工序和磷扩散工序。
以下，根据本发明所涉及的实施方式来进一步详细说明本发明。本发明的一实施方式所涉及的半导体器件，除了栅极电极的下边缘的结构以外，与图1所示的现有半导体器件40大体上具有同样的构成。
具体而言，在图1中，半导体器件10构成为CMOS器件，具有硅基板11，在硅基板11的表面上，形成了隔离pMOS区域10A和nMOS区域10B的由氧化硅构成的元件隔离区域12。在pMOS区域10A和nMOS区域10B处的硅基板11的表面区，分别形成了掺杂了磷的n阱13和掺杂了硼的p阱14。还有，在pMOS区域10A和nMOS区域10B处的硅基板11之上，沉积了由薄的氧氮化硅构成的栅极绝缘膜15。
在pMOS区域10A中，在栅极绝缘膜15之上，形成了由依次层积了的厚度为120nm的p型多硅层18a、氮化钨层19和钨层20构成的pMOSFET的栅极电极16。在p型多硅层18a中掺杂了剂量为3×1015cm-2的硼。
在nMOS区域10B中，在栅极绝缘膜15之上，形成了由依次层积了的厚度为120nm的n型多硅层18b、氮化钨层19和钨层20构成的nMOSFET的栅极电极17。在n型多硅层18b中分别掺杂了剂量为3×1015cm-2的硼和剂量为4×1015cm-2的磷。在n型多硅层18b中，厚度方向的硼浓度分布的最大值和最小值的比低至约80。还有，栅极电极在每个源极/漏极区近旁具有圆的下边缘41。
在栅极电极16、17之上形成了氮化硅膜21，在其上在侧面形成了侧壁膜22。从垂直方向看去夹隔pMOS的栅极电极16而在n阱13的表面区形成了p型低浓度源极/漏极区域23，围着p型低浓度源极/漏极区域23而形成了p型高浓度源极/漏极区域25。从垂直方向看去夹隔nMOS的栅极电极17而在p阱14的表面区形成了n型低浓度源极/漏极区域24，围着n型低浓度源极/漏极区域24而形成了n型高浓度源极/漏极区域26。
在nMOSFET中具有圆的下边缘41的栅极电极的结构抑制了CMOS器件的栅极电流，从而抑制了在pMOSFET中NBTI退化。
参照图2A至D，按照以下详细说明的工艺来制造本实施方式的半导体器件。
首先，在硅基板11的表面的一部分上形成元件隔离区域12，隔离pMOS区域10A和nMOS区域10B。其次，在pMOS区域10A和nMOS区域10B中分别选择性地注入磷和硼。继而，进行热处理，使注入了的磷和硼扩散，并且使这些掺杂剂激活，从而在pMOS区域10A和nMOS区域10B分别形成n阱13和p阱14。并且，覆盖元件隔离区域12而在硅基板11之上沉积薄的氧氮化硅膜15a后，采用CVD技术形成厚度为120nm的非晶硅层31。
继而，如图2A所示，在非晶硅层31的表面区注入剂量为3×1015cm-2的硼，继而，在基板温度为950℃下进行约10秒钟的第1退火，从而使注入了的硼扩散到氧氮化硅膜15a的近旁，并且使之激活。还有，通过第1退火，使非晶硅层31多晶化，形成多硅层18。
采用平板印刷术，形成覆盖pMOS区域10A、露出nMOS区域10B的光致抗蚀剂图形32，继而，如图2B所示，在露出了的多硅层18的nMOS区域10B的表面区选择性地注入剂量为4×1015cm-2的磷。在pMOS区域10A中，通过注入硼，使多硅层18形成为p型层，在nMOS区域10B中，通过注入比注入了的硼多量的磷，使多硅层18形成为n型层。
接着，在基板温度为950℃下进行约20秒钟的第2退火。通过第2退火，使注入了的磷扩散到氧氮化硅膜15a的近旁，并且使之激活。已经扩散了的硼，通过第2退火而进一步扩散。这样就分别在pMOS区域10A形成了p型多硅层18a，在nMOS区域10B形成了n型多硅层18b。除去光致抗蚀剂图形32之后，采用CVD技术形成氮化钨层19。继而，采用溅射法形成钨层20之后，采用CVD技术形成氮化硅膜21，如图2C所示。
采用平板印刷术和蚀刻技术对氮化硅膜21进行图形形成之后，把图形形成了的氮化硅膜21作为掩膜，采用干蚀刻技术，再对钨层20、氮化钨层19、p型多硅层18a和n型多硅层18b进行图形形成。这样就分别在pMOS区域10A形成由在氧氮化硅膜15a之上依次层积了的p型多硅层18a、氮化钨层19和钨层20构成的pMOSFET的栅极电极16，在nMOS区域10B形成由在氧氮化硅膜15a之上依次层积了的n型多硅层18b、氮化钨层19和钨层20构成的nMOSFET的栅极电极17，如图2D所示。
接着，把pMOS区域10A的栅极电极16作为掩膜，通过氧氮化硅膜15a，在pMOS区域10A的n阱13的表面区选择性地注入硼。这样，从垂直于基板表面看去，就在栅极电极16两腋的n阱13的表面区形成p型低浓度源极/漏极区域23。继而，把nMOS区域10B的栅极电极17作为掩膜，通过氧氮化硅膜15a，在nMOS区域10B的n阱13的表面区选择性地注入磷。这样，从垂直于基板表面看去，就在栅极电极17两腋的p阱14的表面区形成n型低浓度源极/漏极区域24。
接着，采用CVD技术沉积氮化硅膜，对其进行蚀刻，从而在氮化硅膜21和栅极电极16、17的侧面形成侧壁膜22。并且，除去露出了的氧氮化硅膜15a，从而形成栅极绝缘膜15。
继而，把pMOS区域10A的氮化硅膜21和侧壁膜22作为掩膜，在pMOS区域10A的n阱13的表面区选择性地注入硼。这样就形成围着p型低浓度源极/漏极区域23的p型高浓度源极/漏极区域25。并且，把nMOS区域10B的氮化硅膜21和侧壁膜22作为掩膜，在nMOS区域10B的n阱13的表面区选择性地注入磷。这样就形成围着n型低浓度源极/漏极区域24的n型高浓度源极/漏极区域26。这样就获得了图1所示的结构。此后，用公知的方法形成接触柱、通路柱和内连接件等，从而就能完成本实施方式所涉及的DRAM半导体器件。
根据本实施方式的半导体器件的制造方法，在注入磷之前进行第1退火处理，从而使在nMOS区域10B的非晶硅31的表面区注入了的硼在非晶硅31的厚度方向充分地扩散。因此，能减小在n型多硅层18b的厚度方向的硼浓度分布的差，因而能使栅极电极17具有圆的下边缘41。从而减小CMOS器件的栅极电流，抑制NBTI退化。
制造了本实施方式的半导体器件的样品，测量了n型多硅层18b中的硼浓度分布。图6的曲线(ii)表示结果。从同曲线可知，曲线(ii)所示的半导体器件的样品给出的硼浓度分布，与曲线(i)的相比，具有比较小的最大硼浓度分布和相当大的最小硼浓度分布。这样，本实施方式的半导体器件的样品与现有半导体器件相比，硼浓度分布的差减小了。样品的硼浓度分布的最大值和最小值的比约为80，与图9所示的未掺杂磷的n型多硅层中的相应的比大体上是相同的值。
以上，通过优选实施方式说明了本发明，不过，本发明所涉及的半导体器件及其制造方法不只限于上述实施方式的构成，根据上述实施方式的构成而实施了各种修正和变更的半导体器件及其制造方法也包含在本发明的范围中。

Claims (11)

1.一种半导体器件，包括：
半导体基板；
在该半导体基板上形成了的栅极绝缘膜；以及
具有在该栅极绝缘膜上形成，掺杂硼和磷的作为最下层的硅层的栅极电极，
其中，在所述硅层的厚度方向的硼浓度分布中，硼的最大浓度和最小浓度的比不高于100。
2.根据权利要求1所述的半导体器件，其中，所述硅层为n型，且在所述硅层中，每单位厚度的磷的剂量和每单位厚度的硼的剂量的差不低于1×1020cm-3。
3.根据权利要求1所述的半导体器件，其中，所述半导体器件包括CMOS FET。
4.一种半导体器件的制造方法，包括以下顺序的工序：
在半导体基板上，依次沉积栅极绝缘膜和硅层；
在所述硅层中注入硼；
使所述硅层中注入了的硼通过热处理而进行扩散；
在所述硅层中注入磷；
使至少所述硅层中注入了的磷通过热处理而进行扩散；以及
采用干蚀刻技术对所述硅层进行图形形成。
5.根据权利要求4所述的方法，其中，在900℃及以上的温度下进行所述硼扩散工序。
6.根据权利要求4所述的方法，其中，在900℃及以上的温度下进行所述磷扩散工序。
7.根据权利要求4所述的方法，其中，在所述磷扩散工序和所述图形形成工序之间还包括以下工序：
在所述硅层上沉积含高熔点金属的金属层；以及
在所述金属层上形成含氮化硅的薄膜图形，
其中，所述图形形成工序用所述薄膜图形作为掩膜，再对所述金属层进行图形形成。
8.一种半导体器件的制造方法，包括以下顺序的工序：
在半导体基板上，依次沉积栅极绝缘膜和硅层；
在所述硅层中注入磷；
使所述硅层中注入了的磷通过热处理而进行扩散；
在所述硅层中注入硼；
使至少所述硅层中注入了的硼通过热处理而进行扩散；以及
采用干蚀刻技术对所述硅层进行图形形成。
9.根据权利要求8所述的半导体器件的制造方法，其中，在900℃及以上的温度下进行所述至少硼扩散工序。
10.根据权利要求8所述的半导体器件的制造方法，其中，在900℃及以上的温度下进行所述磷扩散工序。
11.根据权利要求8所述的方法，其中，在所述至少磷扩散工序和所述图形形成工序之间还包括以下工序：
在所述硅层上沉积含高熔点金属的金属层；以及
在所述金属层上形成含氮化硅的薄膜图形，
其中，所述图形形成工序用所述薄膜图形作为掩膜，再对所述金属层进行图形形成。
CN200510136967.3A 2004-12-16 2005-12-16 在栅极电极上具有硅层的半导体器件 Active CN1812103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004363999 2004-12-16
JP2004-363999 2004-12-16
JP2004363999A JP4782411B2 (ja) 2004-12-16 2004-12-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1812103A true CN1812103A (zh) 2006-08-02
CN1812103B CN1812103B (zh) 2011-10-05

Family

ID=36594570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510136967.3A Active CN1812103B (zh) 2004-12-16 2005-12-16 在栅极电极上具有硅层的半导体器件

Country Status (4)

Country Link
US (2) US7598549B2 (zh)
JP (1) JP4782411B2 (zh)
CN (1) CN1812103B (zh)
TW (1) TWI282148B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786762B2 (en) 2012-08-29 2017-10-10 Longitude Semiconductor S.A.R.L. Gate electrode of a semiconductor device, and method for producing same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015211A1 (en) 2006-08-01 2008-02-07 Koninklijke Philips Electronics N.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
JP2009070840A (ja) * 2007-09-10 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
US20090071371A1 (en) * 2007-09-18 2009-03-19 College Of William And Mary Silicon Oxynitride Coating Compositions
KR101028800B1 (ko) * 2009-05-08 2011-04-12 주식회사 하이닉스반도체 듀얼 게이트 불순물 도핑방법 및 이를 이용한 듀얼 게이트 형성방법
US8361848B2 (en) * 2010-04-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Precise resistor on a semiconductor device
KR102046986B1 (ko) 2013-09-27 2019-11-20 삼성전자 주식회사 더미 셀 어레이를 포함하는 반도체 소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2998375A (en) * 1953-01-06 1961-08-29 Kaiser Aluminium Chem Corp Electrode of carbon material from bituminous coal and method of making the same
JPS5123280B2 (zh) * 1972-06-12 1976-07-15
US3871986A (en) * 1973-10-31 1975-03-18 Reynolds Metals Co Joint ramming cement for electrolytic reduction cell cathodes
US4218331A (en) * 1978-07-24 1980-08-19 Gulf Research & Development Company Extreme pressure lubricating compositions
DE2942469C2 (de) * 1979-10-20 1983-09-15 Sigri Elektrographit Gmbh, 8901 Meitingen Kohlenstoffhaltige Kontaktmasse
US4282039A (en) * 1980-06-30 1981-08-04 Reynolds Metals Company Carbon ramming mix
JPS589992A (ja) * 1981-07-09 1983-01-20 Mitsubishi Keikinzoku Kogyo Kk アルミニウム電解炉用陽極ペ−スト
US4466996A (en) * 1982-07-22 1984-08-21 Martin Marietta Corporation Aluminum cell cathode coating method
US4624766A (en) * 1982-07-22 1986-11-25 Commonwealth Aluminum Corporation Aluminum wettable cathode material for use in aluminum reduction cell
ATE31403T1 (de) * 1984-03-07 1988-01-15 Alusuisse Kohlenstoffmasse und verfahren zu deren herstellung.
US5021356A (en) * 1989-08-24 1991-06-04 Delco Electronics Corporation Method of making MOSFET depletion device
US5413689A (en) * 1992-06-12 1995-05-09 Moltech Invent S.A. Carbon containing body or mass useful as cell component
US6194259B1 (en) * 1997-06-27 2001-02-27 Advanced Micro Devices, Inc. Forming retrograde channel profile and shallow LLDD/S-D extensions using nitrogen implants
US5961811A (en) * 1997-10-02 1999-10-05 Emec Consultants Potlining to enhance cell performance in aluminum production
CN1125482C (zh) 1997-10-15 2003-10-22 世界先进积体电路股份有限公司 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法
US6406615B1 (en) * 1998-05-26 2002-06-18 Idemitsu Kosan Co., Ltd. Hydrotreating process for residual oil
US6024863A (en) * 1998-08-17 2000-02-15 Mobil Oil Corporation Metal passivation for anode grade petroleum coke
NZ512075A (en) * 1998-12-16 2003-02-28 Alcan Int Ltd Multi-layer cathode structures
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
JP2002016237A (ja) * 2000-06-27 2002-01-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003031683A (ja) 2001-07-19 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP2003179158A (ja) * 2001-12-10 2003-06-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4094379B2 (ja) * 2002-08-27 2008-06-04 エルピーダメモリ株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786762B2 (en) 2012-08-29 2017-10-10 Longitude Semiconductor S.A.R.L. Gate electrode of a semiconductor device, and method for producing same

Also Published As

Publication number Publication date
US20090233433A1 (en) 2009-09-17
US7598549B2 (en) 2009-10-06
TWI282148B (en) 2007-06-01
JP4782411B2 (ja) 2011-09-28
US20060131622A1 (en) 2006-06-22
JP2006173370A (ja) 2006-06-29
CN1812103B (zh) 2011-10-05
TW200623331A (en) 2006-07-01
US7875518B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
CN1228816C (zh) 高电压自定位mos元件的集成
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1812103A (zh) 在栅极电极上具有硅层的半导体器件
CN1841680A (zh) 半导体器件及其制造方法
CN1894777A (zh) 利用固相外延再生长的具有降低的结泄漏的半导体衬底及其制作方法
CN1731588A (zh) 半导体装置及其制造方法
CN1855545A (zh) Mos晶体管、cmos集成电路器件及相关制造方法
CN1226752A (zh) 具有改善了注入剂的场效应晶体管及其制造方法
CN1866524A (zh) 半导体器件及其制造方法
CN1206712C (zh) 半导体装置的制造方法
CN1825551A (zh) 横向双扩散金氧半导体元件及其制造方法
CN1812076A (zh) 制造半导体器件的方法
CN101047129A (zh) 半导体结构及n型金属氧化物半导体晶体管的形成方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1081832C (zh) 制造金属氧化物半导体场效应晶体管的方法
CN1393935A (zh) 具有小袋的半导体器件及其制造
CN1941418A (zh) 存储单元以及具有该存储单元的半导体非易失性存储器的结构
CN1421908A (zh) 具有浅源极/漏极结区的mos晶体管的制造方法
CN1812060A (zh) 半导体器件的制造方法
CN1832127A (zh) 半导体器件及其制造方法
CN1115729C (zh) 半导体器件及其制造方法
CN1264225C (zh) 具有含氮栅绝缘膜的半导体器件及其制造方法
CN1469478A (zh) 半导体集成电路及其制造方法
CN1977374A (zh) 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法
CN1836318A (zh) 在基于锗的材料上制造氮氧化锗层

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RAMBUS INC.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130422

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130422

Address after: American California

Patentee after: Rambus Inc.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180930

Address after: 14 story A-08, A block, J1 building, two phase of Innovation Industrial Park, Hefei hi tech Zone, Anhui

Patentee after: Hefei Rui Ke Microelectronics Co., Ltd.

Address before: American California

Patentee before: Rambus Inc.