CN1977374A - 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法 - Google Patents
制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法 Download PDFInfo
- Publication number
- CN1977374A CN1977374A CNA2005800218918A CN200580021891A CN1977374A CN 1977374 A CN1977374 A CN 1977374A CN A2005800218918 A CNA2005800218918 A CN A2005800218918A CN 200580021891 A CN200580021891 A CN 200580021891A CN 1977374 A CN1977374 A CN 1977374A
- Authority
- CN
- China
- Prior art keywords
- layer
- base
- separator
- described method
- planar spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 72
- 238000002161 passivation Methods 0.000 claims description 15
- 238000009434 installation Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005192 partition Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 19
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Abstract
本发明涉及制造平面隔离物、相关的双极晶体管和相关的BiCMOS电路装置的方法，其中，在牺牲掩模(2)形成后，在基板(1)上形成第一和第二个隔离层(3、4)，并且第一和第二个隔离层结合成一体。为了在第二个隔离层(4)上产生辅助隔离物(4S)，进行第一个各向异性蚀刻过程。然后，为了产生平面隔离物(PS)，借助于辅助隔离物(4S)，进行第二个各向异性蚀刻过程，从而有可能自由选择由此产生的平面隔离物(PS)的高度，其中的平面性可大大简化该过程的后续部分。本发明方法使得制造改善电特性的元件成为可能。
Description
技术领域
本发明涉及制造一个平面隔离物的方法，涉及一个相关的双极晶体管及一个相关的BiCMOS电路装置，特别是涉及在BiCMOS电路中制造具有改良电特性的自动调节单-多双极晶体管的方法。
背景技术
在双极晶体管中，为了获得很高的截止频率并减小射频噪声，必须以尽可能低的电阻，与本征基极的部位保持接触并连接。这一点通过尽可能短的基极连接，最好是自动调节，这样特别有利，并且具有低电阻。
在所谓的“单-多双极晶体管”的情况下，通常以光刻方式，也就是说不是采用自动调节的方式限定这一基极连接区域。举例来说，把以光刻方式限定的发射极柱块用作适合于基极接触的注入硬掩模。由于本征基极的掺杂确定了双极晶体管的电流增益，因此不能被选定为一个无限高的值。如果基极的连接以及/或者直接接触本征基极的基极连接区域不是通过一个专用的、重掺杂多晶硅层形成的(该层允许以自动调节方式与本征基极形成接触)，则基极连接通常是依靠例如光致抗蚀掩模，通过离子注入技术，进行重掺杂的。在这种情况下，基极连接的重掺杂成分和有效晶体管区域之间的最小距离取决于光刻技术的公差。为此，像这种“单-多双极晶体管”中的基极连接具有较高的电阻，因为重掺杂连接区域通过这个比较长的区域连接到本征基极，该区域只是用本征基极的低掺杂剂浓度进行掺杂。
因此，常规双极晶体管常常用两层多晶硅提供接触，一层用于发射极接触，一层用于基极接触。在这种情况下，通过重掺杂的基极连接多晶硅，蚀刻一个发射极窗口以确定发射极和本征基极之间的实际接触面积。从而基极连接以自动调节方式，自动定位于已经确定了本征基极的发射极窗口的旁边。在这一变化方式中，通过从基极连接多晶硅到本征基极的外扩散，获得了低电阻的基极连接。
在一个常规单-多双极晶体管中，专用的多晶硅沉积物或一层专用多晶硅层，仅仅用于发射极接触，基极连接区域通常用光刻确定，并且通过注入，进行重掺杂。由于这一过程的结果不是自动调节，因此包括了光刻技术的所有波动及公差。
发明内容
因此，本发明所解决的技术问题在于提供一种产生一个平面隔离物、一个相关的双极晶体管及一个相关的BiCMOS电路装置的方法，通过该方法，可以有成本效益地制造具有改善的电特性的半导体元件。
按照本发明，这一技术问题中关于平面隔离物的部分，通过权利要求1所述的方法得以实现；关于相关的双极晶体管的部分，通过权利要求6所述的方法得以实现；关于相关的BiCMOS电路装置的部分，通过权利要求15所述的方法得以实现。
平面隔离物利用辅助隔离物产生，这一过程在第一个各向异性蚀刻步骤完成之后进行，以便从第一个隔离层侧壁上的第二个隔离层产生辅助隔离物，并且在从第一个隔离层的第二个各向异性蚀刻步骤之后，特别是通过在安装表面上形成牺牲掩模，随后形成的第一个隔离层和最后形成的第二个隔离层，借助于这些平面隔离物，可以用非常简单的方式完成很多自动调节过程，从而使元件，特别是双极晶体管的电特性得到改善。
平面隔离物的层厚度最好基本保持不变，其宽度通过第一个和第二个隔离层的层厚度的和来确定。
辅助隔离物及牺牲掩模最好由同样的材料组成，以便在除去辅助隔离物的同时，也可以除去牺牲掩模，在介绍双极晶体管时所描述的发射极窗口可以从而非常简单地产生。
对于如上所述的具有平面隔离物的双极晶体管的产生方法，结果只需要形成一层基极半导体层作为半导体基板上的基极层，起集电极层的作用，以便产生安装物质；在该情况下，形成牺牲掩模之后，进行基极连接注入，以便形成低电阻基极连接区域，并且在基极层中的本征基极被遮盖的情况下，一旦牺牲掩模减小，就形成用作发射极层的发射极半导体层，并建立在安装基板及平面隔离物的表面。这使得最佳基极连接，例如合理的p掺杂本征基极，通过一个自动调节过程形成(内部基极通常掺杂到大约1E18～1E19，外部基极大约为1E20或更多)。内部基极最好这样掺杂，一方面，电流增益足够高并且二极管漏电流足够小，这一点通过低基极掺杂加以保证。另一方面，内部基极也应具有足够低的电阻，特别是为了使射频噪声降低。
此外，此处的所有陈述不仅适用于npn晶体管，也就是p掺杂基极，而且原则上也适用于pnp晶体管，在那种情况下，基极将会是n掺杂。
此外，在这种情况下基极可以通过注入或外延形成。
因此，至少有一部分牺牲掩模可以确定一个发射极窗口区域，用于确定具有本征基极的发射极层的接触面积，其中外部隔离物可以形成在牺牲掩模的侧壁上，以及/或者内部隔离物可以形成在平面隔离物的侧壁上，以便确定低电阻基极连接区域和发射极窗口区域内的本征基极之间的预定距离。这样就能保证基极接触注入只进入低质量基极层区域，例如多晶结构，而有效发射极窗口总是位于基极层和/或合理掺杂的基极半导体层的单晶材料的上面或上方。
因此，基极半导体层最好至少在发射极窗口区域外延生长，作为单晶化合物半导体层，特别是SiGe或SiGe:C半导体层。
对于BiCMOS电路装置的产生方法，首先在半导体基板中的场效应晶体管区域内，至少形成一个部分完成的场效应晶体管结构，并且用薄钝化层钝化，在除去或打开半导体基板的至少一个双极晶体管区域中的钝化层之后，进行如上所述的产生带有平面隔离物的双极晶体管的过程。特别是在像这样的BiCMOS电路装置的情况下，这样可以从平面隔离物得到特别的好处，因为通常出现在场效应晶体管区域的位置上的主要差异，没有在半导体基板的双极晶体管区域中的双极晶体管的产生中引起任何问题。结果，BiCMOS电路第一次能够以改善的电特性及降低的生产成本产生。
在除去钝化层之后，可以较好地在双极晶体管区域内进行子集电极的注入，以便在半导体基板中形成埋入的子集电极，从而进一步改善电特性，而且没有任何附加成本。特别是在带有射频和/或高压双极晶体管的BiCMOS电路的情况下，像这种埋入的子集电极的产生可以基于现有光刻水平容易地实施，并且成本效能合算。
本发明还可以进一步作更有利的改进，将在从属权利要求中进一步说明。
附图说明
下文中将利用典型实施方案并参考附图，对本发明进行更详细的说明，其中：
图1A～1F表示简化的剖面图，以便举例说明产生平面隔离物的方法。
图2A～2F表示简化的剖面图，以便举例说明产生带有平面隔离物的双极晶体管的方法。
图3A～3J表示简化的剖面图，以便举例说明产生按照本发明的带有平面隔离物的BiCMOS电路装置的方法。
具体实施方式
下列图形描述说明了按照本发明产生一个平面隔离物的概念，特别是当一个平面隔离物用在双极晶体管及相关的BiCMOS电路装置时。
特别是，牺牲掩模用作注入硬掩模和基础，从而使平面隔离物可以采用自动调节的方式形成，用来将多个区域和尽可能接近的一个区域连接起来，这一区域以后还将说明，例如单-多双极晶体管的本征基极。
首先，按照本发明的产生一个平面隔离物方法，特别是产生平面外部隔离物的方法，将参照图1A～1F进行说明。在下文中，“平面外部隔离物”一词表示在掩模柱块的侧壁上形成的一个基本上是平板的平面隔离物。
如图1A所示，首先在安装基板1上形成一个牺牲掩模2，例如在整个面积上沉积一层Si3N4层，然后通过传统的光刻方法而制成，也就是说，采用光刻剂进行蚀刻，这一点在图中未予显示。其结果是形成了牺牲掩模2，如图1A中所示，例如，牺牲掩模2具有两个氮化物柱块，彼此之间隔开一个短距离，或者，例如也可以是位于右边彼此隔开一个长距离。
如图1B所示，一旦该牺牲掩模2形成，第一个隔离层3首先在安装基板1和牺牲掩模2的表面上形成。举例来说，在这种情况下共形地沉积一层SiO2，作为第一个隔离层3。该第一个隔离层3的厚度在这种情况下应该相当小，使中间的间隔不至于被完全填充，即使在牺牲掩模的短距离区域内也是如此。
然后，如图1C所示，在第一个隔离层3的表面形成第二个隔离层4。举例来说，第二个隔离层4再次沉积后，最好包含一层Si3N4。第二个隔离层4的厚度最好大于第一个隔离层3的厚度，在该过程中，牺牲掩模2之间的短距离的区域完全封闭，同时，图1C中所显示的右手边的牺牲掩模2的各分区之间的长距离区域，也没有完全填满。
如图1D所示，正在进行第一个各向异性蚀刻步骤，以便从第一个隔离层3侧壁上的第二个隔离层4，形成辅助隔离物4S。更确切地说，在这种情况下，采用传统的隔离物蚀刻工艺，例如干法蚀刻工艺(RIE，反应离子蚀刻)，将第二个隔离层4除去，直到只保留图1D中所示的辅助隔离物4S时为止。在这种情况下，第一个隔离层3最好用作终点识别。更确切地说，结果是当排气中可以探测到第一个隔离层3的成分时，各向异性的第一蚀刻步骤即告结束。
如图1E所示，这时进行第二个各向异性蚀刻步骤，以便利用辅助隔离物4S，从第一个隔离层3产生实际的平面隔离物PS，再一次对第一个隔离层3施加干法蚀刻工艺，例如反应离子蚀刻。在这种情况下，这个第二个各向异性蚀刻步骤的终点，最好是通过预先确定的时间间隔来规定，在该时间间隔期间，由辅助隔离物4S覆盖的平面隔离物PS的面积I具有的层厚，基本上和平面隔离物PS未被覆盖、因而进行蚀刻的面积II的层厚相同。
在辅助-隔离物4S除去之后，产生图1F中所示的剖面图，其中，一个平面隔离物PS基本上在牺牲掩模2的侧壁的下部分形成。平面隔离物的宽度基本上由第一和第二个隔离层3和4的层厚的总和组成(只要牺牲块柱之间有足够的距离)，其高度基本上相当于第一个隔离层3的层厚。
这种平面隔离物PS提供了很多新的隔离、接触和注入能力，使元件的电特性得到改善，下文中将参照图2A～2F详细描述。
图2A～2F表示简化的剖面图，以便说明具有平面隔离物的双极晶体管的产生方法，其中相同的参考符号代表图1中相同或对应的元件或层，因此不再对它们进行描述。
如图2A所示，安装基板1包含一个起集电极层CS作用的半导体基板，例如是n掺杂；以及一个在其上形成的基极半导体层，例如是适度或轻微p掺杂，以后起基极层BS作用。对于半导体基板或集电极层CS，一个n掺杂硅基板最好生长在半导体基板CS表面，一个外延生长的单晶p掺杂硅层最好生长在半导体基板CS表面作为基极层BS，形成双极晶体管的基极，或者将一个硅基板的注入面积用于此目的。
一旦牺牲掩模在基极层BS表面形成，就进行基极连接注入过程IBA，如图2A所示，以便沿着牺牲掩模和/或牺牲掩模2的柱块的旁边形成低电阻基极连接区域BA。具有较高电阻的本征基极BI，在注入过程期间，同时在发射极窗口区域EF内(本征基极最好甚至在隔离物加工之前形成)，被牺牲掩模2的保护遮盖。由于在此区域中缺乏注入，本征基极基本上具有与最初生长的外延基极层一样的掺杂，即轻微p掺杂基极半导体层。
如图2B～2E所示，此时进行与图1B～1E相同的步骤，其结果是在牺牲掩模2的侧壁上的下面区域形成平面隔离物PS。只要辅助隔离物4S和牺牲掩模2用相同的材料构成，例如Si3N4，它们就可以在其后的一个过程中，通过氮化物剥离，同时除去。
如图2F所示，一旦牺牲掩模2和辅助隔离物4S除去后，发射极半导体层5就形成在半导体晶片或安装基板1的表面，也就是在平面隔离物PS和本征基极BI的表面，于是产生图2F中所示的构造的发射极层5E。在这种情况下，原位掺杂多晶硅最好沉积在整个面积上，作为发射极半导体层5，然后进行光刻构造，从而使发射极层5E仅在发射极窗口区域EF内与本征基极BI接触并联系，此外则通过安装基板1基本上与平面隔离物PS隔离。
图2F中所示的安装基板1的第二(或右手及重掺杂)外露面积，是在这种情况下用作基极连接区域BA的接触面积，该面积此时经自动调节正好对准双极晶体管的本征基极BI。
这导致特别高的截止频率，在该情况下，特别是，可能会减小射频噪声。而且，由于平面隔离物的高度可以设置为很低，因此双极晶体管的发射极E的连接电阻也非常低。结果是可以用特别简单而有成本效益的方式来制造具有优良电特性的单-多双极晶体管。
此外，像这样的双极晶体管特别适合于集成到所谓BiCMOS电路装置中。
图3A～3J表示简化的剖面图，以便说明BiCMOS电路装置的产生方法，在BiCMOS电路装置中，带有按照本发明的平面隔离物的一个双极晶体管集成到一个具有场效应晶体管的电路中，特别是一个CMOS电路。在这种情况下，相同的参考符号表示图1和2中相同或对应的元件或层，因此不再在下文中对它们进行描述。
图3A表示一个BiCMOS电路装置，例如当其用于CMOS电路中双极晶体管集成时的简化剖面图。半导体基板10，在这种情况下最好是硅半导体基板，具有所谓开槽隔离STI(浅开槽隔离)，作为规定半导体基板10活动区的隔离沟槽，其中，半导体基板，例如，是一个半导体晶片。在这种情况下，场效应晶体管FET至少有部分完成在单晶半导体基板10的场效应晶体管区域内，包括其控制电极及栅极G、栅极电介质GD，以及有时可能具有的栅极隔离物GS(通常，源极/漏极区注入，只是在其后退火，为的是不经受双极晶体管加工的热聚集，也就是说，在过程中的这一刻，栅极已经具有了隔离物，而源极/漏极还没有注入)。像这样的CMOS场效应晶体管在此不再详细描述，因为对于精通本项技术的人士来说，这些都是一般常识。
然后，为了提供隔离和钝化，最好在半导体基板10表面的整个面积上，就是说，也在双极晶体管区域的表面，形成一层薄钝化层11。这个电介质钝化层，例如由SiO2层11A组成，直接在安装基板10、和/或其隔离开槽STI、或栅极叠层上形成。此外，可以在钝化层元件11A的表面上沉积一层Si3N4层11B，这两层基本上用来保护场效应晶体管区域。
如图3B所示，在随后的步骤中，在晶片或安装基板10的整个面积上施加一层掩模层12，并且为了暴露双极晶体管区域而确定其结构。举例来说，光学抗蚀剂被离心分离在整个面积上并进行光刻构造，其结果是，利用掩模和/或光学抗蚀剂12，可以除去双极晶体管区域内的钝化层11。举例来说，在这种情况下，钝化层11的氮化物/氧化物叠层可以经受湿或干法蚀刻。此外，可能仍然存在的任何栅极电介质层(图中未显示)也可以在这一点除去，通常是所谓的栅极氧化物。
双极晶体管区域内的钝化层11除去之后，如图3B所示的子集电极注入过程ISC可利用光学抗蚀剂12，选择在半导体基板10中进行，以便形成埋入的子集电极SC。举例来说，在这种情况下，可以对子集电极SC和对应于此区域的埋层，进行高能量注入。
如图3C所示，然后按照如上所述的方法步骤形成双极晶体管，如图2所示。
此时，一个用于基极半导体层13(举例来说，该层为轻微p掺杂)的外延生长的非选择性的基极外延工序，最好在半导体基板10上的双极区域中进行，其中，基本为多晶的半导体材料外延生长在氧化物填充的隔离沟槽STI的表面；另一方面，单晶半导体材料作为基极半导体层13(举例来说，该层为P掺杂)，生长在单晶半导体基板10的表面。举例来说，这一外延生长期间，一层化合物半导体，特别是SiGe或SiGe:C，可以形成作为基极半导体层13。此外，一层电介质覆盖层14可在这个基极半导体层13的表面形成，并且包含，例如，一层直接形成在基极半导体层13(举例来说，该层为p掺杂)表面的氧化物层14A，和一层形成在氧化物层14A表面的氮化物层14B，这些层合起来作为基极层BS。
在一个图中未表示的进一步的光刻步骤中，对这个包含13和14两层的基极层BS进行构造，例如，在双极晶体管区域进行光刻，或者从半导体晶片的其它区域，例如场效应晶体管区域移除，如此产生图3C中所示的剖面图。
如图3D所示，此时已形成牺牲掩模2，用来确定发射极窗口区域的牺牲掩模2的柱块，最好放在基极半导体层13的单晶区域的上方。在这种情况下，在基极接触光刻工艺中，最好再一次配合使用一层比较厚的氮化物层，以便构造氮化物牺牲掩模2。
如图3E所示，现在进行基极连接注入步骤IBA，以便形成低电阻基极连接区域BA，该区域大体上在基极半导体层13的多晶区域内。
为了要确定基极半导体层13(举例来说，该层为p掺杂)内的低电阻基极连接区域BA与被牺牲掩模2覆盖的在发射极窗口区域EF中的本征基极BI之间的预定距离，外部隔离物AS可选择用传统方式形成在牺牲掩模的侧壁上，或形成在发射极窗口EF的柱块2上。这样的外部隔离物从而限制了基极连接注入IBA的注入区域。这样使得能够确保基极连接注入IBA只进入基极半导体层13的多晶区域。牺牲柱块2下面的面积中的有效发射极窗口EF从而总是位于单晶区域，因而能可靠地防止位移的横向移动进入活动内部基极BI的区域。
如图3F所示，然后将第一个隔离层3(举例来说，该层由一个氧化物层组成)及第二个隔离层4(举例来说，该层由一个氮化物层组成)，沉积在半导体晶片或半导体基板10的表面的整个面积上。
当第一个各向异性(即定向的)蚀刻过程在第一个隔离层3上采用终点识别方式进行时，第二个隔离层4则进行深蚀刻，从而在第一个隔离层3的侧壁上形成辅助隔离物4S，如图3G所示。在这种情况下，最好再次使用干法蚀刻方法，特别是RIE方法，在该过程期间，除了采用精确的终点识别方式外，还可以进行过蚀刻。
如图3H所示及以上所述，在氧化物层和/或第一个隔离层3上进行第二个各向异性蚀刻过程，特别是干法蚀刻过程，直到近似的平面隔离物PS形成。更确切地说，在第一个隔离层3上直接进行深蚀刻，在这种情况下根据经验确定时间间隔，直到被辅助隔离物4S覆盖的平面隔离物的区域基本上具有和平面隔离物PS的外露区域相同的层厚时为止。
如图3I所示，然后除去辅助隔离物4S、牺牲掩模2、电介质覆盖层14上的氮化物层14B以及钝化层11上的氮化物层11B。由于这些层最好都是由相同材料组成，所以能够便利地同时在一个方法步骤中除去，或者是进行一次氮化物剥离。
如图3J所示，此时可以选择再次在平面隔离物PS的侧壁上，通过传统的隔离物技术形成一个内部隔离物IS，以便确定低电阻基极连接区域BA和发射极窗口区域EF中的本征基极BI之间的预定距离，在这种情况下，进入活动内部基极区域的横向位移可以再一次用与外部隔离物AS相同的方式来可靠地防止。此外，基极半导体层13的重掺杂和轻微掺杂的区域之间的距离，同样可以这样以规定的方式设置。举例来说，这个内部隔离物IS可以是L形，从而允许用规定的方式，进一步减小实际有效的发射极窗口区域。
然后进行下一个蚀刻步骤，以便除去发射极窗口区域内的氧化物层14A，在这种情况下，举例来说，可以采用一种湿法蚀刻过程。在这种情况下，在钝化层11上的较厚的氧化物层11A同时去薄，但没有完全除去。最后，沉积原位掺杂多晶硅，作为发射极层5，借助于传统的光刻方法进行构造，并且在暴露的氧化物上进行蚀刻步骤，以便形成图示的发射极区域5E。
这导致BiCMOS电路装置的双极晶体管具有优良的电特性，而且可以成本-效果合算地进行生产。
本发明已经在上面参照一个BiCMOS电路装置以及一个具有平面隔离物的npn双极晶体管进行了说明。但是，本发明并不局限与此，而且同样地覆盖其他半导体元件，特别是采用了基本是平面的外部隔离物的pnp晶体管。这种情况的主要优点是，与传统隔离物相比，平面隔离物的高度可自由设置，并且基本上只依赖第一个隔离层的沉积厚度。此外，基本为平面的隔离物的平面性或者说它的平面简化了过程的其余部分。
Claims (18)
1、制造平面隔离物(PS)的方法，该方法包含以下步骤：
a)在安装基板(1)上形成牺牲掩模(2)；
b)在安装基板(1)和牺牲掩模(2)的表面形成第一个隔离层(3)；
c)在第一个隔离层(3)的表面形成第二个隔离层(4)；
d)从第一个隔离层(3)侧壁上的第二个隔离层(4)，进行第一个各向异性蚀刻步骤，产生辅助隔离物(4S)；
e)利用辅助隔离物(4S)，从第一个隔离层(3)进行第二个各向异性蚀刻步骤，以便产生平面隔离物(PS)；
f)除去辅助隔离物(4S)。
2、权利要求1所述的方法，其特征在于，进行第二个各向异性蚀刻步骤使得：被辅助隔离物(4S)覆盖的平面隔离物(PS)的区域(I)基本上具有和平面隔离物(PS)未被覆盖的区域(II)相同的层厚。
3、权利要求1或2所述的方法，其特征在于，第二个各向异性蚀刻步骤的结束由预定时间间隔确定。
4、权利要求1～3之一所述的方法，其特征在于，辅助隔离物(4S)和牺牲掩模(2)由相同的材料组成，牺牲掩模(2)也在步骤(f)中同时除去。
5、权利要求1～4之一所述的方法，其特征在于，牺牲掩模(2)由Si3N4组成，第一个隔离层(3)包含SiO2，第二个隔离层(4)包含Si3N4。
6、制造具有平面隔离物(PS)的双极晶体管的方法，该方法包含以下步骤：
在作为集电极层(CS)的一个半导体基板上，形成具有基极半导体层(13)的基极层(BS)，以便产生安装基板(1)；
按照权利要求1～5之一所述那样制造平面隔离物(PS)，其中
在形成牺牲掩模(2)之后，进行基极连接注入(I-BA)，以便在基极层(BS)中形成低电阻基极连接区域(BA)及电阻比它高的本征基极(BI)，
在除去牺牲掩模(2)之后，形成一个用作发射极层(5E)的发射极半导体层并构造在安装基板(1)和平面隔离物(PS)的表面。
7、权利要求6所述的方法，其特征在于，至少一部分牺牲掩模(2)用来确定发射极窗口区域(EF)，以规定发射极层(5E)和本征基极(BI)的接触区域。
8、权利要求7所述的方法，其特征在于，外部隔离物(AS)形成在牺牲掩模(2)的侧壁上，以及/或者内部隔离物(IS)形成在平面隔离物(PS)的侧壁上，以便确定低电阻基极连接区域(BA)和发射极窗口区域(BF)内的本征基极(BI)之间的预定距离。
9、权利要求7～8之一所述的方法，其特征在于，基极半导体层(13)至少在发射极窗口区域(EF)中外延生长为单晶半导体层。
10、权利要求7～8之一所述的方法，其特征在于，通过在硅基板中进行注入，使基极半导体层(13)至少在发射极窗口区域(EF)内形成为单晶半导体层。
11、权利要求6～10之一所述的方法，其特征在于，基极半导体层(13)由一种化合物半导体组成，特别是SiGe或SiGe:C。
12、权利要求6～11之一所述的方法，其特征在于，在基极层(BS)形成期间，电介质覆盖层(14)在基极半导体层(13)表面形成。
13、权利要求12所述的方法，其特征在于，覆盖层(14)具有一个形成在基极半导体层(13)表面上的SiO2层(14A)，以及形成在SiO2层上的Si3N4层(14B)。
14、权利要求6～13之一所述的方法，其特征在于，用作发射极层(5E)的发射极半导体层是原位掺杂或注入的多晶半导体层，特别是多晶硅层。
15、制造BiCMOS电路装置的方法，该方法包含以下步骤：
准备半导体基板(10)；
在半导体基板(10)的场效应晶体管区域中，形成至少部分完成的场效应晶体管(FET)；
在半导体基板(10)表面及场效应晶体管结构上方形成钝化层(11)；
在至少一个双极晶体管区域中除去钝化层(11)，以便暴露半导体基板(11)；
按照权利要求6～14之一所述那样，在半导体基板(10)的暴露的区域上，形成具有平面隔离物的双极晶体管。
16、权利要求15所述的方法，其特征在于，在半导体基板(10)准备期间，形成隔离沟槽(STI)，以便确定单晶半导体基板(10)中的活性区域；在基极半导体层(13)形成期间，在隔离沟槽(STI)表面形成由多晶半导体材料组成的区域，此外形成一个由单晶半导体材料组成的区域。
17、权利要求15或16之一所述的方法，其特征在于，辅助隔离物(4S)、牺牲掩模(2)和覆盖层(14B)的至少上半部分由一种同样的材料组成，并在同时予以去除。
18、权利要求15～17之一所述的方法，其特征在于，除去钝化层(11)之后，在双极晶体管区域内进行子集电极注入步骤(ISC)，以便在半导体基板(10)中形成埋入的子集电极(SC)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004021241.4 | 2004-04-30 | ||
| DE102004021241A DE102004021241A1 (de) | 2004-04-30 | 2004-04-30 | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1977374A true CN1977374A (zh) | 2007-06-06 |
| CN100524700C CN100524700C (zh) | 2009-08-05 |
Family
ID=34967924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800218918A Expired - Fee Related CN100524700C (zh) | 2004-04-30 | 2005-04-22 | 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7709339B2 (zh) |
| EP (1) | EP1741133B1 (zh) |
| CN (1) | CN100524700C (zh) |
| AT (1) | ATE517432T1 (zh) |
| DE (1) | DE102004021241A1 (zh) |
| WO (1) | WO2005109494A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004021241A1 (de) | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
| US7550787B2 (en) * | 2005-05-31 | 2009-06-23 | International Business Machines Corporation | Varied impurity profile region formation for varying breakdown voltage of devices |
| IT1391861B1 (it) * | 2008-09-10 | 2012-01-27 | St Microelectronics Rousset | Processo per la realizzazione di un dispositivo di memoria includente un transistore verticale bipolare a giunzione ed un transistore cmos con spaziatori |
| US9312369B2 (en) * | 2014-06-04 | 2016-04-12 | Infineon Technologies Dresden Gmbh | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure |
| DE102015208133B3 (de) | 2015-04-30 | 2016-08-18 | Infineon Technologies Ag | BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung |
| DE102017216214B4 (de) * | 2017-09-13 | 2019-05-09 | Infineon Technologies Ag | Verfahren zur Herstellung eines kombinierten Halbleiterbauelements |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057455A (en) * | 1989-11-30 | 1991-10-15 | At&T Bell Laboratories | Formation of integrated circuit electrodes |
| DE59005820D1 (de) * | 1990-01-08 | 1994-06-30 | Siemens Ag | Verfahren zur Herstellung eines selbstjustierten Emitter-Basis-Komplexes. |
| US6096657A (en) * | 1998-03-31 | 2000-08-01 | Imec Vzw | Method for forming a spacer |
| FR2804247B1 (fr) * | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US6784467B1 (en) * | 2002-08-13 | 2004-08-31 | Newport Fab, Llc | Method for fabricating a self-aligned bipolar transistor and related structure |
| US6534372B1 (en) * | 2000-11-22 | 2003-03-18 | Newport Fab, Llc | Method for fabricating a self-aligned emitter in a bipolar transistor |
| US6534371B2 (en) | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
| US20020197807A1 (en) | 2001-06-20 | 2002-12-26 | International Business Machines Corporation | Non-self-aligned SiGe heterojunction bipolar transistor |
| US6586307B1 (en) | 2002-02-14 | 2003-07-01 | Newport Fab, Llc | Method for controlling an emitter window opening in an HBT and related structure |
| US6869854B2 (en) | 2002-07-18 | 2005-03-22 | International Business Machines Corporation | Diffused extrinsic base and method for fabrication |
| KR100486112B1 (ko) | 2002-08-02 | 2005-04-29 | 매그나칩 반도체 유한회사 | 바이 씨 모스 트랜지스터의 제조방법 |
| US6939770B1 (en) * | 2003-07-11 | 2005-09-06 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process |
| DE102004021241A1 (de) | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
-
2004
- 2004-04-30 DE DE102004021241A patent/DE102004021241A1/de not_active Ceased
-
2005
- 2005-04-22 AT AT05743044T patent/ATE517432T1/de active
- 2005-04-22 WO PCT/EP2005/051805 patent/WO2005109494A1/de active Application Filing
- 2005-04-22 EP EP05743044A patent/EP1741133B1/de not_active Not-in-force
- 2005-04-22 CN CNB2005800218918A patent/CN100524700C/zh not_active Expired - Fee Related
-
2006
- 2006-10-27 US US11/553,923 patent/US7709339B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004021241A1 (de) | 2005-11-17 |
| US7709339B2 (en) | 2010-05-04 |
| EP1741133B1 (de) | 2011-07-20 |
| WO2005109494A1 (de) | 2005-11-17 |
| ATE517432T1 (de) | 2011-08-15 |
| US20070161176A1 (en) | 2007-07-12 |
| EP1741133A1 (de) | 2007-01-10 |
| CN100524700C (zh) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1311526C (zh) | 掩模数目减少的mos栅控器件生产工艺 | |
| CN1041365C (zh) | 变容二极管的制作方法 | |
| CN1228816C (zh) | 高电压自定位mos元件的集成 | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| CN1288745C (zh) | 具有提升的非本征基极的双极晶体管及其形成方法 | |
| US6020246A (en) | Forming a self-aligned epitaxial base bipolar transistor | |
| CN1225796C (zh) | 双载子晶体管及其制造方法 | |
| CN1661785A (zh) | 场效应晶体管及其制造方法 | |
| CN1624928A (zh) | 双极晶体管及其制造方法 | |
| CN101047129A (zh) | 半导体结构及n型金属氧化物半导体晶体管的形成方法 | |
| CN1206712C (zh) | 半导体装置的制造方法 | |
| CN1589499A (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| CN101043053A (zh) | 具有改善性能的功率半导体器件和方法 | |
| CN1276502C (zh) | 用场效应管和双极基极多晶硅层制造多晶硅电容器的方法 | |
| CN1977374A (zh) | 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法 | |
| US8450179B2 (en) | Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication | |
| CN1763909A (zh) | 绝缘硅基板上单片集成铅直装置制造方法 | |
| CN1171292C (zh) | 在制造硅双极晶体管时制作基极区和开发射极窗口的方法及硅双极晶体管 | |
| CN1197148C (zh) | 异质结bicoms集成电路的制造方法 | |
| CN1463034A (zh) | 半导体结构和处理这种结构的方法 | |
| CN1283012C (zh) | 双极性晶体管及其制造方法 | |
| CN1767160A (zh) | 半导体装置的制造方法 | |
| CN1656608A (zh) | 非自对准SiGe异质结双极晶体管 | |
| CN1012774B (zh) | 利用cmos工艺制造双极型晶体管 | |
| CN1094658C (zh) | 功率半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20210422 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |