DE102017216214B4 - Verfahren zur Herstellung eines kombinierten Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines kombinierten Halbleiterbauelements Download PDF

Info

Publication number
DE102017216214B4
DE102017216214B4 DE102017216214.7A DE102017216214A DE102017216214B4 DE 102017216214 B4 DE102017216214 B4 DE 102017216214B4 DE 102017216214 A DE102017216214 A DE 102017216214A DE 102017216214 B4 DE102017216214 B4 DE 102017216214B4
Authority
DE
Germany
Prior art keywords
cmos
protective layer
semiconductor substrate
region
layer stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017216214.7A
Other languages
English (en)
Other versions
DE102017216214A1 (de
Inventor
Dmitri Alex Tschumakow
Claus Dahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017216214.7A priority Critical patent/DE102017216214B4/de
Priority to US16/129,201 priority patent/US11195766B2/en
Priority to CN201811063534.3A priority patent/CN109494193B/zh
Publication of DE102017216214A1 publication Critical patent/DE102017216214A1/de
Application granted granted Critical
Publication of DE102017216214B4 publication Critical patent/DE102017216214B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Abstract

Ausführungsbeispiele sehen ein Verfahren zur Herstellen eines kombinierten Halbleiterbauelements vor. Das Verfahren weist einen Schritt des Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt des Bereitstellens einer Schutzschicht oder eines Schutzschichtstapels in einem Nicht-CMOS-Bereich des Halbleitersubstrats auf, wobei der Nicht-CMOS-Bereich ein für ein Nicht-CMOS-Bauelement reservierter Teil des Halbleitersubstrats ist. Ferner weist das Verfahren einen Schritt des zumindest teilweise erfolgenden Herstellens eines CMOS-Bauelements in einem CMOS-Bereich des Halbleitersubstrats auf, wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich voneinander unterscheiden. Ferner weist das Verfahren einen Schritt des Beseitigens der Schutzschicht oder des Schutzschichtstapels, um das Halbleitersubstrat in dem Nicht-CMOS-Bereich freizulegen, auf. Ferner weist das Verfahren einen Schritt des Herstellens eines Nicht-CMOS-Bauelements in dem Nicht-CMOS-Bereich des Halbleitersubstrats auf.

Description

  • Verfahren zur Herstellung eines kombinierten Halbleiterbauelements.
  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf ein Verfahren zur Herstellung eines kombinierten Halbleiterbauelements, das einen CMOS-Abschnitt und einen Nicht-CMOS-Abschnitt aufweist. Manche Ausführungsbeispiele beziehen sich auf ein Verfahren zum Schutz eines Bipolartransistorbereichs in einem BiCMOS-Prozess vor einer CMOS-Bearbeitung.
  • Hintergrund der Erfindung
  • Ein BiCMOS-Bauelement integriert ein bipolares Bauelement und ein CMOS-Bauelement (CMOS = complementary metal-oxid semiconductor, komplementärer Metall-Oxid-Halbleiter). Die BiCMOS-Integration des Standes der Technik verwendet eine gemischte Bearbeitung der bipolaren und der CMOS-Bauelemente. Die entsprechenden Bipolar- und CMOS-Schritte werden abwechselnd angewendet, so dass gewisse Schritte gemeinsam sind und nicht voneinander getrennt werden können.
  • Die Druckschrift DE 10 2004 021 241 A1 offenbart ein Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen biCMOS-Schaltungsanordnung, wobei die erste und die zweite Spacerschicht auf einem Substrat ausgebildet werden, nachdem eine Opfermaske ausgebildet wird und die erste und die zweite Spacerschicht verkörpert werden. Zum Erzeugen von Hilfs-Spacern auf der zweiten Spacerschicht wird ein erstes anisotropes Ätzverfahren durchgeführt. Anschließend wird anhand der Hilfs-Spacer (4S) ein zweites anisotropes Ätzverfahren Zum Erzeugen eines planaren Spacers (PS) durchgeführt, wodurch es möglich wird, die Höhe des somit erzeugten planaren Spacers (PS) frei zu wählen, wobei die Planarität desselben die Fortführung des Prozesses sehr stark vereinfacht. Das erfindungsgemäße Verfahren ermöglicht es, Komponenten zu erzeugen, die verbesserte elektrische Eigenschaften aufweisen.
  • Kurzdarstellung der Erfindung
  • Ausführungsbeispiele sehen ein Verfahren zur Herstellung eines kombinierten Halbleiterbauelements vor. Das Verfahren weist einen Schritt des Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt des Bereitstellens einer Schutzschicht oder eines Schutzschichtstapels in einem Nicht-CMOS-Bereich des Halbleitersubstrats auf. Ferner weist das Verfahren einen Schritt des zumindest teilweise erfolgenden Herstellens eines CMOS-Bauelements in einem CMOS-Bereich des Halbleitersubstrats auf, wobei sich der Nicht-CMOS-Bereich und der CMOS-Bereich voneinander unterscheiden. Ferner weist das Verfahren einen Schritt des Beseitigens der Schutzschicht oder des Schutzschichtstapels, um das Halbleitersubstrat in dem Nicht-CMOS-Bereich freizulegen, auf. Ferner weist das Verfahren einen Schritt des Herstellens eines Nicht-CMOS-Bauelements in dem Nicht-CMOS-Bereich des Halbleitersubstrats auf.
  • Figurenliste
    • 1 zeigt ein Flussdiagramm eines Herstellungsverfahrens zur Herstellung eines BiCMOS-Bauelements;
    • 2 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung nach dem Schritt des Bereitstellens des Halbleitersubstrats;
    • 3 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung während des Schritts des Bereitstellens des Schutzschichtstapels in dem bipolaren Bereich des Halbleitersubstrats durch Abscheiden des Schutzschichtstapels auf dem Halbleitersubstrat;
    • 4 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung während des Schritts des Bereitstellens des Schutzschichtstapels in dem bipolaren Bereich des Halbleitersubstrats durch Strukturieren des Schutzschichtstapels;
    • 5 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung nach dem Schritt des Bereitstellens des Schutzschichtstapels in dem bipolaren Bereich des Halbleitersubstrats;
    • 6 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung während des Schrittes der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors durch Bereitstellen eines CMOS-Gates in dem CMOS-Bereich;
    • 7 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung während des Schrittes der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors durch Bereitstellen einer Abstandsschicht auf dem Schutzschichtstapel und dem CMOS-Gate mit dem Gateoxid;
    • 8 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung während des Schrittes der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors durch Strukturieren der Abstandsschicht, um an Seitenwänden des CMOS-Gates oder Gateoxids laterale Abstandshalter zu erhalten;
    • 9 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung nach dem Schritt der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors;
    • 10 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung nach einem Schritt des Bereitstellens einer Schutzmaske an dem zumindest teilweise hergestellten CMOS-Transistor vor dem Beseitigen des Schutzschichtstapels;
    • 11 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung nach dem Schritt des Beseitigens des Schutzschichtstapels, um das Halbleitersubstrat in dem bipolaren Bereich freizulegen;
    • 12 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung nach dem Schritt der zumindest teilweise erfolgenden Herstellung des Bipolartransistors in dem bipolaren Bereich des Halbleitersubstrats; und
    • 13 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements während der Herstellung während eines Schrittes eines gemeinsamen Abschließens der Herstellung des Bipolartransistors und des CMOS-Transistors.
  • Ausführliche Beschreibung
  • Nachstehend werden Ausführungsbeispiele der vorliegenden Erfindung im Folgenden unter Bezugnahme auf die beiliegenden Figuren erörtert, wobei Objekte oder Elemente, die dieselbe oder eine ähnliche Funktion aufweisen, mit identischen Bezugszeichen versehen sind, so dass deren jeweilige Beschreibungen gegenseitig anwendbar und austauschbar sind.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 100 zum Herstellen eines kombinierten Halbleiterbauelements. Das Verfahren 100 weist einen Schritt 102 des Bereitstellens eines Halbleitersubstrats auf. Ferner weist das Verfahren 100 einen Schritt 104 des Bereitstellens einer Schutzschicht oder eines Schutzschichtstapels in einem Nicht-CMOS-Bereich (oder einer Nicht-CMOS-Region) des Halbleitersubstrats auf, wobei der Nicht-CMOS-Bereich ein Teil des Halbleitersubstrats ist, der für ein Nicht-CMOS-Bauelement reserviert ist. Ferner weist das Verfahren 100 einen Schritt 106 der zumindest teilweise erfolgenden Herstellung eines CMOS-Bauelements in einem CMOS-Bereich (oder einer CMOS-Region) des Halbleitersubstrats auf, wobei sich der Nicht-CMOS-Bereich und der CMOS-Bereich voneinander unterscheiden. Ferner weist das Verfahren 100 einen Schritt 108 des Beseitigens der Schutzschicht oder des Schutzschichtstapels auf, um das Halbleitersubstrat in dem Nicht-CMOS-Bereich freizulegen. Ferner weist das Verfahren 100 einen Schritt 110 des Herstellens eines Nicht-CMOS-Bauelements in dem Nicht-CMOS-Bereich des Halbleitersubstrats auf.
  • Bei Ausführungsbeispielen kann der Bereich (des Halbleitersubstrats), der durch ein Nicht-CMOS-Bauelement (beispielsweise ein bipolares Bauelement (z. B. einen Bipolartransistor), ein MEMS-Bauelement oder einen Sensor) belegt werden wird, vordefiniert sein, um ihn durch eine Schutzschicht oder einen Schutzschichtstapel (z. B. ein eigens dafür vorgesehenes Filmsystem) sicher einzukapseln, bevor die CMOS-relevanten Schritte angewendet werden. Dadurch kann der aktive Bereich des Nicht-CMOS-Bauelements von unerwünschten Beschädigungen und Modifikationen isoliert werden. Derartige Beschädigungen können vor allem während Rückätzschritten, z. B. durch Abstandshalterätzen, auftreten. Der vorab eingekapselte Nicht-CMOS-Bereich kann jeglichem CMOSrelevantem Ätzen und sonstigen möglicherweise unerwünschten Prozessen standhalten. Nachdem der CMOS-Teil abgeschlossen ist, kann der Nicht-CMOS-Bauelementbereich geöffnet werden, und die Nicht-CMOS-Bauelement-Bearbeitung kann beginnen. Dies kann beispielsweise für bipolare letzte Herangehensweisen relevant sein, bei denen das bipolare Bauelement bearbeitet wird, nachdem ein CMOS-Bauelement fast oder vollständig hergestellt ist. Dieser Ansatz kann beispielsweise für eine eigens zu diesem Zweck vorgesehene und/oder definierte Beseitigung von Schichten und für eine Trennung oder zweckorientierte Gestaltung von Wärmehaushalten von bipolaren und CMOS-Bauelementen nützlich sein.
  • Anschließend werden Ausführungsbeispiele des in 1 gezeigten Verfahrens zur Herstellung 100 unter Bezugnahme auf 2 bis 13 ausführlicher beschrieben, die Querschnittsansichten des kombinierten Halbleiterbauelements nach verschiedenen Herstellungsschritten zeigen. Dadurch wird beispielhaft angenommen, dass das herzustellende Nicht-CMOS-Bauelement ein bipolares Bauelement, insbesondere ein Bipolartransistor ist, und dass das herzustellende CMOS-Bauelement ein CMOS-Transistor ist. Jedoch ist die folgende Beschreibung auch auf andere Nicht-CMOS-Bauelemente wie beispielsweise Dioden, Varaktoren, Sensoren, MEMS-Elemente, die eine voneinander oder von CMOS getrennte Bearbeitung erfordern, anwendbar.
  • 2 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung nach dem Schritt 122 des Bereitstellens des Halbleitersubstrats 122. Das Halbleitersubstrat 122 kann beispielsweise ein Siliziumsubstrat sein. Das Halbleitersubstrat 122 kann einen bipolaren Bereich (oder eine bipolare Region) 124 aufweisen, z. B. einen Abschnitt des Halbleitersubstrats 122, der für den Bipolartransistor reserviert ist oder der von dem Bipolartransistor belegt werden wird, und einen CMOS-Bereich (oder eine CMOS-Region) 126, z. B. einen Abschnitt des Halbleitersubstrats 122, der für den CMOS-Transistor reserviert ist oder der von dem CMOS-Transistor belegt werden wird. Wie außerdem in 2 gezeigt ist, kann der bipolare Bereich 124 vorstrukturiert (oder vorbearbeitet) werden. Beispielsweise kann das Halbleitersubstrat 122 in dem bipolaren Bereich 124 eine vergrabene Schicht 128 aufweisen. Ferner kann das Halbleitersubstrat 122 eine Isolation eines flachen Grabens und/oder eine Isolation eines tiefen Grabens aufweisen.
  • Mit anderen Worten zeigt 2 ein Substrat, das vorläufig bearbeitet wurde. Hier ist das Flachgrabenisolation-Modul (STI-Modul, STI = shallow trench isolation) abgeschlossen. Außerdem ist das optionale Tiefgrabenisolation-Modul (DT-Modul, DT = deep trench) abgeschlossen. Optionale vergrabene Schichten, die üblicherweise als Kollektor-Senkkörper (engl.: collector sinkers) dienen, sind ebenfalls abgeschlossen. Bis dato werden etwaige andere Module oder Bauelemente bearbeitet, die für beide Arten von Transistoren üblich sind oder die transistorspezifisch sind, jedoch bearbeitet werden können, ohne einen anderen Transistortyp zu stören.
  • Anschließend wird unter Bezugnahme auf 3 bis 5 der Schritt 104 des Bereitstellens der Schutzschicht oder des Schutzschichtstapels in dem bipolaren Bereich 124 des Halbleitersubstrats 122 beschrieben. Wie ersichtlich wird, wird die Schutzschicht oder der Schutzschichtstapel vor dem zumindest teilweise erfolgenden Herstellen des CMOS-Transistors bereitgestellt, um den bipolaren Bereich 124 des Halbleitersubstrats 122 während des zumindest teilweise erfolgenden Herstellens des CMOS-Transistors zu schützen.
  • In der folgenden Beschreibung wird angenommen, dass ein Schutzschichtstapel bereitgestellt wird, der zwei Schichten aufweist. Selbstverständlich ist die folgende Beschreibung auch auf eine einzelne Schutzschicht oder einen Schutzschichtstapel, der mehr als zwei Schichten aufweist, anwendbar.
  • 3 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung während des Schritts 104 des Bereitstellens des Schutzschichtstapels 134 in dem bipolaren Bereich 124 des Halbleitersubstrats 122 durch Abscheiden des Schutzschichtstapels 134 auf dem Halbleitersubstrat 122. Wie in 3 beispielhaft gezeigt ist, kann der Schutzschichtstapel 134 zwei Schutzschichten 130 und 132, z. B. aus Materialien aufweisen, die eine unterschiedliche Ätzselektivität aufweisen (z. B. aus Materialien, die mit unterschiedlichen Ätzraten (Selektivität) ätzbar sind). Beispielsweise eine erste Schutzschicht 130 aus einem mit einer ersten Ätzrate ätzbaren Material und eine zweite Schutzschicht 132 aus einem mit einer zweiten Ätzrate, die sich von der ersten Ätzrate unterscheidet, ätzbaren Material. Beispielsweise kann die erste Schutzschicht 130 Oxid aufweisen. Beispielsweise kann die zweite Schutzschicht 132 Nitrid aufweisen.
  • Mit anderen Worten beginnt in 3 die Vorbereitung für eine getrennte Bearbeitung von Bipolar- und CMOS-Transistoren. Das Schichtsystem 134, das aus einer oder mehreren Schichten 130, 132 besteht, kann beispielsweise auf dem gesamten Wafer 122 abgeschieden werden. Bei diesem Beispiel kann die Kombination aus Nitrid- und Oxidschichten verwendet werden. Dies ist der Schutzstapel 134.
  • 4 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung während des Schritts 104 des Bereitstellens des Schutzschichtstapels 134 in dem bipolaren Bereich 124 des Halbleitersubstrats 122 durch Strukturieren des Schutzschichtstapels 134. Wie in 4 gezeigt ist, kann der Schutzschichtstapel 134 strukturiert werden, indem eine Schutzmaske (z. B. eine lithografische Maske) auf dem Schutzschichtstapel 134 vorgesehen wird, wodurch der bipolare Bereich 124 des Halbleitersubstrats definiert wird.
  • Mit anderen Worten kann eine Lithografiemaske 138, die den Bipolartransistorbereich definiert, aufgebracht werden.
  • 5 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung nach dem Schritt 104 des Bereitstellens des Schutzschichtstapels 134 in dem bipolaren Bereich 124 des Halbleitersubstrats 122. Der Schutzschichtstapel 134 in dem bipolaren Bereich 124 kann erhalten werden, indem der Schutzschichtstapel 134 außerhalb des bipolaren Bereichs (der z. B. durch die Schutzmaske 138 bedeckt ist) beseitigt wird, während der Schutzschichtstapel 134 in dem bipolaren Bereich 124 beibehalten wird.
  • Beispielsweise kann der unmaskierte Teil des Schutzstapels 134 anhand eines beliebigen geeigneten Ätzens, nass oder trocken, geätzt werden. Bei dem gezeigten Beispiel wäre es typisch, Oxid-Trockenätzen durchzuführen, auf das ein Abziehen der Maske und ein Nassätzen des Nitrids folgt.
  • Nachdem der Schutzschichtstapel 134 auf dem Halbleitersubstrat 122 in dem bipolaren Bereich 124 vorgesehen wurde, um den bipolaren Bereich 124 des Halbleitersubstrats 122 während des zumindest teilweise erfolgenden Herstellens des CMOS-Transistors zu schützen, kann der CMOS-Transistor zumindest teilweise hergestellt werden.
  • Anschließend wird die zumindest teilweise erfolgende Herstellung des CMOS-Transistors unter Bezugnahme auf 6 bis 9 beispielhaft beschrieben. Obwohl 6 bis 9 die teilweise erfolgende Herstellung des CMOS-Transistors zeigen, kann auch jedes beliebige sonstige CMOS-Bauelement auf ähnliche Weise zumindest teilweise hergestellt werden.
  • 6 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung während des Schrittes 106 der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors durch Bereitstellen eines CMOS-Gates 104 in dem CMOS-Bereich 126. Ferner kann an dem CMOS-Gate 140 ein Gateoxid 142 vorgesehen sein.
  • Mit anderen Worten kann das CMOS-Gate 140 in 6 bearbeitet werden, worauf üblicherweise entweder eine Seitenwandoxidation oder eine Abstandshalterabscheidung folgt. Das gezeigte Gatemodul wird lediglich als Beispiel verwendet. Es kann auch jede andere Art von Ausführungsbeispiel eines Gates verwendet werden (z. B. ein High-k-Metallgate).
  • Man beachte, dass das CMOS-Gate 140 bei Ausführungsbeispielen auch bereitgestellt werden kann, bevor der Schutzschichtstapel 134 auf dem Halbleitersubstrat 122 in dem bipolaren Bereich 124 bereitgestellt wird. Mit anderen Worten ist es möglich, die unter Bezugnahme auf 3 bis 5 beschriebenen Handlungen nach dem unter Bezugnahme auf 6 beschriebenen Schritt vorzunehmen. Der Schutzstapel 134 würde dann den bipolaren Bereich 124 während der Abstandshalterherstellung, jedoch nicht während des Gatemoduls schützen.
  • 7 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung während des Schrittes 106 der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors durch Bereitstellen einer Abstandsschicht 144 auf dem Schutzschichtstapel 134 und dem CMOS-Gate 140 mit dem Gateoxid 142. Die Abstandsschicht 124 kann beispielsweise Nitrid aufweisen.
  • Mit anderen Worten kann in 7 eine übliche Abscheidung eines Abstandshalters 144 erfolgen. Üblicherweise sind mehr als ein Abstandshalter auf CMOS bezogen. Zu Darstellungszwecken ist lediglich ein Nitridabstandshalter gezeigt. Es ist wichtig, dass die Abstandshalterätzungen, -reinigungen, -abziehschritte usw. nicht den empfindlichen bipolaren Bereich 124 beschädigen, während er von dem Schutzstapel 134 eingekapselt bleibt. Auch können bestimmte Temperschritte auf CMOS angewendet werden.
  • 8 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung während des Schrittes 106 der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors durch Strukturieren der Abstandsschicht 144, um an Seitenwänden des CMOS-Gates 140 oder Gateoxids 142 laterale Abstandshalter 146 zu erhalten.
  • Mit anderen Worten erfolgt in 8 das Ätzen des Abstandshalters. Der bipolare Bereich 124 bleibt davon unberührt, da das Ätzen bei dem Schutzstapel 134 endet.
  • 9 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung nach dem Schritt 106 der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors. Wie in 9 gezeigt ist, können das Halbleitersubstrat 122 und auch der Schutzschichtstapel 134 und das bearbeitete CMOS-Gate 140 mit den seitlichen Abstandshaltern 146 von einer Hartmaske 148 bedeckt sein.
  • Mit anderen Worten wird in 9 beispielhaft angenommen, dass alle oder die meisten der CMOS-bezogenen Schritte abgeschlossen sind. Der Wafer 122 ist von einer Hartmaskenschicht 148 oder einem Schichtstapel bedeckt. Bei diesem Beispiel wird Oxid verwendet.
  • Nach der zumindest teilweise erfolgenden Herstellung des CMOS-Transistors kann der Schutzschichtstapel 134 beseitigt werden. Das Beseitigen des Schutzschichtstapels 134 wird anschließend unter Bezugnahme auf 10 und 11 beschrieben.
  • 10 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung nach einem Schritt des Bereitstellens einer Schutzmaske 150 an dem zumindest teilweise hergestellten CMOS-Transistor 162 vor dem Beseitigen des Schutzschichtstapels 134. Die Schutzmaske 150 (z. B. Hartmaske) auf dem zumindest teilweise hergestellten CMOS-Transistor kann beispielsweise dadurch erhalten werden, dass eine Schutzmaskenschicht auf der Schutzschicht oder dem Schutzschichtstapel und dem zumindest teilweise hergestellten CMOS-Bauelement vorgesehen wird und dass die Schutzmaskenschicht auf dem Schutzschichtstapel 134 beseitigt wird, während ein Teil der Schutzmaskenschicht, der den zumindest teilweise hergestellten CMOS-Transistor bedeckt, beibehalten wird.
  • Die Schutzmaske 150 kann dahin gehend angepasst werden, den zumindest teilweise hergestellten CMOS-Transistor 162 während der zumindest teilweise erfolgenden Herstellung des bipolaren Bauelements zu schützen. Ferner kann die Schutzmaske 150 als Silicidbildungsblockiermaske verwendet werden.
  • Mit anderen Worten kann in 10 eine Lithografiemaske 150 aufgebracht werden. Die Maske 150 kann über dem Bipolartransistorbereich 124 geöffnet sein. Das Material der Hartmaske 150 und ein Teil des Schutzstapels 134 können geätzt werden.
  • 11 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung nach dem Schritt 108 des Beseitigens des Schutzschichtstapels 134, um das Halbleitersubstrat 122 in dem bipolaren Bereich 124 freizulegen.
  • Beispielsweise können die verbleibenden Schichten des Schutzstapels 134 anhand einer beliebigen geeigneten Kombination von Ätzungen, trocken oder nass, weggeätzt werden. Das Resist kann abgezogen werden. Der Bipolartransistorbereich 124 kann nun in seinem anfänglichen und unbeschädigten Zustand zur weiteren Bearbeitung zur Verfügung stehen. Gleichzeitig wird der fertige CMOS 162 von der Hardmaske 150 bedeckt, die während der bipolaren Bearbeitung als Schutz dient. Es kann auch dazu verwendet werden, später in dem Ablauf die Bereiche einer Silicidbildung zu definieren.
  • 12 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung nach dem Schritt 110 der zumindest teilweise erfolgenden Herstellung des Bipolartransistors 160 in dem bipolaren Bereich 124 des Halbleitersubstrats 122.
  • Man beachte, dass 12 lediglich zu Veranschaulichungszwecken einen bearbeiteten generischen Bipolartransistor und eine immer noch bedeckte und geschützte CMOS-Region zeigt.
  • 13 zeigt eine schematische Querschnittsansicht des BiCMOS-Bauelements 120 während der Herstellung während eines Schrittes eines gemeinsamen Abschließens der Herstellung des Bipolartransistors und des CMOS-Transistors 162.
  • Beispielsweise kann die Schutzschicht über der CMOS-Region 126 beseitigt werden, und nun können beide Arten von Transistoren für eine weitere gemeinsame Bearbeitung, z. B. Silicid und Kontakte, bereit sein.
  • Ausführungsbeispiele sehen eine Herstellung eines Schutzsystems über dem bipolaren Bereich vor der CMOS-Herstellung vor.
  • Ausführungsbeispiele sehen einen eigens dafür vorgesehenen Schutzstapel über dem Bipolartransistorbereich vor, der dazu beiträgt, den bipolaren Bereich während der CMOS-Bearbeitung einzukapseln und zu bewahren. Dies kann beispielsweise für Herangehensweisen einer bipolar-späten (engl.: bipolar-late) oder bipolar-letzten (engl.: bipolarlast) BiCMOS-Integration verwendet werden.
  • Ausführungsbeispiele sehen eine auf der Hartmaske beruhenden Beseitigung der Einkapselung vor, die gleichzeitig als CMOS-Schutz und als Silicidherstellungsmaske dienen kann.
  • Ausführungsbeispiele lösen das Problem der Integration eines Bipolartransistors an einem willkürlichen Punkt der CMOS-Integration bei dem BiCMOS-Integrationsschema. Ausführungsbeispiele können beispielsweise für Bipolar-Letzt- Verfahren verwendet werden.

Claims (20)

  1. Ein Verfahren (100) zur Herstellung eines kombinierten Halbleiterbauelements (120), wobei das Verfahren folgende Schritte aufweist: Bereitstellen (102) eines Halbleitersubstrats (122); Bereitstellen (104) einer Schutzschicht (130) oder eines Schutzschichtstapels (134) in einem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122), wobei der Nicht-CMOS-Bereich (124) ein für ein Nicht-CMOS-Bauelement (160) reservierter Teil des Halbleitersubstrats (122) ist; zumindest teilweise erfolgendes Herstellen (106) eines CMOS-Bauelements (162) in einem CMOS-Bereich (126) des Halbleitersubstrats (122), wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich (126) voneinander unterscheiden; Beseitigen (108) der Schutzschicht (130) oder des Schutzschichtstapels (134), um das Halbleitersubstrat (122) in dem Nicht-CMOS-Bereich (124) freizulegen; und zumindest teilweise erfolgendes Herstellen (110) des Nicht-CMOS-Bauelements (160) in dem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122); wobei die Schutzschicht (130) oder der Schutzschichtstapel (134) vor der zumindest teilweise erfolgenden Herstellung (106) des CMOS-Bauelements (162) bereitgestellt wird.
  2. Das Verfahren (100) gemäß dem vorhergehenden Anspruch, bei dem die Schutzschicht (130) oder der Schutzschichtstapel (134) dahin gehend angepasst wird, den Nicht-CMOS-Bereich (124) des Halbleitersubstrats (102) während des zumindest teilweise erfolgenden Herstellens (106) des CMOS-Bauelements (162) zu schützen.
  3. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise erfolgende Herstellung (106) des CMOS-Bauelements (160) ein Bereitstellen von lateralen Abstandshaltern (146) an Seitenwänden eines Gates (140) oder Gateoxids (142) des CMOS-Bauelements (160) aufweist.
  4. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem die zumindest teilweise erfolgende Herstellung (106) des CMOS-Bauelements (160) zumindest einen Rückätzschritt aufweist.
  5. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt des Bereitstellens (104) der Schutzschicht (130) oder des Schutzschichtstapels (134) folgende Schritte aufweist: Abscheiden der Schutzschicht (130) oder des Schutzschichtstapels (134) auf dem Halbleitersubstrat (122); und Strukturieren der Schutzschicht (130) oder des Schutzschichtstapels (134), um den Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122) zu definieren.
  6. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem der Schutzschichtstapel (134) zumindest zwei Schichten aus Materialien mit unterschiedlicher Ätzselektivität aufweist.
  7. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem der Schutzschichtstapel (134) eine Oxidschicht (130) aufweist.
  8. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem der Schutzschichtstapel (134) eine Nitridschicht (132) aufweist.
  9. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei das Verfahren (100) vor Beseitigen der Schutzschicht (130) oder des Schutzschichtstapels (134) ein Bereitstellen einer Schutzmaskenschicht (150) auf der Schutzschicht (130) oder dem Schutzschichtstapels (134) und dem zumindest teilweise hergestellten CMOS-Bauelement (162) aufweist.
  10. Das Verfahren (100) gemäß Anspruch 9, bei dem der Schritt (108) des Beseitigens der Schutzschicht (130) oder des Schutzschichtstapels (134) ein Beseitigen der Schutzmaskenschicht (150) auf der Schutzschicht (130) oder dem Schutzschichtstapel (134) aufweist, während ein Teil der Schutzmaske (150), die das zumindest teilweise hergestellte CMOS-Bauelement (162) bedeckt, beibehalten wird.
  11. Das Verfahren (100) gemäß einem der Ansprüche 9 und 10, bei dem die Schutzmaske (150) dahin gehend angepasst wird, das zumindest teilweise hergestellte CMOS-Bauelement (162) während des zumindest teilweise erfolgenden Herstellens (110) des Nicht-CMOS-Bauelements (160) zu schützen.
  12. Das Verfahren (100) gemäß einem der Ansprüche 9 bis 11, wobei das Verfahren (100) ein Verwenden der Schutzmaske (150) als Silicidbildungsblockiermaske aufweist.
  13. Das Verfahren (100) gemäß einem der Ansprüche 9 bis 12, bei dem die Schutzmaske (150) eine Hartmaske ist.
  14. Das Verfahren (100) gemäß einem der Ansprüche 9 bis 13, wobei das Verfahren (100) ein Beseitigen der Schutzmaske (150) und ein gemeinsames Abschließen des Herstellens des Nicht-CMOS-Bauelements (160) und des CMOS-Bauelements (162) aufweist.
  15. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem das Nicht-CMOS-Bauelement (160) entweder ein bipolares Bauelement, ein Sensor, ein MEMS-Bauelement, eine Diode oder ein Varaktor ist.
  16. Das Verfahren (100) gemäß Anspruch 15, bei dem das bipolare Bauelement (160) ein Bipolartransistor ist.
  17. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem das CMOS-Bauelement (162) ein CMOS-Transistor ist.
  18. Ein Verfahren (100) zur Herstellung eines kombinierten Halbleiterbauelements (120), wobei das Verfahren folgende Schritte aufweist: Bereitstellen (102) eines Halbleitersubstrats (122); Bereitstellen (104) einer Schutzschicht (130) oder eines Schutzschichtstapels (134) in einem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122), wobei der Nicht-CMOS-Bereich (124) ein für ein Nicht-CMOS-Bauelement (160) reservierter Teil des Halbleitersubstrats (122) ist; zumindest teilweise erfolgendes Herstellen (106) eines CMOS-Bauelements (162) in einem CMOS-Bereich (126) des Halbleitersubstrats (122), wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich (126) voneinander unterscheiden; Beseitigen (108) der Schutzschicht (130) oder des Schutzschichtstapels (134), um das Halbleitersubstrat (122) in dem Nicht-CMOS-Bereich (124) freizulegen; und zumindest teilweise erfolgendes Herstellen (110) des Nicht-CMOS-Bauelements (160) in dem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122); wobei die Schutzschicht (130) oder der Schutzschichtstapel (134) dahin gehend angepasst ist, den Nicht-CMOS-Bereich (124) des Halbleitersubstrats (102) während der zumindest teilweise erfolgenden Herstellung (106) des CMOS-Bauelements (162) zu schützen.
  19. Ein Verfahren (100) zur Herstellung eines kombinierten Halbleiterbauelements (120), wobei das Verfahren folgende Schritte aufweist: Bereitstellen (102) eines Halbleitersubstrats (122); Bereitstellen (104) einer Schutzschicht (130) oder eines Schutzschichtstapels (134) in einem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122), wobei der Nicht-CMOS-Bereich (124) ein für ein Nicht-CMOS-Bauelement (160) reservierter Teil des Halbleitersubstrats (122) ist; zumindest teilweise erfolgendes Herstellen (106) eines CMOS-Bauelements (162) in einem CMOS-Bereich (126) des Halbleitersubstrats (122), wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich (126) voneinander unterscheiden; Beseitigen (108) der Schutzschicht (130) oder des Schutzschichtstapels (134), um das Halbleitersubstrat (122) in dem Nicht-CMOS-Bereich (124) freizulegen; und zumindest teilweise erfolgendes Herstellen (110) des Nicht-CMOS-Bauelements (160) in dem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122); wobei das zumindest teilweise erfolgende Herstellen (106) des CMOS-Bauelements (160) zumindest einen Rückätzschritt aufweist.
  20. Ein Verfahren (100) zur Herstellung eines kombinierten Halbleiterbauelements (120), wobei das Verfahren folgende Schritte aufweist: Bereitstellen (102) eines Halbleitersubstrats (122); Bereitstellen (104) einer Schutzschicht (130) oder eines Schutzschichtstapels (134) in einem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122), wobei der Nicht-CMOS-Bereich (124) ein für ein Nicht-CMOS-Bauelement (160) reservierter Teil des Halbleitersubstrats (122) ist; zumindest teilweise erfolgendes Herstellen (106) eines CMOS-Bauelements (162) in einem CMOS-Bereich (126) des Halbleitersubstrats (122), wobei sich der Nicht-CMOS-Bereich (124) und der CMOS-Bereich (126) voneinander unterscheiden; Beseitigen (108) der Schutzschicht (130) oder des Schutzschichtstapels (134), um das Halbleitersubstrat (122) in dem Nicht-CMOS-Bereich (124) freizulegen; und zumindest teilweise erfolgendes Herstellen (110) des Nicht-CMOS-Bauelements (160) in dem Nicht-CMOS-Bereich (124) des Halbleitersubstrats (122); wobei das Verfahren (100) ein Bereitstellen einer Schutzmaskenschicht (150) auf der Schutzschicht (130) oder dem Schutzschichtstapel (134) und dem zumindest teilweise hergestellten CMOS-Bauelement (162) vor dem Beseitigen der Schutzschicht (130) oder des Schutzschichtstapels (134) aufweist; wobei das Verfahren (100) ein Verwenden der Schutzmaske (150) als Silicidbildungsblockiermaske aufweist.
DE102017216214.7A 2017-09-13 2017-09-13 Verfahren zur Herstellung eines kombinierten Halbleiterbauelements Active DE102017216214B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017216214.7A DE102017216214B4 (de) 2017-09-13 2017-09-13 Verfahren zur Herstellung eines kombinierten Halbleiterbauelements
US16/129,201 US11195766B2 (en) 2017-09-13 2018-09-12 Manufacturing a combined semiconductor device
CN201811063534.3A CN109494193B (zh) 2017-09-13 2018-09-12 一种用于制造组合半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017216214.7A DE102017216214B4 (de) 2017-09-13 2017-09-13 Verfahren zur Herstellung eines kombinierten Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102017216214A1 DE102017216214A1 (de) 2019-03-14
DE102017216214B4 true DE102017216214B4 (de) 2019-05-09

Family

ID=65441340

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017216214.7A Active DE102017216214B4 (de) 2017-09-13 2017-09-13 Verfahren zur Herstellung eines kombinierten Halbleiterbauelements

Country Status (3)

Country Link
US (1) US11195766B2 (de)
CN (1) CN109494193B (de)
DE (1) DE102017216214B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017216214B4 (de) * 2017-09-13 2019-05-09 Infineon Technologies Ag Verfahren zur Herstellung eines kombinierten Halbleiterbauelements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021241A1 (de) 2004-04-30 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448124B1 (en) * 1999-11-12 2002-09-10 International Business Machines Corporation Method for epitaxial bipolar BiCMOS
US6461925B1 (en) * 2000-03-30 2002-10-08 Motorola, Inc. Method of manufacturing a heterojunction BiCMOS integrated circuit
KR100486112B1 (ko) * 2002-08-02 2005-04-29 매그나칩 반도체 유한회사 바이 씨 모스 트랜지스터의 제조방법
US6830967B1 (en) * 2002-10-02 2004-12-14 Newport Fab, Llc Method for forming CMOS transistor spacers in a BiCMOS process
US6780695B1 (en) * 2003-04-18 2004-08-24 International Business Machines Corporation BiCMOS integration scheme with raised extrinsic base
US6881976B1 (en) * 2003-11-06 2005-04-19 Chartered Semiconductor Manufacturing Ltd. Heterojunction BiCMOS semiconductor
KR100586737B1 (ko) * 2003-12-26 2006-06-08 한국전자통신연구원 ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법
US8129234B2 (en) * 2009-09-09 2012-03-06 International Business Machines Corporation Method of forming bipolar transistor integrated with metal gate CMOS devices
US8993393B2 (en) * 2010-02-11 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple silicide integration structure and method
US9093559B2 (en) * 2012-03-09 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of hybrid high-k/metal-gate stack fabrication
US8937006B2 (en) * 2012-07-30 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
EP2747131B1 (de) * 2012-12-18 2015-07-01 Nxp B.V. Verfahren zur Verarbeitung eines Siliziumwafers
US9385117B2 (en) * 2013-12-31 2016-07-05 Texas Instruments Incorporated NPN heterojunction bipolar transistor in CMOS flow
US9496184B2 (en) * 2014-04-04 2016-11-15 International Business Machines Corporation III-V, SiGe, or Ge base lateral bipolar transistor and CMOS hybrid technology
US10290630B2 (en) * 2014-04-16 2019-05-14 Newport Fab, Llc BiCMOS integration with reduced masking steps
US10297591B2 (en) * 2014-04-16 2019-05-21 Newport Fab, Llc BiCMOS integration using a shared SiGe layer
US9673191B2 (en) * 2014-04-16 2017-06-06 Newport Fab, Llc Efficient fabrication of BiCMOS devices
US9640528B2 (en) * 2014-04-16 2017-05-02 Newport Fab, Llc Low-cost complementary BiCMOS integration scheme
DE102017216214B4 (de) * 2017-09-13 2019-05-09 Infineon Technologies Ag Verfahren zur Herstellung eines kombinierten Halbleiterbauelements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021241A1 (de) 2004-04-30 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung

Also Published As

Publication number Publication date
US11195766B2 (en) 2021-12-07
US20190080966A1 (en) 2019-03-14
CN109494193B (zh) 2023-09-12
DE102017216214A1 (de) 2019-03-14
CN109494193A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102013114218A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102018220751A1 (de) Middle-of-line strukturen
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE102019203596A1 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
CH681921A5 (de)
EP0453644A2 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102009021484A1 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102016124264B4 (de) Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE102017216214B4 (de) Verfahren zur Herstellung eines kombinierten Halbleiterbauelements
DE10340182B3 (de) Verfahren zur Herstellung komplementärer SiGe-Hetero-Bipolartransistoren
DE60120897T2 (de) Herstellung eines CMOS-Kondensators
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence