CN1656608A - 非自对准SiGe异质结双极晶体管 - Google Patents
非自对准SiGe异质结双极晶体管 Download PDFInfo
- Publication number
- CN1656608A CN1656608A CNA02812300XA CN02812300A CN1656608A CN 1656608 A CN1656608 A CN 1656608A CN A02812300X A CNA02812300X A CN A02812300XA CN 02812300 A CN02812300 A CN 02812300A CN 1656608 A CN1656608 A CN 1656608A
- Authority
- CN
- China
- Prior art keywords
- layer
- base
- emitter
- bandgap grading
- base bandgap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000002347 injection Methods 0.000 claims description 37
- 239000007924 injection Substances 0.000 claims description 37
- 238000006396 nitration reaction Methods 0.000 claims description 29
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 25
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 109
- 150000004767 nitrides Chemical class 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 238000003475 lamination Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
本发明公开了一种用于制造非自对准、异质结双极晶体管的方法，该方法包括形成非本征基极区(70)，其中PFET源极/漏极注入区与射极叠层中的多晶硅对准，而不直接与限定在该叠层中的射极开口对准。这通过使射极基台(66)比射极开口更宽而实现。其有利地去除了对于非本征基极区与射极开口之间的对准的依赖，由此减少了工艺步骤的数目，减少了热循环，并提高了速度。
Description
技术领域
本发明一般性地涉及半导体电子集成电路的制造，并且更加特别地涉及一种用于制造非自对准异质结双极晶体管(HBT)的方法。
背景技术
由于其高速开关能力及电流承载能力，双极晶体管是集成电路中的基本元件。因此，已经进行了多种改进来减小这些器件的尺寸和复杂性，同时保持或者甚至是提高其性能。
已知异质结双极晶体管(HBT)为一种类型的双极晶体管，通过提供其基极与射极区之间的带隙差，其提供了优于传统的结双极晶体管的好处。在NPN晶体管中，此带隙差限制了从基极至射极的空穴流，由此其改善了射极注入效率和电流增益。改善的射极注入效率允许使用低电阻率的基极区和高电阻率的射极区，从而建立了高速器件而不危害其它器件参数。由此，HBT可实现高电流增益，而同时具有低基极电阻率和低射极基极结电容。
异质结双极晶体管通常利用III-V族半导体材料形成。这是因为这些材料表现出很高的电子迁移率，并且因为多种先进的晶体生长技术可用于其形成，这些技术包括分子束外延和金属氧化物化学汽相沉积。一般而言，有两种类型的异质结双极晶体管。第一种类型采用宽带隙材料并通过在基体上生长例如GaP、SiC或非晶硅而形成。第二种类型采用窄带隙材料并通过使SiGe合金基极位于硅集极(collector)与硅射极(emitter)之间而形成。
第二种类型的异质结双极晶体管(SiGe HBT)可分类为自对准的或非自对准的。图1(a)至1(j)示出了用于制造传统的自对准HBT的一系列步骤。在图1(a)中，起始的步骤包括在硅衬底1中形成n+次集极区(sub-collectorregion)2。其后，形成浅沟槽区(STI)3、利用n+材料制成的延伸透过(reach-through)层4和n型硅层5。
在图1(b)中，在包括STI和延伸透过区在内的层的上方形成一系列的层。这些层包括约0.05至0.3μm厚的SiGe层6、0.01至0.01μm厚的氧化层7、0.08至0.03μm厚的氮化层8、0.03至0.06μm厚的多晶硅层9、0.08至0.15μm厚的第二氮化层10、以及0.2至0.4μm厚的原硅酸四乙酯(TEOS)层11。
在图1(c)中，在TEOS层顶上形成抗蚀剂层，与直接位于-区域5上方的p型掺杂SiGe基极层6对准。随后构图并回蚀TEOS和第二氮化层至多晶硅层9。这导致了由抗蚀剂层12下的部分TEOS和氮化层制成的叠层13的形成。
在图1(d)中，移除抗蚀剂层并且在叠层13上显影出由氧化物制成的侧壁构造14和15。这些侧壁部分对后续的注入步骤起掩模层的作用，这些注入步骤包括注入p型杂质至包括SiGe层6在内的深度。这些注入的离子形成了非本征p+基极注入区16和17。
在图1(e)中，去除侧壁构造和TEOS层，由此将叠层降低至仅有下面的氮化层。
在图1(f)中，利用已知的高压热氧化技术，将多晶硅层转化为氧化层。通过热氧化多晶硅层，将除由氮化物遮蔽的部分9外该层的所有部分转变为二氧化硅层18。
在图1(g)中，去除形成叠层的氮化层，并且使用氧化层18作为蚀刻掩模，形成透过未转化的多晶硅的开口19。其后，蚀刻开口处下面的氮化层，从而暴露出氧化层17。
在图1(h)中，在n-区域5中的p型SiGe基极下形成用于高fT器件的集极基台(pedestal)注入区20。注入区20与射极开口和非本征基极注入区自对准，并且为n型注入区。(此处的fT为晶体管的截止频率，并且对于高频和微波晶体管是很重要的品质代表。其定义为共射极短路电流增益一致处的频率。截止频率与总射极至集极延迟时间tec成反比。作为品质代表，其指示了器件能够工作的原速度(raw speed)。为获得更高的fT，晶体管应具有很窄的基极、很窄的集极和很低的电容。)
在图1(i)中，执行快速热氧化，接着沉积多晶硅层21，其后来在离子注入工艺期间被掺杂以n型杂质。此层随后以氮化层22覆盖，用于短射极快速热退火(RTA)工艺。
最后，在图1(j)中，经过一系列的光致抗蚀剂和蚀刻步骤，完成具有集极20、非本征基极区16和17、本征基极区23、以及具有氮化帽层25的射极区24的自对准、异质结双极晶体管的形成。最后，将形成射极、基极和集极的接触及金属化。
由上述内容可知，很明显，用于形成异质结双极晶体管的传统自对准工艺复杂且耗时。这对于自对准工艺中射极基台的形成产生很大的影响。更加特别的是，在执行射极多沉积步骤以前，图1(j)中所示的介电射极基台和自对准非本征基极结构的形成需要额外的基台反应离子蚀刻(RIE)、间隔壁的沉积与蚀刻、氧化物剥离、高压氧化、以及射极开口RIE步骤。这些步骤增加了制造HBT的时间，并且因此被证实为十分低效。
由此而产生了对于比传统方法更快并且更节约成本的HBT器件制造方法的需求，更加特别地，是按传统观点非自对准且无需形成射极基台的方法。
用于形成非自对准异质结双极晶体管的方法已在美国专利第5656514中提出，其公开了一种这类的HBT，该HBT通过外延生长均匀掺杂的硅射极和基极层而形成。在此器件中，射极杂质浓度低于基极的浓度，与更传统的(单质结)双极结晶体管相反。这就允许对于给定的基极电阻使用更薄的基极，以及降低基极-射极结电容和电场。
514专利中公开的类型的HBT也具有缺点。具体而言，这些HBT通常使用非自对准基极接触和平台隔离。结果，其性能受到了限制。因此，仍存在对于无需接触和平台隔离而形成的异质结双极晶体管的需求，以实现提高的性能。
发明内容
本发明的一个目的在于提供一种用于制造异质结双极晶体管的方法，其与传统方法相比更快、更简便且更节约成本。
本发明的另一个目的在于通过不使用使传统的自对准HBT形成方法变得复杂的惯用射极基台和自对准非本征基极结构来实现上述目的，并且其避免了接触和平台隔离结构的形成，这些结构损害了传统非自对准HBT器件的性能。
本发明的另一个目的在于提供一种用于制造具有与射极多晶硅区对准但未与晶体管的射极开口直接对准的非本征基极区的HBT晶体管的方法。
本发明的另一个目的在于提供一种用于制造异质结双极晶体管的方法，该晶体管降低了用于形成射极和基极区的杂质瞬时增强扩散，其表现为比传统的HBT的形成方法锐得多且窄得多的掺杂形貌。结果，本发明的晶体管结构可以有利地剪裁成用于高速性能。
本发明的另一个目的在于提供一种用于制造异质结双极晶体管的方法，其执行低热循环工艺，因此其允许本方法在形成基极和集极区中使用薄低温外延(LTE)层。薄LTE层在这些区域中的使用增加了晶体管的速度，并且进一步导致了器件整体形貌的降低，使得诸如射极、基极和集极接触开口的中端线工艺(MEOL)更加容易。
本发明的前述及其它目的通过提供一种用于根据下述步骤制造非自对准、异质结双极晶体管的方法来实现，该些步骤包括：在浅沟槽区上方沉积第一SiGe多晶硅层并在集极区上方沉积单晶SiGe本征基极区；在第一SiGe多晶硅层上形成氧化层；在氧化层上形成第一氮化层；蚀刻出透过第一氮化层的开口，以第二多晶硅层填充射极开口；从第二多晶硅层和第一氮化层形成射极基台，至少在第一SiGe多晶硅层中注入形成源极/漏极区，其具有与BiCMOS工艺相兼容的PFET源极/漏极注入区。这些注入的SiGe多晶硅区将成为非本征基极区。根据本发明，射极基台制成具有比射极开口更宽的宽度。结果，非本征基极区自对准于射极基台中的第二多晶硅层，但不直接与射极开口对准。
对于基极区与射极开口之间对准的依赖的消除产生了几个有利的影响，不仅仅是用于制造晶体管的工艺步骤数目的减少。更加特别地，通过形成本发明的非自对准HBT，避免了传统技术中复杂且耗时的射极叠层的形成。取代五个层，在一个实施例中，本发明的射极叠层目前仅包括氧化层、氮化层和TEOS层。更少的层数降低了工艺时间、成本和复杂程度。
另外，中间的LTE基极和射极的形成，传统的自对准工艺需要形成射极基台、沉积/蚀刻非本征基极侧壁、注入非本征基极、高压氧化、以及射极开口。相比之下，本发明仅包括形成射极叠层和射极开口。这有利于制造更快且更节约成本的HBT器件。另外，非本征基极注入区现在可以与p型场效应晶体管(PFET)的源极和漏极注入区共享，这进一步简化了工艺。
为形成更有效的器件，可以控制用于形成射极基台的光重叠和临界尺寸公差，以确保基台中的T形多晶硅层在其两侧具有相等的长度。这表现为射极下相等的基极电阻，并且通过最小化基台的宽度，可以等量地减小这些电阻。根据本发明的一个方面，晶体管的延伸透过集极、射极和非本征基极注入区可通过中端线工艺形成接触，例如平整化抛光和接触蚀刻开口工艺。最后，可以在接触上形成金属化。
附图说明
图1(a)至(j)示出了用于制造HBT器件的传统方法，其包括如下步骤：
图1(a)为示出在包括次集极区的层上形成-区域和STI区域的视图；
图1(b)为示出在图1(a)的结构上形成各个氧化层和半导体层的视图；
图1(c)为示出在图1(b)中的最上氧化层上形成以抗蚀剂层作为帽层的基台的视图；
图1(d)为示出在剥离抗蚀剂后，在图1(c)中所示的基台上形成侧壁间隔壁的视图；
图1(e)为示出形成由于基台间隔壁的氮化层而自对准的非本征基极区的视图；
图1(f)为示出将多晶硅层转化为氧化层的视图；
图1(g)为示出先于集极注入步骤形成开口的视图；
图1(h)为示出形成集极注入区的视图；
图1(i)为示出用随后将以n型杂质掺杂的多晶硅填充开口的步骤地视图；以及
图1(j)为示出光掩模并蚀刻射极和非本征基极后的最终HBT晶体管的视图。
图2示出了包括于本发明方法的优选实施例中的步骤，其包括：
图2(a)为示出本发明优选实施例的初始步骤的视图，包括在硅衬底中形成次集极区，接着在衬底的表面上沉积包括SiGe层和掩模层的多个层；
图2(b)为示出形成其中将形成晶体管射极的开口的视图；
图2(c)为示出完成集极基台注入区的视图；
图2(d)为示出在将要形成射极的开口中形成掺杂多晶硅以及氮化帽层的视图；
图2(e)为示出根据本发明而形成的射极多晶硅基台的视图；
图2(f)为示出在晶体管非本征基极区的形成中用作第一步的沉积光致抗蚀剂材料的视图；
图2(g)为示出使用氮化帽层射极硅基台和光致抗蚀剂作为掩模进行晶体管非本征基极区的注入的视图；
图2(h)为示出根据本发明而形成晶体管基极电阻的视图；以及
图2(i)为示出形成射极多晶硅与非本征基极区之间的误对准的视图，其使得基极电阻发生改变。
具体实施方式
参照图2(a)，本发明方法的优选实施例包括在硅衬底50中形成n+次集极区51作为初始步骤。然后，在次集极上形成层52。此层包括-外延层53、浅沟槽隔离(STI)区54、以及n+延伸透过(reach through)区域55。次集极层51和延伸透过区域55可使用已知技术来形成(例如，n型离子注入)，而STI区可通过包括沟槽蚀刻、沟槽填充和平整化抛光在内的工艺来形成。
在层52上形成多个层，优选在-外延硅层53的上方。这些层包括p型导电类型的SiGe层55、基极氧化层56、氮化层57、以及TEOS硬掩模层58。优选，SiGe层约为0.05至0.3μm厚，氧化层为0.01至0.015μm厚，氮化层为0.04至0.07μm厚并且使用快速热化学汽相沉积(RTCVD)或等离子体增强化学汽相沉积(PECVD)工艺制成，而TEOS层为0.05至0.08μm厚并且利用诸如低压化学汽相沉积(LPCVD)或等离子体增强化学汽相沉积(PECVD)的已知工艺制成。上面给定的厚度仅为优选值。本领域技术人员应理解，其它厚度也可根据需要使用。
在图2(b)中，抗反射涂层(ARC)59和抗蚀剂层60利用标准的射极开口掩模形成在TEOS硬掩模层上。然后，在将要形成晶体管射极的位置处形成射极开口61。此开口首先通过蚀透ARC层，然后是TEOS层以暴露下面起蚀刻停止作用的氮化层而形成。然后，剥离抗蚀剂层和ARC层，并且将TEOS层作为用于后续氮化物蚀刻的蚀刻掩模。优选，用于ARC开口的蚀刻试剂为CF4或N2/O2，而对于TEOS层的蚀刻，使用的试剂是C2F6和N2。CH3F/CO2可用于氮化物蚀刻。
在图2(c)中，使用等离子体蚀刻工艺剥落抗蚀剂。然后将TEOS层作为硬掩模，用CH3F/CO2蚀刻工艺来蚀刻氮化物层。此工艺优选在低功率下进行，以确保光束不聚焦在射极开口的边缘处。CH3F/CO2中的氮化物至氧化物蚀刻(nitride-to-oxide etch)选择性相当高。这就使氮化物蚀刻停止在基极氧化层处。然后在n型区域52中形成基台注入区62。基台注入区优选利用n型杂质形成，并且起到晶体管集极的作用。注入区是自对准的，由于开口61的余留部分控制着注入区的宽度。
在图2(d)中，TEOS层连同基极氧化层一起，使用湿法稀释HF工艺剥离。然后在整个结构的表面上形成多晶硅层63，包括在开口61中。此多晶硅层可以为原位(in-situ)n型掺杂的多晶硅层或可利用n型杂质注入以形成n+区域，其将作为本发明晶体管的射极。多晶硅层还可以是热炉多晶硅层或RTCVD多晶硅层。在掺杂多晶硅上利用例如PECVD工艺形成厚氮化物保护层64。优选，多晶硅层为0.1至0.2μm，而氮化层为0.15至0.3μm。
在图2(e)中，进行了光刻构图和蚀刻。通过在氮化层上，以与期望的射极宽度相对应的宽度涂覆光致抗蚀剂层65来进行构图，如图所示，其包括部分下面的氮化层57。氮化物保护层64、多晶硅层63和氮化层57的暴露部分使用反应离子蚀刻来蚀刻掉。最后，使用例如湿HF工艺蚀刻掉基极氧化层56。优选利用此工艺是因为其将移除氧化物而保持氮化物、多晶硅层和SiGe层的完好。蚀刻停止在SiGe层处，保留了射极基台66。
在图2(f)中，依据如下的步骤形成晶体管的非本征基极区，该步骤包括涂覆光致抗蚀剂材料67，使得抗蚀剂的边缘68停止在下面的STI区域上，如图所示。然后，利用HBr/HeO2工艺去除多晶硅SiGe层56的暴露部分，仅保留SiGe层由光致抗蚀剂材料保护的部分。
在图2(g)中，限定用于PFET源极和漏极注入区的光致抗蚀剂材料，并再一次暴露射极叠层。然后，在与保留的SiGe层隔开预定距离的射极基台的任何一侧上形成抗蚀剂层69。光致抗蚀剂材料通过标准的光刻显影工艺限定。在图2(g)中，层69为注入阻挡光致抗蚀剂。层69与SiGe层之间的间隔对于通常形成为1.1至1.5μm的基极接触而言，应足够大。
用p型杂质注入SiGe层的保留部分和下面n型区域52的一部分，以形成非本征p+基极注入区70。这些注入区可方便地使用氮化物帽层射极叠层作为掩模而对准。优选，PFET源极/漏极注入区可用于非本征基极掺杂，胜于专门的注入。使用PFET源极/漏极注入区有助于节省时间和金钱，因为通过共享BiCMOS工艺中的PFET源极/漏极注入区，而不存在对于独立的非本征基极注入区的需要。本征基极区71设置在非本征基极之间。(图中，左侧的源极/漏极(非本征基极)注入区示出的比右侧的源极/漏极(非本征基极)注入区长。设置展宽的区域作为接触区C。本领域技术人员可理解，接触区可设置在右侧的源极/漏极(非本征基极)注入区，若希望，两个注入区可以为相同的长度。)
在图2(h)中，利用等离子体蚀刻工艺去除光致抗蚀剂层69。如图所示，射极多晶硅(NP)与射极开口(EN)之间完全地对准。使用氮化物帽层射极多晶硅作为用于非本征基极注入区的掩模将产生与射极多晶硅对准的非本征基极区，但是不必与射极开口对准。射极多晶硅与射极开口之间的对准现在是依赖于光刻工艺公差和蚀刻偏离。这将在下面更详细地解释。
传统的自对准晶体管具有与射极开口层自对准的非本征基极，因为射极基台侧壁提供了与射极区隔开的固定对称间隔。相比之下，本发明具有直接与射极多晶硅对准而不必直接与射极开口对准的非本征基极，因为射极多晶硅和射极开口的光刻重叠(overlay)由于晶片、透镜和工具的误差而无法理想化。因此，本发明与传统的自对准晶体管相比是非自对准的晶体管。
在图2(h)中，射极多晶硅下的非本征基极电阻Rb1和Rb2可以制成相等，只要射极多晶硅与射极开口之间存在有良好的对准。总基极电阻依赖于Rb1和Rb2的值，其可以通过NP射极多晶硅的尺寸来调整。通过收缩射极多晶硅(NP)的尺寸，来自Rb1和Rb2的贡献可变小，并且总基极电阻可降低。
图2(i)示出了如何将本发明的非本征基极(PFET源极/漏极)注入区与射极多晶硅对准而不与EN射极开口对准。此误对准使得Rb2大于Rb1，该误对准还发生在射极多晶硅与射极开口之间。这是不期望的，因为它对晶体管的性能产生负面影响。射极多晶硅下的非本征基极电阻Rb1和Rb2可通过降低射极多晶硅与射极开口之间的光误差来控制，并可通过收缩射极多晶硅的尺寸来降低。射极多晶硅下的非本征基极电阻Rb1和Rb2应通过收缩射极多晶硅(NP)的尺寸而尽可能地缩小。这将导致误对准的最小化，并且由此改善晶体管的性能。(射极开口EN层和射极多晶硅NP层都与前面的浅沟槽ST层对准。NP与EN之间的误对准是EN与ST和NP与ST层误对准之和。为了最小化误对准，将降低每一层中的光误差和显影偏差。)
为了使晶体管运行得更快，期望射极、基极和集极与上一代相比更窄。低温外延(LTE)和射极多晶硅厚度可一代一代地降低。
本发明方法的优选实施例可按多种方式改动。例如，可以用0.05至0.07μm的PECVD氮化层取代0.04至0.06μm的RTCVD氮化层，以进一步降低热循环(thermal cycle)。此0.05至0.07μm的氮化层将在剥离NP氧化物以保留期望水平的寄生电容后降低至0.04至0.06μm。总热循环越低，杂质的外扩散越少。因为基极更窄了，因此基极传输时间降低了，并且晶体管的速度更高了。
如上所述，本发明的方法在多个方面表现出优于传统方法。特别是，本发明法制造出在其非本征基极区内非自对准的异质结双极晶体管。结果，无需现有方法中所需的复杂的射极基台、间隔壁的沉积与蚀刻、以及高压氧化步骤。这进一步降低了总热循环，并最小化了高速晶体管所需的基极和集极宽度。
在本发明方法所形成的器件中，非本征基极不再如传统的自对准晶体管中那般与射极开口自对准。非本征基极直接与射极多晶硅对准，其并未直接与射极开口层对准。
通过上述公开，本发明的其它改动与变化对于本领域技术人员而言是显而易见的。因此，虽然此处仅具体说明了本发明的特定实施例，很显然，可在不脱离本发明的精髓与范围的前提下产生其多个改动模式。
行业应用
本发明应用于，例如，用于各种电子器件的异质结双极晶体管的制造。
Claims (10)
1.一种用于制造异质结双极晶体管的方法，包括：
(a)在浅沟槽区(54)上方沉积第一多晶硅层(55)，并在集极区上方沉积单晶SiGe本征基极区；
(b)在第一多晶硅层上形成氧化层(56)；
(c)在氧化层上形成第一氮化层(57)；
(d)蚀刻出透过第一氮化层的开口(61)，所述开口与所述晶体管的射极开口相对应；
(e)以第二多晶硅层(63)填充所述射极开口(61)；
(f)由第二多晶硅层(63)和第一氮化层(57)形成射极基台(66)，所述射极基台具有比所述射极开口宽的宽度；以及
(g)至少在第一多晶硅层中注入形成源极/漏极注入区，所述源极/漏极注入区与所述射极基台(66)中的第二多晶硅层自对准。
2.如权利要求1所述的方法，其中第二多晶硅层(63)为T形，其各部分与第一氮化层相重叠。
3.如权利要求2所述的方法，其中形成所述射极基台(66)的所述步骤包括使所述射极基台的一侧上的第一SiGe多晶硅层的长度与所述射极基台的另一侧上的第一SiGe多晶硅层的长度不同，并且其中具有大的长度的那侧将用作基极接触。
4.如权利要求1所述的方法，其中第一多晶硅层(55)为SiGe层。
5.如权利要求4所述的方法，其中所述SiGe层(55)厚度小于0.15μm。
6.如权利要求1所述的方法，其中所述氧化层(56)为高压热氧化层。
7.如权利要求1所述的方法，其中所述集极区为次集极区顶上的-外延区。
8.如权利要求1所述的方法，其中形成所述射极基台的所述步骤包括使所述射极基台(66)的一侧上的第二多晶硅层(63)的长度至少基本与所述射极基台(66)的另一侧上的第二多晶硅层(63)的长度相同，所述基本相同的长度使所述晶体管在所述射极基台的所述的一侧和所述的另一侧上具有相同的基极电阻。
9.如权利要求1所述的方法，其中所述源极/漏极注入区为非本征基极区。
10.如权利要求1所述的方法，其中形成所述射极开口的所述步骤包括：
在第一氮化层(57)上形成TEOS层(58)；
在TEOS层上形成ARC层(59)；
在ARC层上形成抗蚀剂(60)；
显影抗蚀剂层并在ARC层上形成图形；
蚀透ARC层和TEOS层的选定部分；以及
剥落抗蚀剂和ARC层，其中TEOS层是用于蚀刻氮化层以形成所述射极开口的硬掩模。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/885,792 | 2001-06-20 | ||
| US09/885,792 US20020197807A1 (en) | 2001-06-20 | 2001-06-20 | Non-self-aligned SiGe heterojunction bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1656608A true CN1656608A (zh) | 2005-08-17 |
Family
ID=25387710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA02812300XA Pending CN1656608A (zh) | 2001-06-20 | 2002-06-19 | 非自对准SiGe异质结双极晶体管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020197807A1 (zh) |
| KR (1) | KR20040012821A (zh) |
| CN (1) | CN1656608A (zh) |
| WO (1) | WO2003001584A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108258037A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管及制造方法 |
| TWI636569B (zh) * | 2016-08-02 | 2018-09-21 | 格羅方德半導體公司 | 自對準與非自對準之異質接面雙極電晶體的共整 |
| CN109643654A (zh) * | 2016-09-09 | 2019-04-16 | 德克萨斯仪器股份有限公司 | 高性能超βNPN(SBNPN) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797580B1 (en) * | 2003-02-21 | 2004-09-28 | Newport Fab, Llc | Method for fabricating a bipolar transistor in a BiCMOS process and related structure |
| US20060160030A1 (en) * | 2003-03-24 | 2006-07-20 | Leibiger Steve M | Single polisilicon emitter bipolar junction transistor processing technique using cumulative photo resist application and patterning |
| US6967167B2 (en) * | 2003-09-30 | 2005-11-22 | International Business Machines Corporation | Silicon dioxide removing method |
| US6972237B2 (en) * | 2003-12-01 | 2005-12-06 | Chartered Semiconductor Manufacturing Ltd. | Lateral heterojunction bipolar transistor and method of manufacture using selective epitaxial growth |
| DE102004021241A1 (de) * | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
| KR200452107Y1 (ko) * | 2010-08-05 | 2011-02-01 | 김현구 | 파일용 항두보강 조립체 |
| CN102569069B (zh) * | 2012-03-09 | 2014-08-27 | 中国科学院上海微系统与信息技术研究所 | SiGe-HBT晶体管及其制备方法 |
| US9923083B1 (en) | 2016-09-09 | 2018-03-20 | International Business Machines Corporation | Embedded endpoint fin reveal |
| CN111048584B (zh) * | 2019-12-23 | 2021-05-11 | 复旦大学 | 一种高线性氮化镓hbt射频功率器件及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| KR100275540B1 (ko) * | 1997-09-23 | 2000-12-15 | 정선종 | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 |
| FR2778022B1 (fr) * | 1998-04-22 | 2001-07-13 | France Telecom | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
| FR2779572B1 (fr) * | 1998-06-05 | 2003-10-17 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant |
| FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
| US6410975B1 (en) * | 2000-09-01 | 2002-06-25 | Newport Fab, Llc | Bipolar transistor with reduced base resistance |
-
2001
- 2001-06-20 US US09/885,792 patent/US20020197807A1/en not_active Abandoned
-
2002
- 2002-06-19 WO PCT/US2002/019789 patent/WO2003001584A1/en active Application Filing
- 2002-06-19 KR KR10-2003-7014698A patent/KR20040012821A/ko not_active Application Discontinuation
- 2002-06-19 CN CNA02812300XA patent/CN1656608A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI636569B (zh) * | 2016-08-02 | 2018-09-21 | 格羅方德半導體公司 | 自對準與非自對準之異質接面雙極電晶體的共整 |
| CN109643654A (zh) * | 2016-09-09 | 2019-04-16 | 德克萨斯仪器股份有限公司 | 高性能超βNPN(SBNPN) |
| CN109643654B (zh) * | 2016-09-09 | 2023-03-10 | 德克萨斯仪器股份有限公司 | 高性能超βNPN(SBNPN) |
| CN108258037A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003001584A1 (en) | 2003-01-03 |
| US20020197807A1 (en) | 2002-12-26 |
| KR20040012821A (ko) | 2004-02-11 |
| WO2003001584A8 (en) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6979884B2 (en) | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| CN1661811A (zh) | 超薄soi纵向双极型晶体管及其方法 | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| US5484737A (en) | Method for fabricating bipolar transistor | |
| CN1656608A (zh) | 非自对准SiGe异质结双极晶体管 | |
| US7560797B2 (en) | Semiconductor device and manufacturing method of the same | |
| CN1283012C (zh) | 双极性晶体管及其制造方法 | |
| CN1303696C (zh) | Ac性能改进的高电压npn双极型器件的生产方法 | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| CN1947241A (zh) | 在衬底上集成SiGe NPN和垂直PNP器件的方法及相关结构 | |
| CN100524700C (zh) | 制造平面隔离物以及相关的双极晶体管及BiCMOS电路装置的方法 | |
| CN1767160A (zh) | 半导体装置的制造方法 | |
| CN88100466A (zh) | 利用cmos工艺制造双极型晶体管 | |
| US7192838B2 (en) | Method of producing complementary SiGe bipolar transistors | |
| US6812107B1 (en) | Method for improved alignment tolerance in a bipolar transistor | |
| US6784063B2 (en) | Method for fabricating BiCMOS transistor | |
| US20020042178A1 (en) | Bipolar transistor manufacturing | |
| US7038255B2 (en) | Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method | |
| US7084484B2 (en) | Semiconductor integrated circuit | |
| JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100233292B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
| CN1474440A (zh) | 全自动对准工艺制备晶体管的方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |