CN102569069B - SiGe-HBT晶体管及其制备方法 - Google Patents

Abstract

本发明提供一种SiGe-HBT晶体管及其制备方法，属于微电子与固体电子领域。该SiGe异质结双晶体管的制备方法通过采用离子注入技术，在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P⁺层与N⁺层组成的叠层，所述P⁺层或N⁺层的掺杂浓度值呈高斯分布，且其浓度值小于基区的掺杂浓度值，大于集电区的掺杂浓度值。本发明的方案不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。

Description

SiGe-HBT晶体管及其制备方法

技术领域

本发明涉及微电子与固体电子学技术领域，特别是涉及一种SiGe异质结双极型晶体管(SiGe-HBT)及其制备方法。

背景技术

异质结双极型晶体管(HBT)利用能带工程从根本上克服了常规双极结型晶体管(BipolarJunction Transistor，BJT)所存在的内在矛盾，即提高放大系数与提高特征频率的矛盾，因此HBT可以实现超高频率和超高速。而且SiGe技术与先进的CMOS工艺完全兼容，所以就形成了SiGe-BiCMOS技术，这相应地推动着微波、射频通信技术的快速发展。

然而，由于影响HBT器件的物理特性非常之多：Early效应(和偏置相关)、高注入效应、外延层电阻及其载流子饱和效应、基区电荷复合、Kirk效应、基区弱非线性电流、雪崩击穿效应、电荷存储、基底效应、基-集和基-射结耗散电容、基区电阻电流密度升高和电导率调制效应、本征基区高频分布效应(趋肤和超相移)、自热、热噪声、散弹噪声、1/f噪声和非本征区的各种寄生效应以及Ge组分分布引起的各种效应等，而且HBT器件各部分(发射极、基极、集电极)的设计规则相当之多。这无疑给HBT器件结构的优化带来了巨大挑战，如何在众多性能之间取舍、权衡一直是人们关注的热点。

微波功率管要获得较大的功率输出，必须具有较高的工作电压和较大的集电极交流电流，要得到高的击穿电压和大的集电极电流，对于集电极外延层材料参数的选取恰恰是相反的。要获得较高的功率增益要求器件必须具有较高的特征频率f_T，对于微波功率晶体管在窄基区时，它的特征频率主要由集电极空间电荷区渡越时间所决定，所以在满足集电极基极击穿电压的前提下，尽可能选取薄外延层并使空间电荷区全部耗。

双极器件中常用扩散保护环，浮空场限环，场板，腐蚀成形结终端扩展技术来提高电压，但腐蚀成型需精密控制腐蚀的深度及其在平面结中的位置，因此比较难形成，而结终端扩展形成的漏电较大，也较少使用。因此，目前双极器件，尤其是双极射频功率晶体管中主要采用扩散保护环，浮空场限环以及场板技术，但扩散保护环，浮空场限环增加了结面积，增大了集电结电容和漏电流，限制了射频功率管的截止频率，减小了功率增益，这个矛盾与提高击穿电压是不可调和的。

在现有技术中，为了使SiGe晶体管能稳定的工作及提高其击穿电压，一般将集电区设计成两层结构，即在高掺杂集电区和基区之间插入一层低掺杂层。一种SiGe晶体管及其制造方法对集电极区域进行掺杂的实例见于CN101937846A，器件具体结构如图1所示，发明名称为“一种SiGe晶体管及其制造方法”，公开的对集电极区域进行掺杂的步骤包括：第一离子注入步骤，用于形成第一掺杂浓度的第一集电极区域C1；以及第二离子注入步骤用于形成具有第二掺杂浓度的第二集电极区域C2；且第一集电极区域C1和第二集电极区域C2重叠布置以构成集电极区域，并且第二集电极区域C2形成在第一集电极区域C1之上，并且第二掺杂浓度大于第一掺杂浓度。但是，该发明存在的主要缺点为：当集电区完全耗尽时，较宽的低掺杂集电区会使载流子渡越空间电荷区的时间增大，从而导致特征频率降低。

鉴于此，怎样在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，怎样提高空间电荷区渡越时间和截止频率，实已成为本领域从业者亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SiGe-HBT晶体管及其制备方法，用于解决现有技术中，在提高基极-集电极击穿电压时导致特征频率降低，或在增加集电区掺杂浓度、提高特征频率以及提高空间电荷区渡越时间时导致的击穿电压恶化的问题。

为实现上述目的及其他相关目的，本发明提供一种SiGe-HBT晶体管的制备方法，包括：

提供一半导体衬底，在该衬底上制备出次集电区，并在所述次集电区上形成藉由浅槽隔离区隔离出的集电区；

依据预设的集电区和基区的掺杂浓度确定出空间电荷区的宽度及其在所述集电区中的位置；

利用离子注入技术在所述的集电区和空间电荷区重叠区域中形成掺杂浓度相等的P⁺层与N⁺层组成的叠层；

在所述集电区上制备包括本征SiGe层、基区P-SiGe:C层、以及重掺杂的P⁺多晶硅外基区层的基区，以在所述集电区和基区的接触界面形成一集电极-基极结空间电荷区，且在所述P⁺多晶硅外基区层上制备出发射极盖帽层和发射区；

分别在所述的基区、发射区、次集电区分别上制备出基极接触、发射极接触、集电极接触。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述P⁺层中注入的离子为磷或砷。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述N⁺层中注入的离子为硼。

可选地，所述的SiGe-HBT晶体管的制备方法中，其特征在于，所述掺杂浓度值范围为10¹⁷cm^-3～10¹⁸cm^-3，且所述掺杂浓度值呈高斯分布。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述P⁺层或N⁺层的掺杂浓度值小于基区P-SiGe:C层的掺杂浓度值。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述P⁺层或N⁺层的掺杂浓度值大于集电区的掺杂浓度值。

可选地，所述的SiGe-HBT晶体管的制备方法，其特征在于，所述P⁺层和N⁺层的厚度为10nm～90nm。

本发明的另一个目的是提供一种SiGe-HBT晶体管结构，包括：

次集电区及形成于所述次集电区上且由浅槽隔离区隔离出的集电区，且所述次集电区上形成有集电极接触；

基区，形成于所述集电区之上，包括本征SiGe层、重掺杂的P⁺多晶硅外基区层以及位于所述的本征SiGe层和重掺杂的P⁺多晶硅外基区层之间的基区P-SiGe:C层，所述集电区和基区的接触界面形成有一集电极-基极结空间电荷区，且所述重掺杂的P⁺多晶硅外基区层上形成有基极接触；

发射区，形成于所述P⁺多晶硅外基区层和发射极盖帽层上，且形成有发射极接触；

所述的集电区和空间电荷区重叠区域中形成有掺杂浓度相等的P⁺层与N⁺层组成的叠层。

可选地，所述SiGe-HBT晶体管集电区中，所述P⁺层中注入的离子为磷或砷。

可选地，所述SiGe-HBT晶体管集电区中，所述N⁺层中注入的离子为硼。

可选地，所述P⁺层与N⁺层的掺杂浓度值范围为10¹⁷cm^-3～10¹⁸cm^-3，且所述掺杂浓度值呈高斯分布。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述P⁺层或N⁺层的掺杂浓度值小于基区P-SiGe:C层的掺杂浓度值。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述P⁺层或N⁺层的掺杂浓度值大于集电区的掺杂浓度值。

可选地，所述的SiGe-HBT晶体管的制备方法中，所述P⁺层或N⁺层的厚度为10nm～90nm。

如上所述，本发明的一种SiGe异质结双晶体管及其制备方法，具有以下有益效果：

本发明通过在所述的集电区和空间电荷区重叠区域中形成掺杂浓度相等的P⁺层与N⁺层组成的叠层值，不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况。由于电子速度饱和效应，只要电子在到达势垒区电场峰值之前，已经到达最大动能，即便是在增加电场强度，其速度也基本不改变，此结构可以将电场峰值推在最大电子动能之后。即电子在到达电场峰值时就已经速度饱和，所以它不在依赖电场强度而变化，这样就显著减少了电离碰撞的几率，从而提升基极-集电极雪崩击穿电压。换个角度，在保持击穿电压不变的情况下，适当增加集电区掺杂浓度，高的掺杂浓度使空间电荷区变窄，即可提高特征频率f_T，而且较薄的集电结势垒区又可抑制雪崩击穿效应，由此形成了良性循环。

附图说明

图1显示为现有技术中的一种SiGe-HB T晶体管结构示意图。

图2a、2c及2d显示为本发明制备SiGe-HB T晶体管的不同步骤中所形成的结构示意图。

图2b显示为本发明所要制备的SiGe-HB T晶体管中集电结空间电荷区的位置示意图。

元件标号说明

11    次集电区

12    深槽隔离区

13    浅槽隔离区

14    集电区

15    集电极-基极结空间电荷区

16    基区

160   本征SiGe层

161   基区P-SiGe:C

162   重掺杂的P⁺多晶硅外基区

17    N⁺-Si层

18    P⁺-Si层

19    发射极盖帽层

20    集电极接触

21    基极接触

22    发射区

23    发射极接触

24    空间隔离区

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2a至图2d。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

下面结合说明书附图进一步说明本发明提供的一种SiGe-HBT晶体管及其制备方法，为了示出的方便附图并未按照比例绘制，特此述明。

实施例一

对照附图2a-2d对本发明提供的一种SiGe-HBT晶体管的制备方法做进一步的解释和说明。

首先，如图2a所示的结构是使用本领域技术人员所熟知的常规工艺手段来制备的，所述的材料也是本领域技术人员所熟知的常规材料。例如，一般SiGe异质结双晶体管制作在半导体衬底上(图中未示出)，衬底材料选自Si、Ge、GeSi中的一种，但不限于这些材料。衬底可以选用N型或P型衬底，这取决于制作的器件的类型。

在图2a中的结构包括在半导体衬底(图中未示出)上形成的次集电区11，次集电区11采用常规的离子注入或外延生长的工艺以形成，然后在所述次集电区11和深槽隔离12上形成浅槽隔离区13。在浅槽隔离区13形成后，采用离子注入或激活退火方法在双极器件区即两个浅槽隔离区13之间形成集电区14。其中，在半导体衬底(图中未示出)上形成的用来隔离次集电区11的深槽隔离区12和用来隔离集电区14的浅槽隔离区13所采用的工艺是常规的光刻、腐蚀和沟槽隔离填充。接着在次集电区11上制备集电极接触20。

其次，依据预设的集电区及基区的掺杂浓度确定出空间电荷区的宽度及其在集电区中的位置。如图2b所示，集电区14为n型区，有均匀施主杂质浓度N_D，基区16为p型区，有均匀受主杂质浓度N_A。集电极-基极结空间电荷区15(也称作势垒区)的宽度为X_D＝X_n+X_p，X_n为n型区的空间电荷区宽度，X_p为p型区空间电荷区宽度，且由于半导体满足电中性条件，空间电荷区15内正负电荷总量相等，即N_A×X_P＝N_D×X_n，可以看到空间电荷区15的宽度与其所在区的杂质浓度成反比。杂质浓度高的一边空间电荷区宽度小，杂质浓度低的一边空间电荷区宽度大。依据以下公式计算出空间电荷区的宽度：

最大电场强度： ${\mathrm{\ξ}}_m=-\frac{q{N}_D{X}_n}{{\mathrm{\ϵ}}_r{\mathrm{\ϵ}}_0};---\left(1\right)$

接触电势差： $V_D=\frac{q{N}_D{X}_D^2}{2{\mathrm{\ϵ}}_r{\mathrm{\ϵ}}_0}=\frac{q{N}_D{X}_n^2}{2{\mathrm{\ϵ}}_r{\mathrm{\ϵ}}_0};---\left(2\right)$

空间电荷区宽度： $X_D=X_n=\sqrt{\frac{2{\mathrm{\ϵ}}_r{\mathrm{\ϵ}}_0{V}_D}{q{N}_D}};---\left(3\right)$

其中，电荷量q＝1.6×10^-19C，真空介电常数ε₀＝8.85×10^-14F/cm，硅的介电常数ε_r＝11.9，N_D表示施主杂质浓度，X_D表示空间电荷区宽度，X_n表示n型区的空间电荷区宽度。

从上式可以看出：(1)单边突变结的接触电势差V_D随着低掺杂一边的杂质浓度的增加而增高。(2)单边突变结的空间电荷区宽度随杂质浓度增大而下降。空间电荷区几乎全部在轻掺杂的一边，因而能带弯曲主要发生于这一区域。

本发明中涉及到的基极-集电极p⁺n突变结，N_A远大于N_D，则X_n远大于X_p，即基区16中电荷密度很大，使空间电荷区的扩散几乎都发生在集电区14中，因而推出X_D≈X_n。空间电荷区的宽度及在集电区的位置如图2b所示(为便于阅图或理解，图中示出的空间电荷区15是理想的矩形状)。

再次，如图2c所示(为便于阅图或理解，图中示出的N⁺层17与P⁺层18是理想的矩形状)。根据上一步所确定的空间电荷区15在集电区14的位置，利用离子注入技术在所述的集电区14和空间电荷区15重叠区域中形成掺杂浓度相等的N⁺层17与P⁺层18组成的叠层，且所述叠层中N⁺层17与P⁺层18的顺序可以互换。所述P⁺层18中注入的离子为磷或砷，所述N⁺层17中注入的离子为硼，并且所述P⁺层18和N⁺层17的掺杂浓度值范围为10¹⁷cm^-3～10¹⁸cm^-3，且掺杂浓度值呈高斯分布。根据空间电荷区15的宽度可以调节P⁺层18和N⁺层17的厚度，范围为10nm～90nm。

在所述的集电区14和空间电荷区15重叠区域中形成掺杂浓度相等的N⁺层17与P⁺层18组成的叠层，这种结构不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况。由于电子速度饱和效应，只要电子在到达势垒区电场峰值之前，已经到达最大动能，即便是在增加电场强度，其速度也基本不改变，因此，本发明的方案可以将电场峰值推在最大电子动能之后，也即电子在到达电场峰值时就已经速度饱和，所以它不在依赖电场强度而变化，这样就显著减少了电离碰撞的几率，从而提升基极-集电极结的雪崩击穿电压，或在保持穿电压不变的情况下，适当增加集电区14的掺杂浓度，高的掺杂使空间电荷区15变窄，即可提高特征频率f_T，而且较薄的空间电荷区15又可抑制雪崩击穿效应，由此形成了良性循环。

最后，如图2d所示。在所述集电区14及浅槽隔离区13上制备包括本征SiGe层160(由于本征SiGe层160的厚度较薄，一般研究者在定量研究、分析SiGe HBT频率等特性时均忽略本征层的存在)、基区P-SiGe:C层161(C掺杂的P-SiGe)、以及重掺杂的P⁺多晶硅外基区层162的基区16，且在所述P⁺多晶硅外基区层162上制备基极接触21；其中，由于基区16是重掺杂，热处理过程会引起基区16中的离子例如B(硼)向集电区14扩散，导致异质结和pn结不重合，器件性能严重退化，为了抑制这种情况的发生，研究人员普遍采用的方法是在异质集电结界面添加一层薄的本征SiGe层160，所述本征SiGe层160能有效地阻挡基区16硼离子向集电区14的扩散。本发明结构中引入本征SiGe层160，采用现有技术中常规工艺，例如超高真空化学气象淀积(UHV/CVD)。此外，本发明结构中还引入了发射极盖帽层19，用来控制发射区22的侧向腐蚀。然后在发射极盖帽层19上形成发射区22和发射极接触23，且发射区22与基区16之间形成空间隔离区24，采用常规的光刻和腐蚀工艺形成发射区22的结构，如图2d所示。

具体地，所述的SiGe-HBT晶体管的制备方法中，所述N⁺层17或P⁺层18的掺杂浓度值小于基区P-SiGe:C层161的掺杂浓度值，且所述N⁺层17或P⁺层18的掺杂浓度值大于集电区14的掺杂浓度值。

本领域技术人员可以理解的是，在本实施例中以NPN型SiGe-HBT晶体管为示例说明了本发明的制备方法，但是本发明的方案同样适用于PNP型SiGe-HBT晶体管。

本实施例中，SiGe异质结双晶体管的制备方法通过采用离子注入技术，在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P⁺层与N⁺层组成的叠层，所述P⁺层或N⁺层的掺杂浓度值呈高斯分布，且其浓度值小于基区的掺杂浓度值，大于集电区的掺杂浓度值。该方案不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。

实施例二

本发明还提供一种SiGe-HBT晶体管结构，如图2d所示，包括：

由深槽隔离12隔离出的次集电区11，及形成于所述次集电区11上且由浅槽隔离区13隔离出的集电区14，且所述次集电区上形成有集电极接触20。

基区16，形成于所述集电区14及浅槽隔离区13之上，包括本征SiGe层160、重掺杂的P⁺多晶硅外基区层162以及位于所述的本征SiGe层160和重掺杂的P⁺多晶硅外基区层162之间的基区P-SiGe:C层161，所述集电区14和基区16的接触界面形成有一集电极-基极结空间电荷区15，且所述P⁺多晶硅外基区层162层上形成有基极接触21。

发射区22，形成于所述P⁺多晶硅外基区层162和发射极盖帽层19之上，且形成有发射极接触23，且发射区22与重掺杂的P⁺多晶硅外基区层162之间有空间隔离区24。

具体地，所述P⁺层18中注入的离子为磷或砷，所述N⁺层17中注入的离子为硼；所述N⁺层17和P⁺层18的掺杂浓度值范围为10¹⁷～10¹⁸cm^-3，且所述掺杂浓度值呈高斯分布；所述N⁺层17或P⁺层18的掺杂浓度值小于基区P-SiGe:C层161的掺杂浓度值；所述N⁺层17或P⁺层18的掺杂浓度值大于集电区14的掺杂浓度值。进一步具体地，根据分布在集电区14中的空间电荷区15的宽度可以调节所述N⁺层17或P⁺层18的厚度，范围为10nm到90nm。

所述P⁺层或N⁺层组成的叠层结构不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。本领域技术人员可以理解的是，在本实施例中以NPN型SiGe-HBT晶体管为示例说明了本发明的结构，但是本发明的方案同样适用于PNP型SiGe-HBT晶体管。

综上所述，本发明通过采用离子注入技术，在空间电荷区域中先注入硼形成一道N⁺层，然后在N⁺层上方注入磷或砷形成一道P⁺层，且P⁺层浓度值与N⁺层浓度值相同，且呈高斯分布，厚度在十到几十纳米(具体厚度根据耗尽层宽度调节)。这种结构不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况。由于电子速度饱和效应，只要电子在到达势垒区电场峰值之前，已经到达最大动能，即便是在增加电场强度，其速度也基本不改变，因此，本发明的方案可以将电场峰值推在最大电子动能之后，也即电子在到达电场峰值时就已经速度饱和，所以它不在依赖电场强度而变化，这样就显著减少了电离碰撞的几率，从而提升基极-集电极结的雪崩击穿电压，或在保持穿电压不变的情况下，适当增加集电区的掺杂浓度，高的掺杂使空间电荷区变窄，即可提高特征频率f_T，而且较薄的空间电荷区又可抑制雪崩击穿效应，由此形成了良性循环。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种SiGe-HBT晶体管的制备方法，其特征在于，包括：

提供一半导体衬底，在该衬底上制备出由深槽隔离区隔离出的次集电区，并在所述次集电区上形成藉由浅槽隔离区隔离出的集电区；

依据预设的集电区和基区的掺杂浓度确定出空间电荷区的宽度及其在所述集电区中的位置；

利用离子注入技术在所述的集电区和空间电荷区重叠区域中形成掺杂浓度相等的P⁺层与N⁺层组成的叠层，所述P⁺层与N⁺层的数量均为一道；该P⁺层与N⁺层组成的叠层使所述集电区的掺杂浓度提高；

在所述集电区上制备包括本征SiGe层、基区P-SiGe:C层、以及重掺杂的P⁺多晶硅外基区层的基区，以在所述集电区和基区的接触界面形成一集电极-基极结空间电荷区，且在所述基区上制备出发射极盖帽层和发射区；

分别在所述的基区、发射区、次集电区分别上制备出基极接触、发射极接触、集电极接触。

2.根据权利要求1所述的SiGe-HBT晶体管的制备方法，其特征在于，所述P⁺层中注入的离子为磷或砷。

3.根据权利要求1所述的SiGe-HBT晶体管的制备方法，其特征在于，所述N⁺层中注入的离子为硼。

4.根据权利要求1所述的SiGe-HBT晶体管的制备方法，其特征在于，所述掺杂浓度值范围为10¹⁷cm^-3～10¹⁸cm^-3，且所述掺杂浓度值呈高斯分布。

5.根据权利要求1所述的SiGe-HBT晶体管的制备方法，其特征在于，所述P⁺层或N⁺层的掺杂浓度值小于基区P-SiGe:C层的掺杂浓度值。

6.根据权利要求1所述的SiGe-HBT晶体管的制备方法，其特征在于，所述P⁺层或N⁺层的掺杂浓度值大于集电区的掺杂浓度值。

7.根据权利要求1所述的SiGe-HBT晶体管的制备方法，其特征在于，所述P⁺层和N⁺层的厚度为10nm～90nm。

8.一种SiGe-HBT晶体管，其特征在于，包括：

由深槽隔离区隔离出的次集电区及形成于所述次集电区上且由浅槽隔离区隔离出的集电区，且所述次集电区上形成有集电极接触；

基区，形成于所述集电区之上，包括本征SiGe层、重掺杂的P⁺多晶硅外基区层以及位于所述的本征SiGe层和重掺杂的P⁺多晶硅外基区层之间的基区P-SiGe:C层，所述集电区和基区的接触界面形成有一集电极-基极结空间电荷区，且所述重掺杂的P⁺多晶硅外基区层上形成有基极接触；

发射区，形成于所述基区和发射极盖帽层上，且形成有发射极接触；

所述的集电区和空间电荷区重叠区域中形成有掺杂浓度相等的P⁺层与N⁺层组成的叠层，所述P⁺层与N⁺层的数量均为一道；该P⁺层与N⁺层组成的叠层使所述集电区的掺杂浓度增加。

9.根据权利要求8所述的SiGe-HBT晶体管，其特征在于，所述P⁺层中注入的离子为磷或砷。

10.根据权利要求8所述的SiGe-HBT晶体管，其特征在于，所述N⁺层中注入的离子为硼。

11.根据权利要求8所述的SiGe-HBT晶体管，其特征在于，所述P⁺层和N⁺层的掺杂浓度值范围为10¹⁷cm^-3～10¹⁸cm^-3，且所述掺杂浓度值呈高斯分布。

12.根据权利要求8所述的SiGe-HBT晶体管，其特征在于，所述P⁺层或N⁺层的掺杂浓度值小于基区P-SiGe:C层的掺杂浓度值。

13.根据权利要求8所述的SiGe-HBT晶体管，其特征在于，所述P⁺层或N⁺层的掺杂浓度值大于集电区的掺杂浓度值。

14.根据权利要求8所述的SiGe-HBT晶体管，其特征在于，所述P⁺层或N⁺层的厚度为10nm～90nm。