CN103137675A - 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 - Google Patents

具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 Download PDF

Info

Publication number
CN103137675A
CN103137675A CN2011103768601A CN201110376860A CN103137675A CN 103137675 A CN103137675 A CN 103137675A CN 2011103768601 A CN2011103768601 A CN 2011103768601A CN 201110376860 A CN201110376860 A CN 201110376860A CN 103137675 A CN103137675 A CN 103137675A
Authority
CN
China
Prior art keywords
collector region
oxygen
region
bipolar transistor
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103768601A
Other languages
English (en)
Other versions
CN103137675B (zh
Inventor
韩峰
石晶
钱文生
刘冬华
胡君
段文婷
陈帆
邱慈云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110376860.1A priority Critical patent/CN103137675B/zh
Publication of CN103137675A publication Critical patent/CN103137675A/zh
Application granted granted Critical
Publication of CN103137675B publication Critical patent/CN103137675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种具有高击穿电压的锗硅异质结双极晶体管结构及其制造方法,包括:在HBT两侧的场氧区中,靠外边缘在部分场氧下有两个N+赝埋层;在N+赝埋层和有源区下方有匹配层;在HBT两侧的场氧区非赝埋层区域和匹配层上方有源区形成集电区;集电区采用非均匀掺杂,场氧之间纵向集电区部分重掺杂,场氧下方横向集电区部分轻掺杂;场氧下N-集电区与匹配层之间相互耗尽,形成横向耗尽区;基区窗口的尺寸等于或大于HBT有源区尺寸;基区窗口介质层采用多晶硅/氧化硅结构;发射区窗口尺寸小于有源区尺寸;发射区窗口介质层采用氮化硅/氧化硅结构;发射极采用氧化硅侧墙;在场氧中制作深孔接触,连接赝埋层,引出集电区电极。本发明提高整个器件的击穿电压,同时降低纵向PNP寄生晶体管的电流增益。

Description

具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
技术领域
本发明涉及一种半导体器件及其制造工艺。
背景技术
国际上目前已经广泛采用SiGe HBT作为高频大功率功放器件应用于无线通讯产品,如手机中的功率放大器和低噪声放大器等。为了提高射频功率放大器的输出功率,在器件正常工作范围内通过提高工作电流和提高工作电压都是有效的方式。
对于用于锗硅HBT,高耐压器件可使电路在相同功率下获得较小电流,从而降低功耗,因而需求广泛。因此在如何保持器件的特征频率的同时进一步提高SiGe HBT耐压越来越成为锗硅HBT器件的研究热点。
常规高压HBT击穿电压受浅槽隔离深度限制,集电结耗尽宽度有限,击穿电压很难有大幅度提高。高压SiGe HBT通过拉大N型赝埋层到有源区的距离,提高集电结耗尽区宽度延伸空间,使击穿电压大大提高。但N型赝埋层到有源区的距离不能无限增大,所以在控制N型赝埋层到有源区的距离的同时,采用增加匹配层的方法SiGe HBT击穿电压进一步提高。但由于匹配层的加入,器件中存在纵向PNP寄生晶体管,集电区纵向区域采用轻掺杂,寄生PNP的BETA值较高,影响了SiGe HBT的性能。
发明内容
本发明所要解决的技术问题是提供一种具有高击穿电压的锗硅异质结双极晶体管结构,它可以提高整个器件的击穿电压。
为了解决以上技术问题,本发明提供了一种具有高击穿电压的锗硅异质结双极晶体管结构,包括:在HBT两侧的场氧区中,靠外边缘在部分场氧下有两个N+赝埋层;在N+赝埋层和有源区下方有匹配层;在HBT两侧的场氧区非赝埋层区域和匹配层上方有源区形成集电区;集电区采用非均匀掺杂,场氧之间纵向集电区部分重掺杂,场氧下方横向集电区部分轻掺杂;场氧下N-集电区与匹配层之间相互耗尽,形成横向耗尽区;基区窗口的尺寸等于或大于HBT有源区尺寸;基区窗口介质层采用多晶硅/氧化硅结构;发射区窗口尺寸小于有源区尺寸;发射区窗口介质层采用氮化硅/氧化硅结构;发射极采用氧化硅侧墙;在场氧中制作深孔接触,连接赝埋层,引出集电区电极。
本发明的有益效果在于:该器件改变了传统HBT BC结的一维耗尽区模式,改变为两维分布,既有向衬底方向的纵向展宽,又有向赝埋层方向的横向延伸,匹配层的加入使得场氧下集电区轻掺杂区域在BC结击穿前全部耗尽,起到分压作用,从而进一步提高整个器件的击穿电压。纵向集电区采用重掺杂,起到减小寄生BETA的作用。
本发明还提供了上述具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,包括以下步骤:
采用高剂量、低能量离子注入形成N+赝埋层;
高能量离子注入形成匹配层;
低剂量离子注入形成N-集电区;
高剂量离子注入形成N+集电区;
采用重硼掺杂形成锗硅基区外延;
高剂量的N型杂质注入到多晶硅发射极,并利用高温快速热退火进行激活和扩散;
在场氧区开深接触孔,淀积Ti/TiN阻挡金属层后,填入钨形成深孔接触作集电极;
发射极和外基区都采用硅化物覆盖,降低寄生电阻。
采用高剂量、低能量离子注入形成N+赝埋层,注入杂质可为磷或砷;注入的剂量范围为1e14~1e16cm-2,注入能量范围2~50KeV。
高能量离子注入形成匹配层,注入剂量由集电区掺杂浓度决定。
低剂量离子注入形成N-集电区,注入杂质可为磷或砷。
采用重硼掺杂形成锗硅基区外延,锗的分布可以是梯形或三角形分布。
在场氧区开深接触孔,淀积Ti/TiN阻挡金属层后,填入钨形成深孔接触作集电极,深阱的深度由隔离场区深度和金属/半导体层间膜的厚度决定。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是具有高击穿电压的SiGe HBT器件结构示意图;
图2是反向偏压下SiGe HBT耗尽区分布仿真结果示意图;
图3(a)是刻蚀场氧区之后的器件截面图;
图3(b)是赝埋层注入之后的器件截面图;
图3(c)是匹配层注入之后的器件截面图;
图3(d)是N-集电区注入之后的器件截面图;
图3(e)是N+集电区注入之后的器件截面图;
图3(f)是刻蚀基区窗口之后的器件截面图;
图3(g)是外延SiGe基区之后的器件截面图;
图3(h)是刻蚀多晶锗硅基区及介质层之后的器件截面图;
图3(i)是淀积介质层并刻蚀发射区窗口之后的器件截面图;
图3(j)是淀积多晶硅发射极之后的器件截面图;
图3(k)是发射极侧墙形成之后的器件截面图;
图3(l)是深接触孔引出赝埋层之后的器件截面图。
图中附图标记说明:
101-P型衬底,102-场氧区,103-赝埋层,104-匹配层,105-N-集电区,106-N+集电区,107-氧化硅层,108-多晶硅层,109-掺硼SiGe基区,110-氧化硅介质层,111-氮化硅介质层,112-多晶硅发射极,113-侧墙,114-深接触孔。
具体实施方式
本发明提出一种降低高压SiGe HBT器件寄生电流增益的方法,该方法通过增加赝埋层和匹配层来提高器件的击穿电压,集电区分为轻掺杂和重掺杂两部分。在SiGe HBT有源区两侧的场氧区下面制作N型重掺杂赝埋层,在场氧区刻深孔接触,直接连接赝埋层引出集电区,不再需要使用有源区来实现埋层的电极引出,极大地缩减了器件尺寸和面积。SiGe HBT两侧赝埋层之间的区域包括有源区和部分场氧下区域作轻掺杂,通过提高集电区/基区(BC结)之间的结击穿电压而提高HBT的击穿电压BVCEO。
该器件改变了传统HBT BC结的一维耗尽区模式,改变为两维分布,既有向衬底方向的纵向展宽,又有向赝埋层方向的横向延伸,匹配层的加入使得场氧下集电区轻掺杂区域在BC结击穿前全部耗尽,起到分压作用,从而进一步提高整个器件的击穿电压。纵向集电区采用重掺杂,起到减小寄生BETA的作用。
本发明提出一种降低高压SiGe HBT器件寄生电流增益的方法,器件结构如图一所示。
本发明提出一种降低高压SiGe HBT器件寄生电流增益的方法,该器件不需要改变集电区的厚度和掺杂浓度,只需要通过增加赝埋层和匹配层来提高器件的击穿电压。该器件弃用常规器件中均匀的NBL,而只在SiGe HBT有源区两侧的场氧区下面制作N型重掺杂赝埋层,在场氧区刻深孔接触,直接连接赝埋层引出集电区,不再需要使用有源区来实现埋层的电极引出。极大地缩减了器件尺寸和面积。SiGe HBT两侧赝埋层之间的区域包括有源区和部分场氧下区域作轻掺杂,通过提高集电区/基区(BC结)之间的结击穿电压而提高HBT的击穿电压BVCEO。该器件改变了传统HBT BC结的一维耗尽区模式,改变为两维分布,既有向衬底方向的纵向展宽,又有向赝埋层方向的横向延伸,匹配层的加入使得场氧下集电区轻掺杂区域在BC结击穿前全部耗尽,起到分压作用,从而进一步提高整个器件的击穿电压。重掺杂的集电区起到减小寄生BETA的作用。本发明的具体技术方案:
1、在HBT两侧的浅槽隔离高剂量、低能量地注入磷离子,形成赝埋层。由于N型膺埋层离子注入能量较低,其与衬底的结面积较小,因此与衬底的寄生电容较小,不再采用深槽隔离技术。
2、膺埋层注入后采用高能量的离子注入在赝埋层和有源区下方形成与集电区注入类型相反的匹配层,匹配层的注入剂量由集电区掺杂浓度决定。
3、通过腐蚀去除大部分有源区上的硬掩模层(Hard Mask),在全部的HBT区域注入中低剂量的磷离子,形成集电区。
4、光刻并刻蚀打开集电区注入区域窗口,对纵向集电区采用高剂量离子注入进行重掺杂。
5、外延重掺杂的SiGe层作为器件基区,发射区由多晶硅层构成,经过高剂量杂质离子注入并退火激活。
6、不再通过高浓度高能量N型注入制作集电极引出端,而是通过在场氧中刻出深阱接触孔,填入Ti/TiN过渡金属层以及金属W,接触膺埋层,实现集电极的引出。该接触孔距离器件基区很近,避免了过大的集电极电阻,也减小了集电极的寄生电容。
本发明采用在常规SiGe HBT增加赝N+埋层和匹配层,大幅度增加了器件的击穿电压,并使得器件的击穿不再单纯由纵向BC结的耗尽区决定,而是依靠横向耗尽区分压。因为匹配层的加入横向耗尽区会在BC结击穿前形成,由于反向偏压大部分落在横向耗尽区,所以器件的击穿电压将大大高于BC结的击穿电压(如图2所示)。利用本发明的HBT器件结构,可以在控制N型赝埋层到有源区的距离的同时,采用增加匹配层的方法SiGe HBT击穿电压进一步提高。同时,集电区纵向区域采用重掺杂,极大地减小了寄生PNP的BETA值。
图3(a)刻蚀场氧区之后的器件截面图。
工艺步骤1:利用有源区光刻,打开浅槽区域,并在P型衬底101上刻蚀场氧区102(如图3(a)所示)。
图3(b)赝埋层注入之后的器件截面图。
工艺步骤2:光刻打开SiGe HBT区域,向P型衬底101注入磷离子形成膺埋层103,HBT以外区域由光刻胶保护。赝埋层磷注入的剂量范围为1e14~1e16cm-2,注入能量范围2~50KeV(如图3(b)所示)。
图3(c)匹配层注入之后的器件截面图。
工艺步骤3:向场氧区填入氧化硅,并进行化学机械抛光,采用高能量的离子注入在赝埋层和有源区下方形成与集电区注入类型相反的匹配层104(如图3(c)所示)。
图3(d)N-集电区注入之后的器件截面图。
工艺步骤4:N-集电区通过离子注入P型杂质,此次注入为低剂量注入,注入的杂质是砷或磷,形成N-集电区105,N-集电区与赝埋层相互重叠(如图3(d)所示)。
图3(e)N+集电区注入之后的器件截面图。
工艺步骤5:光刻定义N+集电区,通过离子注入P型杂质,此次注入为高剂量注入,注入的杂质是砷或磷,形成N+集电区106(如图3(e)所示)。
图3(f)刻蚀基区窗口之后的器件截面图。
工艺步骤6:淀积氧化硅层107和多晶硅层108,其厚度范围100A~500A/200A~1500A,并光刻、刻蚀形成基区窗口(如图3(f)所示)。
图3(g)外延SiGe基区之后的器件截面图。
工艺步骤7:生长硅过渡层、掺硼的SiGe基区109和硅覆盖层。各层的厚度、基区硼浓度和锗浓度由器件特性要求决定(如图3(g)所示)。
图3(h)刻蚀多晶锗硅基区及介质层之后的器件截面图。
工艺步骤8:光刻并刻蚀多晶锗硅基区及介质层(如图3(h)所示)。
图3(i)淀积介质层并刻蚀发射区窗口之后的器件截面图
工艺步骤9:淀积介质层氧化硅110和氮化硅111,光刻、刻蚀发射区窗口(如图3(i)所示)。
图3(j)淀积多晶硅发射极之后的器件截面图。
工艺步骤10:淀积在位N型掺杂的多晶硅发射极112,再注入N型杂质砷或磷,注入浓度要大于1e15cm-2,注入能量由发射极厚度决定,光刻、刻蚀多晶硅发射极和介质层(如图3(j)所示)。
图3(k)发射极侧墙形成之后的器件截面图。
工艺步骤11:淀积氧化硅层,并干刻形成发射极侧墙113(如图3(k)所示)。
图3(l)深接触孔引出赝埋层之后的器件截面图。
工艺步骤12:刻蚀深接触孔114,在接触孔内生长过渡金属层Ti/TiN,填入金属钨,并进行化学机械抛光,引出赝埋层(如图3(l)所示)。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法,以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (7)

1.一种具有高击穿电压的锗硅异质结双极晶体管结构,其特征在于,包括:
在HBT两侧的场氧区中,靠外边缘在部分场氧下有两个N+赝埋层;
在N+赝埋层和有源区下方有匹配层;
在HBT两侧的场氧区非赝埋层区域和匹配层上方有源区形成集电区;
集电区采用非均匀掺杂,场氧之间纵向集电区部分重掺杂,场氧下方横向集电区部分轻掺杂;
场氧下N-集电区与匹配层之间相互耗尽,形成横向耗尽区;
基区窗口的尺寸等于或大于HBT有源区尺寸;
基区窗口介质层采用多晶硅/氧化硅结构;
发射区窗口尺寸小于有源区尺寸;
发射区窗口介质层采用氮化硅/氧化硅结构;
发射极采用氧化硅侧墙;
在场氧中制作深孔接触,连接赝埋层,引出集电区电极。
2.如权利要求1所述的具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,其特征在于,包括以下步骤:
采用高剂量、低能量离子注入形成N+赝埋层;
高能量离子注入形成匹配层;
低剂量离子注入形成N-集电区;
高剂量离子注入形成N+集电区;
采用重硼掺杂形成锗硅基区外延;
高剂量的N型杂质注入到多晶硅发射极,并利用高温快速热退火进行激活和扩散;
在场氧区开深接触孔,淀积Ti/TiN阻挡金属层后,填入钨形成深孔接触作集电极;
发射极和外基区都采用硅化物覆盖,降低寄生电阻。
3.如权利要求2所述的具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,其特征在于,采用高剂量、低能量离子注入形成N+赝埋层,注入杂质可为磷或砷;注入的剂量范围为1e14~1e16cm-2,注入能量范围2~50KeV。
4.如权利要求2所述的具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,其特征在于,高能量离子注入形成匹配层,注入剂量由集电区掺杂浓度决定。
5.如权利要求2所述的具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,其特征在于,低剂量离子注入形成N-集电区,注入杂质可为磷或砷。
6.如权利要求2所述的具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,其特征在于,采用重硼掺杂形成锗硅基区外延,锗的分布可以是梯形或三角形分布。
7.如权利要求2所述的具有高击穿电压的锗硅异质结双极晶体管结构的制作方法,其特征在于,在场氧区开深接触孔,淀积Ti/TiN阻挡金属层后,填入钨形成深孔接触作集电极,深阱的深度由隔离场区深度和金属/半导体层间膜的厚度决定。
CN201110376860.1A 2011-11-23 2011-11-23 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 Active CN103137675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110376860.1A CN103137675B (zh) 2011-11-23 2011-11-23 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110376860.1A CN103137675B (zh) 2011-11-23 2011-11-23 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103137675A true CN103137675A (zh) 2013-06-05
CN103137675B CN103137675B (zh) 2016-04-13

Family

ID=48497263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110376860.1A Active CN103137675B (zh) 2011-11-23 2011-11-23 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103137675B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124155A (zh) * 2014-07-02 2014-10-29 中国电子科技集团公司第五十五研究所 一种磷化铟异质结晶体管侧墙保护发射极制作方法
CN116314174A (zh) * 2022-09-09 2023-06-23 燕山大学 锗硅异质结双极晶体管低温大信号等效电路模型

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231506A (zh) * 1998-04-07 1999-10-13 日本电气株式会社 高速和低寄生电容的半导体器件及其制造方法
US20060113634A1 (en) * 2003-11-17 2006-06-01 Shahriar Ahmed Bipolar junction transistor with improved extrinsic base region and method of fabrication
US7488662B2 (en) * 2005-12-13 2009-02-10 Chartered Semiconductor Manufacturing, Ltd. Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
CN102054689A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 SiGe异质结双极晶体管的制作方法
CN102104062A (zh) * 2009-12-21 2011-06-22 上海华虹Nec电子有限公司 双极晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231506A (zh) * 1998-04-07 1999-10-13 日本电气株式会社 高速和低寄生电容的半导体器件及其制造方法
US20060113634A1 (en) * 2003-11-17 2006-06-01 Shahriar Ahmed Bipolar junction transistor with improved extrinsic base region and method of fabrication
US7488662B2 (en) * 2005-12-13 2009-02-10 Chartered Semiconductor Manufacturing, Ltd. Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
CN102054689A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 SiGe异质结双极晶体管的制作方法
CN102104062A (zh) * 2009-12-21 2011-06-22 上海华虹Nec电子有限公司 双极晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124155A (zh) * 2014-07-02 2014-10-29 中国电子科技集团公司第五十五研究所 一种磷化铟异质结晶体管侧墙保护发射极制作方法
CN116314174A (zh) * 2022-09-09 2023-06-23 燕山大学 锗硅异质结双极晶体管低温大信号等效电路模型
CN116314174B (zh) * 2022-09-09 2023-11-24 燕山大学 锗硅异质结双极晶体管低温大信号等效电路模型

Also Published As

Publication number Publication date
CN103137675B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN102097464B (zh) 高压双极晶体管
CN100508209C (zh) Npn型的锗硅异质结双极晶体管及其制造方法
CN102347354B (zh) 锗硅异质结双极晶体管及制造方法
CN102446965B (zh) 锗硅异质结双极晶体管
CN102522425B (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN103035690B (zh) 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
CN103117299B (zh) 自对准双极晶体管及其制作方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN104425577B (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN103107185B (zh) 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN111883580A (zh) 一种浅沟槽场板SiGe HBT及其制作方法
CN103050519B (zh) 锗硅hbt器件及制造方法
CN102456726B (zh) 锗硅异质结双极晶体管
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
US9012279B2 (en) SiGe HBT and method of manufacturing the same
CN102543727B (zh) 锗硅hbt结构、其赝埋层结构及其制造方法
CN102543725A (zh) 高速锗硅异质结双极晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant