CN116314174B - 锗硅异质结双极晶体管低温大信号等效电路模型 - Google Patents
锗硅异质结双极晶体管低温大信号等效电路模型 Download PDFInfo
- Publication number
- CN116314174B CN116314174B CN202211103655.2A CN202211103655A CN116314174B CN 116314174 B CN116314174 B CN 116314174B CN 202211103655 A CN202211103655 A CN 202211103655A CN 116314174 B CN116314174 B CN 116314174B
- Authority
- CN
- China
- Prior art keywords
- parasitic
- emitter
- collector
- region
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 28
- 230000003071 parasitic effect Effects 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000004088 simulation Methods 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 35
- 101150058790 bcp gene Proteins 0.000 claims description 10
- 101150038746 bcp1 gene Proteins 0.000 claims description 7
- 101150023633 bcpB gene Proteins 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 17
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004099 Chlortetracycline Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明涉及一种锗硅异质结双极晶体管低温大信号等效电路模型，其包括本征低温NPN晶体管单元、寄生衬底PNP晶体管单元、衬底匹配网络单元、基区‑发射区寄生等效电路单元、基区‑集电区寄生等效电路单元、集电区等效电阻、发射区等效电阻和寄生基区等效电阻，集电区等效电阻两端设有集电极端和第一集电区端，发射区等效电阻RE两端设有发射极端和第一发射区端，寄生基区等效电阻两端设有第一基区端和基极端。本发明借助NPN晶体管和PNP晶体管提出的等效电路模型，能精确反映低温环境下锗硅异质结双极晶体管器件物理本质，准确模拟器件低温特性，适用于极端条件下模拟高频集成电路的仿真设计。
Description
技术领域
本发明属于半导体集成电路技术领域，具体涉及一种锗硅异质结双极晶体管低温大信号等效电路模型。
背景技术
锗硅异质结双极晶体管由于和硅CMOS工艺具有较好的兼容性，因此在集成电路设计中得到了广泛的应用。锗硅异质结双极晶体管在低温环境下，有着更优的频率响应(fT和fMAX)、电流增益、跨导、噪声特性、带宽以及输出电导，又因其低成本且可大规模集成的优点，完全可以替代III-V族器件而被应用于超低温量子比特预放大电路中。
现有的锗硅异质结双极晶体管标准化模型适用的温度范围是-55℃(218K)～125℃(398K)，将这些模型直接应用到超低温(<4K)环境中，会造成很大的偏差。造成较大偏差的原因是，在常温环境下，正常工作的锗硅异质结双极晶体管的直流电流成分主要是扩散和漂移电流，然而采用漂移-扩散机理建立的常温器件模型已经无法准确地模拟低温器件特性。
由于无法直接将已有的锗硅异质结双极晶体管标准化模型应用于超低温环境中，因而必须建立可精确表征超低温环境下的锗硅异质结双极晶体管集约模型，探索极端环境锗硅异质结双极晶体管器件建模方法。因此，建立能精确反映器件物理本质的超低温锗硅异质结双极晶体管大信号等效电路模型可以准确地模拟器件特性，同时将所建立的等效电路模型嵌入仿真软件，还可用于极端环境的锗硅异质结双极晶体管的集成电路设计与仿真，有望填补极端环境器件仿真的空白。
发明内容
针对以上情况，本发明提供了一种锗硅异质结双极晶体管低温大信号等效电路模型，其包括本征低温NPN晶体管单元、寄生衬底PNP晶体管单元、衬底匹配网络单元、基区-发射区寄生等效电路单元、基区-集电区寄生等效电路单元、集电区等效电阻、发射区等效电阻和寄生基区等效电阻，所述集电区等效电阻两端设有集电极端和第一集电区端，所述发射区等效电阻RE两端设有发射极端和第一发射区端，所述寄生基区等效电阻两端设有第一基区端和基极端。本发明借助NPN晶体管和PNP晶体管提出的等效电路模型，能精确反映低温环境下锗硅异质结双极晶体管器件物理本质，准确模拟器件低温特性，适用于极端条件下模拟高频集成电路的仿真设计。
本发明采用的技术方案是，一种锗硅异质结双极晶体管低温大信号等效电路模型，其包括本征低温NPN晶体管单元、寄生衬底PNP晶体管单元T2、衬底匹配网络单元、基区-发射区寄生等效电路单元、基区-集电区寄生等效电路单元、集电区等效电阻RC、发射区等效电阻RE和寄生基区等效电阻RBP，所述集电区等效电阻RC两端设有集电极端C和第一集电区端C’，所述发射区等效电阻RE两端设有发射极端E和第一发射区端E’，所述寄生基区等效电阻RBP两端设有第一基区端B’和基极端B；
所述本征低温NPN晶体管单元的三端分别与所述第一基区端B’、第一集电区端C’和第一发射极端E’相连，所述寄生衬底PNP晶体管单元T2的基极、集电极和发射极分别和所述第一集电区端C’、第二衬底端S’以及第一基区端B’相连；所述衬底匹配网络单元的两端分别与第一衬底端S和第二衬底端S’相连；所述基区-发射区寄生等效电路单元的三端分别与基区端B、第一基区端B’和第一发射极端E’相连，所述基区-发射区寄生等效电路单元的三端分别与所述基区端B、第一基区端B’和第一集电区端C’相连；
所述本征低温NPN晶体管单元包括本征常温NPN晶体管单元T1、低温发射区-集电区直接穿通电流、低温发射区-基区陷阱辅助穿通电流和低温基区-集电区陷阱辅助穿通电流，所述本征常温NPN晶体管单元T1的基极、集电极和发射极分别和所述第一基区端B’、第一集电区端C’和第一发射极端E’相连，所述低温发射区-集电区直接穿通电流安装于所述第一集电区端C’和第一发射区端E’之间，所述低温发射区-基区陷阱辅助穿通电流安装于所述第一基区端B’和第一发射区端E’之间，所述低温基区-集电区陷阱辅助穿通电流安装于所述第一基区端B’和第一集电区端C’之间。
进一步，所述基区-发射区寄生等效电路单元包括寄生发射结电流ijBEX、第一寄生发射结内电容CBEP1、第二寄生发射结外电容CBEP2和第三寄生发射结外电容CBEP3，所述寄生发射结电流ijBEX和第一寄生发射结内电容CBEP1并联安装于所述第一基区端B’和第一发射区端E’之间，所述第二寄生发射结外电容CBEP2安装于所述第一基区端B’和发射极端E之间，所述第三寄生发射结外电容CBEP3安装于所述基极端B和发射极端E之间。
可优选的，所述基区-集电区寄生等效电路单元包括寄生集电结电流ijBCX、寄生集电结内电容CBCP1、第一寄生集电结外电容CBCP2和第二寄生集电结外电容CBCP3，所述寄生集电结电流ijBCX、寄生集电结内电容CBCP1和第一寄生集电结外电容CBCP2并联安装于所述第一基区端B’和第一集电区端C’之间，所述第二寄生集电结外电容CBCP3安装于所述基极端B和第一集电区端C’之间。
可优选的，所述衬底匹配网络单元包括衬底匹配电阻RS和衬底匹配电容CS，所述衬底匹配电阻RS和衬底匹配电容CS均并联安装于所述第一衬底端S和第二衬底端S’之间。
可优选的，所述寄生基区等效电阻RBP与所述第二寄生发射结外电容CBEP2和第三寄生发射结外电容CBEP3组成π型RC传输线网络，且与所述第一寄生集电结外电容CBCP2和第二寄生集电结外电容CBCP3组成π型RC传输线网络，用于高频电路的匹配。
可优选的，所述本征常温NPN晶体管单元T1根据器件仿真精度的要求，选取EM模型、GP模型、HICUM模型和MEXTRAM模型在内不同复杂度的模型。
本发明的特点和有益效果是：
1、本发明提供的锗硅异质结双极晶体管低温大信号等效电路模型，所提出的等效电路模型组合了本征低温NPN晶体管单元、寄生衬底PNP晶体管单元、衬底匹配网络单元、寄生等效电阻以及基区与集电区和发射区的寄生等效电路单元，其中本征低温NPN晶体管单元采用了本征常温NPN晶体管单元、一个直接穿通电流和两个陷阱辅助穿通电流，而这些寄生电流会降低器件的直流增益，提高器件的渡越时间，进而降低器件的截止频率。
2、本发明提供的锗硅异质结双极晶体管低温大信号等效电路模型，所提等效电路模型能精确反映低温环境下锗硅异质结双极晶体管器件物理本质，准确地模拟器件低温特性，适用于极端条件下模拟高频集成电路的仿真设计；此外，与现有技术相比，所提模型可以实现超低温器件的模拟与仿真，最低可以模拟1K下的器件特性。
附图说明
图1为本发明锗硅异质结双极晶体管低温大信号等效电路模型的整体拓扑结构示意图；
图2为本发明实施例中电流增益随着温度的变化；
图3为本发明实施例中温度为1K时截至频率fT随VCE的变化；
图4为本发明实施例中温度为101K时截至频率fT随VCE的变化；
图5为本发明实施例中温度为201K时截至频率fT随VCE的变化；
图6为本发明实施例中温度为301K时截至频率fT随VCE的变化。
图中：
100-本征常温NPN晶体管单元T1；200-本征低温NPN晶体管单元；201-低温发射区-集电区直接穿通电流；202-低温发射区-基区陷阱辅助穿通电流；203-低温基区-集电区陷阱辅助穿通电流；300-寄生衬底PNP晶体管单元T2；400-衬底匹配网络单元；401-衬底匹配电阻RS；402-衬底匹配电容CS；500-基区-发射区寄生等效电路单元；501-寄生发射结电流ijBEX；502-第一寄生发射结内电容CBEP1；503-第二寄生发射结外电容CBEP2；504-第三寄生发射结外电容CBEP3；600-基区-集电区寄生等效电路单元；601-寄生集电结电流ijBCX；602-寄生集电结内电容CBCP1；603-第一寄生集电结外电容CBCP2；604-第二寄生集电结外电容CBCP3；701-集电区等效电阻RC；702-发射区等效电阻RE；703-寄生基区等效电阻RBP。
具体实施方式
为详尽本发明之技术内容、结构特征、所达成目的及功效，以下将结合说明书附图进行详细说明。
本发明提供的锗硅异质结双极晶体管低温大信号等效电路模型，如图1所示，其包括本征低温NPN晶体管单元200、寄生衬底PNP晶体管单元T2 300、衬底匹配网络单元400、基区-发射区寄生等效电路单元500、基区-集电区寄生等效电路单元600、集电区等效电阻RC701、发射区等效电阻RE702和寄生基区等效电阻RBP703，集电区等效电阻RC 701两端设有集电极端C和第一集电区端C’，发射区等效电阻RE 702两端设有发射极端E和第一发射区端E’，寄生基区等效电阻RBP 703两端设有第一基区端B’和基极端B。
本征低温NPN晶体管单元200的三端分别与所述第一基区端B’、第一集电区端C’和第一发射极端E’相连，寄生衬底PNP晶体管单元T2 300的基极、集电极和发射极分别和第一集电区端C’、第二衬底端S’以及第一基区端B’相连；衬底匹配网络单元400的两端分别与第一衬底端S和第二衬底端S’相连；基区-发射区寄生等效电路单元500的三端分别与基区端B、第一基区端B’和第一发射极端E’相连，基区-发射区寄生等效电路单元500的三端分别与基区端B、第一基区端B’和第一集电区端C’相连。
本征低温NPN晶体管单元200包括本征常温NPN晶体管单元T1 100、低温发射区-集电区直接穿通电流201、低温发射区-基区陷阱辅助穿通电流202和低温基区-集电区陷阱辅助穿通电流203，本征常温NPN晶体管单元T1 100的基极、集电极和发射极分别和第一基区端B’、第一集电区端C’和第一发射极端E’相连，低温发射区-集电区直接穿通电流201安装于第一集电区端C’和第一发射区端E’之间，低温发射区-基区陷阱辅助穿通电流202安装于第一基区端B’和第一发射区端E’之间，低温基区-集电区陷阱辅助穿通电流203安装于第一基区端B’和第一集电区端C’之间。本征常温NPN晶体管单元T1 100根据器件仿真精度的要求，选取EM模型、GP模型、HICUM模型和MEXTRAM模型在内不同复杂度的模型。
衬底匹配网络单元400包括衬底匹配电阻RS 401和衬底匹配电容CS 402，衬底匹配电阻RS 401和衬底匹配电容CS 402均并联安装于第一衬底端S和第二衬底端S’之间。
基区-发射区寄生等效电路单元500包括寄生发射结电流ijBEX 501、第一寄生发射结内电容CBEP1 502、第二寄生发射结外电容CBEP2 503和第三寄生发射结外电容CBEP3 504，寄生发射结电流ijBEX 501和第一寄生发射结内电容CBEP1502并联安装于第一基区端B’和第一发射区端E’之间，第二寄生发射结外电容CBEP2 503安装于第一基区端B’和发射极端E之间，第三寄生发射结外电容CBEP3 504安装于基极端B和发射极端E之间。
基区-集电区寄生等效电路单元600包括寄生集电结电流ijBCX 601、寄生集电结内电容CBCP1 602、第一寄生集电结外电容CBCP2 603和第二寄生集电结外电容CBCP3604，寄生集电结电流ijBCX 601、寄生集电结内电容CBCP1 602和第一寄生集电结外电容CBCP2 603并联安装于第一基区端B’和第一集电区端C’之间，第二寄生集电结外电容CBCP3604安装于基极端B和第一集电区端C’之间。
寄生基区等效电阻RBP703与第二寄生发射结外电容CBEP2 503和第三寄生发射结外电容CBEP3 504组成π型RC传输线网络，且与第一寄生集电结外电容CBCP2 603和第二寄生集电结外电容CBCP3604组成π型RC传输线网络，用于高频电路的匹配。
在一个具体实施例中，利用所提出的等效电路模型，获得电流增益随着温度的变化，如图2所示，其中m1点为1K、m2点为101K、m3点为201K、m4点为301K、m5点为401K，通过模拟发现随着温度的降低其器件的电流增益在不断提高，这是因为对于SiGeHBT器件，在低温时，空穴的能量降低，而基区的高掺杂克服了载流子的冻析效应，使得禁带宽度变窄，进而提高了低温电流增益；此外，分别获得温度为1K、101K、201K、301K时截至频率fT随集电极C和发射极E之间的偏置电压VCE的变化，如图3～图6所示，在温度高于100K时，随着温度的降低，截止频率fT在不断增加，这是因为载流子迁移率的负温度系数效应，随着温度的降低，器件的本质渡越时间会降低，进而提高了器件的截止频率fT，而当温度低于100K时，低温发射区-集电区直接穿通电流201、低温发射区-基区陷阱辅助穿通电流202和低温基区-集电区陷阱辅助穿通电流203会成为电流的主要成分，这些寄生电流会降低器件的直流增益，提高器件的渡越时间，进而使得器件的截止频率fT下降。由此可以明显看出，所提模型可以实现超低温器件的模拟与仿真，最低可以模拟1K下的器件特性，这也是相对其他现有技术的重要优势所在。
本发明提供的锗硅异质结双极晶体管低温大信号等效电路模型，所提出的等效电路模型组合了本征低温NPN晶体管单元200、寄生衬底PNP晶体管单元、衬底匹配网络单元400、寄生等效电阻以及基区与集电区和发射区的寄生等效电路单元，其中本征低温NPN晶体管单元采用了本征常温NPN晶体管单元、一个直接穿通电流和两个陷阱辅助穿通电流，而这些寄生电流会降低器件的直流增益，提高器件的渡越时间，进而降低器件的截止频率；所提等效电路模型能精确反映低温环境下锗硅异质结双极晶体管器件物理本质，准确地模拟器件低温特性，适用于极端条件下的模拟高频集成电路仿真设计；此外，与现有技术相比，所提模型可以实现超低温器件的模拟与仿真，最低可以模拟1K下的器件特性。
以上所述的实施例仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
Claims (4)
1.一种锗硅异质结双极晶体管低温大信号等效电路模型，其特征在于，其包括本征低温NPN晶体管单元、寄生衬底PNP晶体管单元T2、衬底匹配网络单元、基区-发射区寄生等效电路单元、基区-集电区寄生等效电路单元、集电区等效电阻RC、发射区等效电阻RE和寄生基区等效电阻RBP，所述集电区等效电阻RC两端设有集电极端C和第一集电区端C’，所述发射区等效电阻RE两端设有发射极端E和第一发射区端E’，所述寄生基区等效电阻RBP两端设有第一基区端B’和基极端B；
所述本征低温NPN晶体管单元的三端分别与所述第一基区端B’、第一集电区端C’和第一发射极端E’相连，所述寄生衬底PNP晶体管单元T2的基极、集电极和发射极分别和所述第一集电区端C’、第二衬底端S’以及第一基区端B’相连；所述衬底匹配网络单元的两端分别与第一衬底端S和第二衬底端S’相连；所述基区-发射区寄生等效电路单元的三端分别与基区端B、第一基区端B’和第一发射极端E’相连，所述基区-集电区寄生等效电路单元的三端分别与所述基区端B、第一基区端B’和第一集电区端C’相连；
所述本征低温NPN晶体管单元包括本征常温NPN晶体管单元T1、低温发射区-集电区直接穿通电流、低温发射区-基区陷阱辅助穿通电流和低温基区-集电区陷阱辅助穿通电流，所述本征常温NPN晶体管单元T1的基极、集电极和发射极分别和所述第一基区端B’、第一集电区端C’和第一发射极端E’相连，所述低温发射区-集电区直接穿通电流安装于所述第一集电区端C’和第一发射区端E’之间，所述低温发射区-基区陷阱辅助穿通电流安装于所述第一基区端B’和第一发射区端E’之间，所述低温基区-集电区陷阱辅助穿通电流安装于所述第一基区端B’和第一集电区端C’之间；
所述基区-发射区寄生等效电路单元包括寄生发射结电流ijBEX、第一寄生发射结内电容CBEP1、第二寄生发射结外电容CBEP2和第三寄生发射结外电容CBEP3，所述寄生发射结电流ijBEX和第一寄生发射结内电容CBEP1并联安装于所述第一基区端B’和第一发射区端E’之间，所述第二寄生发射结外电容CBEP2安装于所述第一基区端B’和发射极端E之间，所述第三寄生发射结外电容CBEP3安装于所述基极端B和发射极端E之间；
所述基区-集电区寄生等效电路单元包括寄生集电结电流ijBCX、寄生集电结内电容CBCP1、第一寄生集电结外电容CBCP2和第二寄生集电结外电容CBCP3，所述寄生集电结电流ijBCX、寄生集电结内电容CBCP1和第一寄生集电结外电容CBCP2并联安装于所述第一基区端B’和第一集电区端C’之间，所述第二寄生集电结外电容CBCP3安装于所述基极端B和第一集电区端C’之间。
2.根据权利要求1所述的锗硅异质结双极晶体管低温大信号等效电路模型，其特征在于，所述衬底匹配网络单元包括衬底匹配电阻RS和衬底匹配电容CS，所述衬底匹配电阻RS和衬底匹配电容CS均并联安装于所述第一衬底端S和第二衬底端S’之间。
3.根据权利要求1所述的锗硅异质结双极晶体管低温大信号等效电路模型，其特征在于，所述寄生基区等效电阻RBP与所述第二寄生发射结外电容CBEP2和第三寄生发射结外电容CBEP3组成π型RC传输线网络，且与所述第一寄生集电结外电容CBCP2和第二寄生集电结外电容CBCP3组成π型RC传输线网络，用于高频电路的匹配。
4.根据权利要求1所述的锗硅异质结双极晶体管低温大信号等效电路模型，其特征在于，所述本征常温NPN晶体管单元T1根据器件仿真精度的要求，选取EM模型、GP模型、HICUM模型和MEXTRAM模型在内不同复杂度的模型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211103655.2A CN116314174B (zh) | 2022-09-09 | 2022-09-09 | 锗硅异质结双极晶体管低温大信号等效电路模型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211103655.2A CN116314174B (zh) | 2022-09-09 | 2022-09-09 | 锗硅异质结双极晶体管低温大信号等效电路模型 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314174A CN116314174A (zh) | 2023-06-23 |
| CN116314174B true CN116314174B (zh) | 2023-11-24 |
Family
ID=86836423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211103655.2A Active CN116314174B (zh) | 2022-09-09 | 2022-09-09 | 锗硅异质结双极晶体管低温大信号等效电路模型 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314174B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3956700A (en) * | 1975-04-18 | 1976-05-11 | Bell Telephone Laboratories, Incorporated | Two-feedback-path delta modulation system with circuits for reducing pulse width modulation |
| US5293084A (en) * | 1991-09-10 | 1994-03-08 | Hitachi, Ltd. | High speed logic circuit |
| EP0597397A2 (en) * | 1992-11-09 | 1994-05-18 | Texas Instruments Incorporated | Tramsistor having a base ballast impedance |
| JPH10163222A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | Ｈｂｔの等価回路モデルの作成方法、ｈｂｔの開発方法、および回路のシミュレーション方法 |
| JP2006324267A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2011114213A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータ |
| CN103077290A (zh) * | 2013-01-24 | 2013-05-01 | 西安电子科技大学 | InP HBT小信号模型的参数提取方法 |
| CN103137675A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 |
| CN103217638A (zh) * | 2013-05-05 | 2013-07-24 | 西安电子科技大学 | 测试γ辐照后GaAs HBT器件性能的方法 |
| CN103995933A (zh) * | 2014-06-18 | 2014-08-20 | 上海傲亚微电子有限公司 | 一种新型晶体管小信号等效电路模型 |
| US9548711B1 (en) * | 2015-07-15 | 2017-01-17 | Murata Manufacturing Co., Ltd. | Power amplification module |
| US9780746B1 (en) * | 2016-04-13 | 2017-10-03 | Macom Technology Solutions Holdings, Inc. | N-stacked field effect transistor based traveling wave power amplifier for monolithic microwave integrated circuits |
| CN108229023A (zh) * | 2018-01-03 | 2018-06-29 | 燕山大学 | 一种高频GaN开关器件缓冲电路设计方法 |
| CN111490096A (zh) * | 2020-03-25 | 2020-08-04 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型 |
| CN112272061A (zh) * | 2020-10-22 | 2021-01-26 | 联合微电子中心有限责任公司 | 一种光接收机模拟前端电路 |
-
2022
- 2022-09-09 CN CN202211103655.2A patent/CN116314174B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3956700A (en) * | 1975-04-18 | 1976-05-11 | Bell Telephone Laboratories, Incorporated | Two-feedback-path delta modulation system with circuits for reducing pulse width modulation |
| US5293084A (en) * | 1991-09-10 | 1994-03-08 | Hitachi, Ltd. | High speed logic circuit |
| EP0597397A2 (en) * | 1992-11-09 | 1994-05-18 | Texas Instruments Incorporated | Tramsistor having a base ballast impedance |
| JPH10163222A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | Ｈｂｔの等価回路モデルの作成方法、ｈｂｔの開発方法、および回路のシミュレーション方法 |
| JP2006324267A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2011114213A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータ |
| CN103137675A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 |
| CN103077290A (zh) * | 2013-01-24 | 2013-05-01 | 西安电子科技大学 | InP HBT小信号模型的参数提取方法 |
| CN103217638A (zh) * | 2013-05-05 | 2013-07-24 | 西安电子科技大学 | 测试γ辐照后GaAs HBT器件性能的方法 |
| CN103995933A (zh) * | 2014-06-18 | 2014-08-20 | 上海傲亚微电子有限公司 | 一种新型晶体管小信号等效电路模型 |
| US9548711B1 (en) * | 2015-07-15 | 2017-01-17 | Murata Manufacturing Co., Ltd. | Power amplification module |
| US9780746B1 (en) * | 2016-04-13 | 2017-10-03 | Macom Technology Solutions Holdings, Inc. | N-stacked field effect transistor based traveling wave power amplifier for monolithic microwave integrated circuits |
| CN108229023A (zh) * | 2018-01-03 | 2018-06-29 | 燕山大学 | 一种高频GaN开关器件缓冲电路设计方法 |
| CN111490096A (zh) * | 2020-03-25 | 2020-08-04 | 燕山大学 | 一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型 |
| CN112272061A (zh) * | 2020-10-22 | 2021-01-26 | 联合微电子中心有限责任公司 | 一种光接收机模拟前端电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116314174A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Krithivasan et al. | Half-terahertz operation of SiGe HBTs | |
| Niu et al. | A unified approach to RF and microwave noise parameter modeling in bipolar transistors | |
| Li et al. | A semianalytical parameter-extraction procedure for HBT equivalent circuit | |
| Vaidyanathan et al. | Extrapolated f/sub max/of heterojunction bipolar transistors | |
| Banerjee et al. | Cryogenic operation of third-generation, 200-GHz peak-f/sub T/, silicon-germanium heterojunction bipolar transistors | |
| CN116314174B (zh) | 锗硅异质结双极晶体管低温大信号等效电路模型 | |
| Vanhoucke et al. | Unified electro-thermal stability criterion for bipolar transistors | |
| Jagannathan et al. | 3.9 ps SiGe HBT ECL ring oscillator and transistor design for minimum gate delay | |
| Rheinfelder et al. | Nonlinear modeling of SiGe HBTs up to 50 GHz | |
| Wang et al. | Temperature dependence of DC currents in HBT | |
| Freeman et al. | SiGe HBT performance and reliability trends through f/sub T/of 350 GHz | |
| Jagannathan et al. | A 4.2-ps ECL ring-oscillator in a 285-GHz f MAX SiGe technology | |
| Luo et al. | Wide temperature range compact modeling of SiGe HBTs for space applications | |
| Zhang et al. | Emitter-length scalable small signal and noise modeling for InP heterojunction bipolar transistors | |
| CN104715084A (zh) | 锗硅异质结晶体管的大信号模型方法 | |
| US7902635B2 (en) | High-power-gain, bipolar transistor amplifier | |
| Zhang et al. | Systematic and Rigorous Extraction Procedure for InP HBT π-type Small-signal Model Parameters | |
| Zhang et al. | An approach to determine cutoff frequency and maximum oscillation frequency of common emitter heterojunction bipolar transistor | |
| Dagli et al. | High-frequency characteristics of inverted-mode heterojunction bipolar transistors | |
| 戚军军 et al. | An improved direct extraction method for InP HBT small-signal model | |
| JP3137106B2 (ja) | バイポーラトランジスタの評価方法及び評価装置 | |
| Rinaldi et al. | Analysis of the bipolar current mirror including electrothermal and avalanche effects | |
| Yuxiong et al. | A symbolically defined InP double heterojunction bipolar transistor large-signal model | |
| Han et al. | An improved small-signal model for SiGe HBTs | |
| US20090231034A1 (en) | Inverse mode SiGe HBT cascode device and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |