CN1393935A - 具有小袋的半导体器件及其制造 - Google Patents

具有小袋的半导体器件及其制造 Download PDF

Info

Publication number
CN1393935A
CN1393935A CN02106726A CN02106726A CN1393935A CN 1393935 A CN1393935 A CN 1393935A CN 02106726 A CN02106726 A CN 02106726A CN 02106726 A CN02106726 A CN 02106726A CN 1393935 A CN1393935 A CN 1393935A
Authority
CN
China
Prior art keywords
area
insulated gate
active area
depth
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02106726A
Other languages
English (en)
Other versions
CN1282253C (zh
Inventor
和田一
冈部坚一
渡边孔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1393935A publication Critical patent/CN1393935A/zh
Application granted granted Critical
Publication of CN1282253C publication Critical patent/CN1282253C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，它具有确定在硅衬底主表面上的第一和第二有源区、制作在第一有源区中并具有第一延伸区和深于第一延伸区并被第一浓度的铟掺杂的第一小袋区域的第一n沟道MOS晶体管、以及制作在第二有源区中并具有第二延伸区和深于第二延伸区并被低于第一浓度的第二浓度的铟掺杂的第二小袋区域的第二n沟道MOS晶体管。硼离子可以被注入到第二小袋区域中。借助于注入铟离子，能够形成小袋区域，并能够降低铟注入引起的漏电流的增大。

Description

具有小袋的半导体器件及其制造
技术领域
本发明涉及到半导体器件及其制造方法，更确切地说是涉及到具有用来抑制短沟道效应的小袋区域的半导体器件及其制造方法。
背景技术
随着更精细的半导体器件的出现，引起了与晶体管阈值相关的短沟道效应的问题。作为这一问题的一种对策，已经提出了一种小袋结构。在n沟道MOS晶体管中，p型小袋区域被制作在栅的相对边缘的下方。硼(B)被广泛地用作形成小袋区域的杂质。最近，铟(In)也被用作形成p型小袋区域的杂质。
用铟作为形成小袋区域的杂质的n沟道MOS晶体管具有下列优点：
短沟道效应的抑制能力强；且
驱动能力得到了改进。
这些优点可以归咎于铟的原子量(115)大于硼的原子量(11)，这使铟原子难以分凝和扩散。
下面参照图4A-4D，来描述具有小袋区域的半导体器件的常规制造方法。
如图4A所示，在硅衬底1的主表面中形成隔离区2。在图4A所示的结构中，隔离沟槽被制作在硅衬底1中，并用氧化硅之类的绝缘材料加以填充。用化学机械抛光(CMP)等方法清除淀积在硅衬底1表面上的不需要的绝缘材料，以形成浅沟槽隔离(STI)结构。
可以采用硅的局部氧化(LOCOS)代替STI，来形成隔离区。隔离区2确定了大量有源区。在下列描述中，以举例的方式采用了用来制作n沟道MOS晶体管的有源区。
在300keV的加速能量和大约3.0×1013cm-2的剂量下，硼离子被注入到硅衬底1的有源区中，从而形成p型阱3。接着，在30keV的加速能量和大约5.0×1012cm-2的剂量下，注入硼离子，以形成阈值被调节了的沟道区。
栅绝缘膜4被制作在有源区的表面上，并在栅绝缘膜4上制作由多晶硅、多硅化物之类组成的栅电极层。利用抗蚀剂掩模，对栅电极层和栅绝缘膜进行图形化，以形成具有栅绝缘膜4的绝缘栅电极5。
如图4B所示，利用绝缘栅电极作为掩模，在5keV的加速能量和大约3.0×1015cm-2的剂量下，注入砷(As)离子，以形成浅延伸区6。
如图4C所示，小袋区域7被形成在延伸区6下方。例如，在100keV的加速能量和大约6.3×1013cm-2的剂量下，沿从衬底法线倾斜30度的4个方向注入铟离子，以形成铟掺杂的区域7。
如图4D所示，淀积氧化硅之类的绝缘层以覆盖绝缘栅电极5。此绝缘层被各向异性腐蚀，以便仅仅在绝缘栅电极5的侧壁上留下侧壁隔层8。
利用绝缘栅电极和侧壁隔层作为掩模，注入n型杂质，以形成深的源/漏区9。例如，在15keV的加速能量和大约5.0×1015cm-2的剂量下，注入磷(P)离子。深的源/漏区9被制作来形成与金属电极的良好接触。若硅化物层被制作来降低源/漏区的电阻，则在源/漏区9的表面上形成金属和硅的化合物。
用灯加热的方法，对离子注入工艺之后的半导体衬底进行加热，以激活杂质。例如，在1025℃下灯加热大约3秒钟。
具有含铟的小袋区域的n沟道MOS晶体管，具有抑制短沟道效应和改善驱动能力的优点。然而，结漏电电流增大。由于反向窄沟道效应，窄沟道晶体管的漏电流也增大。
发明内容
本发明的目的是提供一种半导体器件，其n沟道MOS晶体管具有含铟的小袋区域，此半导体器件能够抑制由于使用铟而引起的漏电流的增大。
本发明的另一目的是提供一种制造具有铟离子注入形成的小袋区域的半导体器件的方法，此方法能够抑制由于使用铟而引起的漏电流的增大。
根据本发明的一种情况，提供了一种半导体器件，它包含：具有主表面的硅衬底；被制作在所述硅衬底主表面中且由隔离区确定的第一和第二有源区；第一n沟道MOS晶体管，它包含制作在所述第一有源区中的具有栅绝缘膜的第一绝缘栅、制作在第一绝缘栅二侧上的所述第一有源区中的第一延伸区、和制作在第一绝缘栅二侧上的所述第一有源区中比第一延伸区更深处的第一小袋区域，此第一小袋区域被第一浓度的铟掺杂；以及第二n沟道MOS晶体管，它包含制作在所述第二有源区中的具有栅绝缘膜的第二绝缘栅、制作在第二绝缘栅二侧上的所述第二有源区中的第二延伸区、和制作在第二绝缘栅二侧上的所述第二有源区中比第二延伸区更深处的第二小袋区域，此第二小袋区域被比第一浓度更低的第二浓度的铟掺杂。
根据本发明的另一种情况，提供了一种半导体器件，它包含：具有主表面的硅衬底；被制作在所述硅衬底主表面中且由隔离区确定的第一和第二有源区；第一n沟道MOS晶体管，它包含制作在所述第一有源区中的具有栅绝缘膜的第一绝缘栅、制作在第一绝缘栅二侧上的第一侧壁隔层、制作在第一绝缘栅二侧上的所述第一有源区中的第一延伸区、和制作在第一绝缘栅二侧上的所述第一有源区中比第一延伸区更深处的第一小袋区域，此第一小袋区域被第一浓度的铟掺杂，且所述第一n沟道MOS晶体管包括第一侧壁隔层下方的非晶相区域；以及第二n沟道MOS晶体管，它包含制作在所述第二有源区中的具有栅绝缘膜的第二绝缘栅、制作在第二绝缘栅二侧上的第二侧壁隔层、制作在第二绝缘栅二侧上的所述第二有源区中的第二延伸区、和制作在第二绝缘栅二侧上的所述第二有源区中比第二延伸区更深处的第二小袋区域，此第二小袋区域被比第一浓度更低的第二浓度的铟掺杂，且所述第二n沟道MOS晶体管包括第二侧壁隔层下方的非晶相区域，此非晶相区域小于第一侧壁隔层下方的非晶相区域。
根据本发明的再一种情况，提供了一种制造半导体器件的方法，它包含下列步骤：(a)在具有主表面的硅衬底中制作隔离区，以确定第一和第二有源区；(b)在第一和第二有源区中制作栅绝缘膜；(c)在栅绝缘膜上制作导电的栅电极层；(d)对栅电极层和栅绝缘膜进行图形化，以形成第一有源区上的第一绝缘栅和第二有源区上的第二绝缘栅；(e)将n型杂质离子注入到到第一和第二有源区的第一深度中，以形成各个第一和第二绝缘栅二侧上的第一和第二延伸区；(f)掩蔽第二有源区，并以第一剂量注入铟离子到第一有源区的第二深度中，此第二深度深于第一深度；以及(g)掩蔽第一有源区，并以小于第一剂量的第二剂量注入铟离子到第二有源区的第三深度中，此第三深度深于第一深度。
借助于限制形成小袋区域的铟的剂量，能够抑制漏电流的增大和非晶相的产生。
进行硼掺杂补偿了抑制短沟道效应的不充分。
如上所述，在保持注入铟离子形成小袋区域的优点的情况下，能够抑制由于使用铟而引起的漏电流的增大。
附图说明
图1A-1E是剖面图，说明了根据本发明实施方案的具有n沟道MOS晶体管的半导体器件的制造工艺。
图2A-2D是剖面图，说明了p沟道MOS晶体管的制造工艺。
图3A-3D是说明高击穿电压晶体管的制造工艺的剖面图以及半导体芯片的平面图。
图4A-4D是半导体芯片的剖面图，说明了半导体器件的常规制造方法。
图5曲线示出了具有含铟的小袋区域的晶体管的热波测量结果。
图6曲线示出了具有含铟的小袋区域以及含铟和硼的混合物的小袋区域的晶体管的漏电流特性。
图7A-7C是晶体管的示意平面图以及表示标准晶体管与低漏电晶体管的阈值对栅宽度和长度的依赖关系的曲线。
具体实施方式
在描述本发明的实施方案之前，先描述具有含铟的小袋区域的n沟道MOS晶体管。已经提出含铟的小袋区域引起的n沟道MOS晶体管结漏电流的增大与残留的非晶相有关。
离子注入过程中形成的非晶相区域，被离子注入之后的热退火工艺恢复为结晶相。随着最近晶体管被制作得更精细，热退火工艺的热聚集变得更小。因此，非晶相区域无法充分地恢复结晶相。已经指出，在用铟注入的晶体管的侧壁隔层下方存在着非晶相的残留区域，因而具有增大的结漏电流。
铟的激活因子低于硼的激活因子。存在着用来调节晶体管阈值的铟的剂量的影响变得比硼小的倾向。为了得到相同的晶体管阈值，要求掺入的铟的量多于硼。剂量的增大将有助于形成非晶相。
为了改善集成度，诸如静态随机存取存储器(SRAM)之类的存储器单元，由栅宽度比逻辑电路晶体管更窄的晶体管构成。
通常，随着晶体管的栅宽度变得更窄，阈值电压就增大，这被称为窄沟道效应。在利用浅沟槽隔离的半导体器件中，随着栅宽度变窄，阈值变小。阈值电压随栅宽度减小而降低的现象，被称为反窄沟道效应。在利用铟来形成p型小袋区域的器件中，反窄沟道效应变得比使用硼的器件更为明显。降低了的阈值电压多半涉及到漏电流的增大。
图5曲线示出了本发明人测得的热波实验结果。图4D所示那样的n沟道MOS晶体管样品被制作成具有小袋区域7，此小袋区域7是借助于在各种剂量下注入铟离子并改变离子注入之后的热退火工艺的条件而形成的。
具有预定频率的热波被施加到这些样品，并测量反射的热波，以获得热波单位(反射率)。若半导体衬底中存在着非晶区，则此非晶区给出热波增大反射的函数。因此，热波的高反射率表示非晶区增大。
在图5中，横坐标表示铟的剂量，而纵坐标表示热波单位(反射率)。铟的剂量被改变为1.5×1013cm-2、2.0×1013cm-2、2.5×1013cm-2、3.0×1013cm-2、和4.0×1013cm-2，并采用了4种退火条件，包括1025℃下3秒钟、1025℃下20秒钟、1100℃下3秒钟、以及900℃下20秒钟。
曲线c1示出了接受1025℃下3秒钟退火处理的样品的测量结果。曲线c2示出了接受1025℃下20秒钟退火处理的样品的测量结果。如从曲线c1可见，当铟剂量超过2.5×1013cm-2时，热波单位逐渐上升。当铟剂量超过大约3.5×1013cm-2时，比之低剂量区基本上平坦的波单位，热波单位上升大约20％以上。
如从曲线c2可见，当1025℃下热退火工艺的时间从3秒钟延长到20秒钟时，热波单位通常取平坦数值而与铟剂量无关。这可以归咎于铟注入形成的非晶相几乎完全恢复了结晶相这样的状态。然而，此热退火条件对更精细的器件的影响甚于对结形状之类的其它方面的影响。
曲线d1所示的特性是对在降低了的温度900℃下热退火20秒钟的工艺获得的。如从曲线d1可见，当铟剂量超过2.0×1013cm-2时，热波单位中出现明显的增大。比之低剂量区基本上平坦的热波单位，铟剂量为2.5×1013cm-2处的热波单位上升大约30％。
曲线d2所示的特性是对在提高了的温度1100℃下热退火3秒钟的工艺获得的。如从曲线d2可见，即使铟剂量被提高，也看不出热波单位的增大，通常得到平坦的特性。但这一在1100℃下热退火3秒钟的热退火条件，对更精细的器件的影响甚于对结形状之类的其它方面的影响。
从图5所示的测量结果可以判断，从抑制非晶相的观点看，对于1025℃下3秒钟的热处理，铟剂量最好设定为大约3.5×1013cm-2或更低。对于900℃下20秒钟的热处理，铟剂量最好设定为大约2.5×1013cm-2或更低。
接着描述本发明的实施方案。图1A-1E是半导体芯片的剖面图，说明了分别制作在单个半导体芯片上的允许增大漏电流的标准晶体管和具有含铟的小袋区域的低漏电流晶体管的制造方法的主要过程。首先将主要对n沟道晶体管的制造进行描述。
如图1A所示，用STI在硅衬底1的主表面中形成隔离区2。隔离区2在硅衬底1的主表面上确定大量有源区AR。
用诸如抗蚀剂的掩模覆盖p沟道区，在300keV的加速能量和3.0×1013cm-2的剂量下，注入B+离子，以形成p型阱3。进一步在30keV的加速能量和5.0×1012cm-2的剂量下，将B+离子注入到衬底的表面层中，以形成具有被调节了的阈值的沟道。
用诸如抗蚀剂的掩模覆盖n沟道区，执行p沟道区的另一离子注入。
在有源区上制作薄的栅绝缘膜4，并在栅绝缘膜4上制作多晶硅、多硅化物等的导电栅电极层。例如，栅绝缘膜4由厚度约为5-10nm的氧化硅膜构成，并用热氧化之类的方法制作。在栅电极层上制作抗蚀剂掩模PR，并对栅电极层和栅绝缘膜进行图形化，以形成绝缘栅电极5和栅绝缘膜4。然后清除抗蚀剂掩模PR。
如图1B所示，利用绝缘栅电极5和STI区域2作为掩模，在5keV的加速能量和大约3.0×1015cm-2的剂量下，将As+离子注入到n沟道区中的有源区中，以形成浅的源/漏延伸区6。
在这一离子注入过程中，用抗蚀剂掩模覆盖p沟道区。借助于用诸如抗蚀剂之类的掩模覆盖n沟道区，执行形成p沟道区的p型延伸区的另一离子注入。
上述各个工艺被共同用于标准晶体管和低漏电流晶体管二者。
在图1C中，标准晶体管被示于左侧，而低漏电流晶体管被示于右侧。如图1C所示，用抗蚀剂掩模PR1覆盖低漏电流晶体管的有源区，并在100keV的加速能量和大约6.3×1013cm-2的总剂量下，将In+离子注入到n沟道标准晶体管的有源区中，以便在浅延伸区下方形成小袋区域7。然后清除抗蚀剂掩模PR1。
此离子注入沿从衬底法线倾斜大约30度的4个方向被执行。借助于倾斜离子注入方向，能够形成延伸或渗透到绝缘栅相反末端区域下方的p沟道小袋区域。
如图1D所示，用抗蚀剂掩模PR2覆盖标准晶体管区，并将离子注入到n沟道低漏电流晶体管的有源区中，以形成小袋区域。首先，在100keV的加速能量和大约3.4×1013cm-2的总剂量(4个注入的)下，注入In+离子。然后，在10keV的加速能量和大约2.0×1013cm-2的总剂量下，注入B+离子。这一离子注入也沿从衬底法线倾斜大约30度的4个方向被执行。
以上述的方式，对于低漏电流n沟道MOS晶体管，铟离子的剂量被限制，以便抑制非晶相的产生。借助于进一步注入B离子来补偿短沟道效应抑制的不充分。然后清除抗蚀剂掩模PR2。图1C和1D所述的工艺被用于n沟道MOS晶体管。对于p沟道MOS晶体管的小袋区域，执行其它的离子注入工艺。
如图1E所示，淀积诸如氧化硅层之类的绝缘层来覆盖绝缘栅电极5，并执行各向异性腐蚀，以便仅仅留下绝缘栅电极侧壁上的侧壁隔层8。
利用绝缘栅电极5和侧壁隔层8作为掩模，在15keV的加速能量和大约5.0×1015cm-2的剂量下，注入n型杂质例如P+离子，以形成深的源/漏区9。由于深的源/漏区9被形成在侧壁隔层外面，故延伸区6和小袋区域7被留在侧壁隔层下方。
图2A-2C是剖面图，说明了p沟道区中的p沟道MOS晶体管的制造工艺。对本技术领域熟练人员来说，某些工艺显然能够对n沟道和p沟道晶体管一样地执行。
如图2A所示，用前述STI方法在硅衬底1的主表面中形成隔离区2。在600keV的加速能量和大约3.0×1013cm-2的剂量下，将n型杂质例如P+离子注入到p沟道有源区中，以形成n型阱13。而且，在80keV的加速能量和大约2.0×1012cm-2的剂量下，注入P+离子，以形成具有调节过的阈值的沟道。
氧化硅之类的栅绝缘膜4被制作在有源区上，并在栅绝缘膜4上制作多晶硅、硅化物之类的栅电极层。对栅电极层和栅绝缘膜4进行图形化，以形成具有栅绝缘膜4的绝缘栅电极15。用杂质对多晶硅栅电极15进行掺杂，以便得到p型导电。
如图2B所示，利用栅电极15和隔离区2作为掩模，例如在1keV的加速能量和大约3.0×1014cm-2的剂量下，注入B+离子，以形成浅的源/漏延伸区16。
如图2C所示，在80keV的加速能量和大约3.0×1013cm-2的剂量下，注入As+离子，以形成源/漏延伸区下方的n型小袋区域17。这一离子注入沿从衬底法线倾斜30度的4个方向进行。
如图2D所示，用前述工艺在绝缘栅电极15的侧壁上制作侧壁隔层8。
然后，在5keV的加速能量和大约5.0×1015cm-2的剂量下，注入B+离子，以形成深的源/漏区19。
含As的小袋区域没有含铟的小袋区域情况下那样的产生漏电流等的问题。因而不需要分隔地制作标准晶体管和低漏电流晶体管。
图3A-3C说明了输入/输出电路等的高击穿电压晶体管的制造工艺。
如图3A所示，利用相似于上述各个实施方案的工艺，制作隔离区2。下面以举例的方法来描述n沟道MOS晶体管的制造工艺。
在300keV的加速能量和大约3.0×1013cm-2的剂量下，注入B+离子，以形成p型阱23。并在30keV的加速能量和大约7.0×1012cm-2的剂量下，注入B+离子，以形成沟道区。
比之标准晶体管和低漏电流晶体管，厚的栅绝缘膜14被制作在有源区上，并在栅绝缘膜14上制作栅电极层。栅绝缘膜的厚度被控制成能够得到所需的击穿电压。例如，在二个阶段执行有源区表面的氧化工艺。在二个阶段之间的中间阶段，清除待要制作厚的栅绝缘膜的区域之外的区域中形成的氧化膜。以这种方式，形成了厚的栅绝缘膜和薄的栅绝缘膜。
利用抗蚀剂掩模，对栅电极层和栅绝缘膜进行图形化，以形成栅电极25和栅绝缘膜14。
如图3B所示，在10keV的加速能量和大约3.0×1014cm-2的剂量下，注入As+离子，以形成源/漏延伸区6。
如图3C所示，在用相似于前述各个实施方案的工艺在栅电极25的侧壁上制作侧壁隔层8之后，在例如15keV的加速能量和大约5×1015cm-2的剂量下，注入P+离子，以形成深的源/漏区29。
高击穿晶体管不制作得太精细，且不制作小袋区域。要指出的是，某些工艺同样对不同类型的晶体管执行。
图3D平面图示出了用上述工艺制作的半导体芯片的布局的概貌。半导体芯片30具有输入/输出电路31、存储器电路32、以及逻辑电路33。输入/输出电路31具有图3C所示那样的高击穿电压晶体管。存储器电路32由例如低漏电流n沟道晶体管组成的静态随机存取存储器(SRAM)构成。逻辑电路33由存储器单元的栅宽度大于低漏电流晶体管的n沟道标准晶体管以及具有小袋区域的p沟道晶体管组成的CMOS电路构成。
图6曲线示出了用上述各个实施方案方法制作的标准晶体管和低漏电流晶体管的漏电流特性。在图6中，横坐标表示漏电流，单位为安培A，而总坐标表示累积几率。曲线r示出了低漏电流晶体管的特性，其小袋区域包含在3.4×1013cm-2下注入的铟离子以及在2.0×1013cm-2下注入的硼离子。曲线s示出了标准晶体管的特性，其小袋区域包含在6.28×1013cm-2下注入的铟离子。
从图6可见，各个漏电流之间存在着一个数量级或更大的很大差异。显然，借助于限制铟离子的剂量，大幅度降低了漏电流。这可以归咎于随着铟剂量被降低，非晶化程度被抑制，致使非晶相区域能够被退火工艺充分地恢复结晶相。漏电流的增大可以归咎于随着铟剂量增大到某一数值或更高，不能够恢复结晶相的非晶相增加。
图7A-7C是晶体管的示意平面图以及表示阈值电压对栅宽度和长度的依赖关系的曲线。
如图7A所示，制作在有源区AR上方的栅电极G具有作为栅电极宽度的栅长度L(沿电流方向的长度)以及作为沿垂直于电流方向的方向的有源区的宽度的栅宽度W。
图7B曲线示出了晶体管阈值电压对栅长度的依赖关系。在图7B中，横坐标表示栅长度L，单位是μm，而纵坐标表示晶体管阈值电压Vth，单位是伏特V。此曲线示出了其小袋区域仅仅含有铟的标准晶体管的特性以及其小袋区域含有二种杂质亦即铟和硼的低漏电流晶体管的特性。这二种类型晶体管的阈值电压通常相等。这意味着低漏电流晶体管保持了相似于标准晶体管特性的抑制短沟道效应的特性。
图7C曲线示出了晶体管阈值电压对栅宽度的依赖关系。在图7C中，横坐标表示栅宽度W，单位是μm，而纵坐标表示晶体管阈值电压Vth，单位是伏特V。标准晶体管的阈值电压Vs随栅宽度W变窄而降低，最终接近0。相反，即使栅宽度W变窄(窄沟道)，其小袋区域含有铟和硼二者的低漏电流晶体管的阈值电压Us仍然具有一定的数值。能够获得抑制反窄沟道效应的低漏电流晶体管。
为了改进集成度，诸如SRAM之类的存储器电路由具有窄的栅宽度，例如0.05-0.5μm的低漏电流晶体管构成。逻辑电路由具有比较宽的栅宽度，例如1-10μm的标准晶体管构成。
若硼被用作p型杂质，则也可以用诸如BF2和十硼烷之类的硼的化合物代替原子硼作为离子源。在上面的描述中，虽然逻辑电路由标准晶体管构成，但也可以由标准晶体管与低漏电流晶体管的组合构成，或仅仅由低漏电流晶体管构成。V形槽栅可以被用作栅。
结合优选实施方案已经描述了本发明。本发明不局限于上述各个实施方案。对于本技术领域的熟练人员来说，显然能够作出各种各样的修正、改进、组合等等。

Claims (19)

1.一种半导体器件，它包含：
具有主表面的硅衬底；
被制作在所述硅衬底主表面中且由隔离区确定的第一和第二有源区；
第一n沟道MOS晶体管，它包含制作在所述第一有源区中的具有栅绝缘膜的第一绝缘栅、制作在第一绝缘栅二侧上的所述第一有源区中的第一延伸区、和制作在第一绝缘栅二侧上的所述第一有源区中比第一延伸区更深处的第一小袋区域，此第一小袋区域被第一浓度的铟掺杂；以及
第二n沟道MOS晶体管，它包含制作在所述第二有源区中的具有栅绝缘膜的第二绝缘栅、制作在第二绝缘栅二侧上的所述第二有源区中的第二延伸区、和制作在第二绝缘栅二侧上的所述第二有源区中比第二延伸区更深处的第二小袋区域，此第二小袋区域被比第一浓度更低的第二浓度的铟掺杂。
2.根据权利要求1的半导体器件，其中第二小袋区域还被硼掺杂。
3.根据权利要求1的半导体器件，其中第二n沟道MOS晶体管的栅宽度窄于第一n沟道MOS晶体管。
4.根据权利要求3的半导体器件，其中第二小袋区域还被硼掺杂。
5.根据权利要求1的半导体器件，还包含：
由隔离区确定的第三有源区；以及
p沟道MOS晶体管，它包含制作在所述第三有源区中的具有栅绝缘膜的第三绝缘栅、制作在第三绝缘栅二侧上的所述第三有源区中的p型延伸区、和制作在第三绝缘栅二侧上的所述第三有源区中比p型延伸区更深处的n型小袋区域。
6.根据权利要求5的半导体器件，其中所述第一n沟道MOS晶体管和所述p沟道MOS晶体管构成逻辑电路，而所述第二n沟道MOS晶体管构成存储器电路。
7.根据权利要求1的半导体器件，还包含：
由隔离区确定的第三有源区；以及
第三n沟道MOS晶体管，它包含制作在所述第三有源区中的第三绝缘栅、第三绝缘栅的栅绝缘膜厚于第一和第二绝缘栅的栅绝缘膜、和在第三绝缘栅二侧上的所述第三有源区中制作的不具有小袋区域的第三延伸区。
8.根据权利要求5的半导体器件，还包含：
由隔离区确定的第四有源区；以及
第三n沟道MOS晶体管，它包含制作在所述第四有源区中的第四绝缘栅、第四绝缘栅的栅绝缘膜厚于第一和第二绝缘栅的栅绝缘膜、和在第四绝缘栅二侧上的所述第四有源区中制作的不具有小袋区域的第三延伸区。
9.根据权利要求8的半导体器件，其中所述第一n沟道MOS晶体管和所述p沟道MOS晶体管构成逻辑电路，所述第二n沟道MOS晶体管构成存储器电路，而所述第三n沟道MOS晶体管构成输入/输出电路。
10.一种半导体器件，它包含：
具有主表面的硅衬底；
被制作在所述硅衬底主表面中且由隔离区确定的第一和第二有源区；
第一n沟道MOS晶体管，它包含制作在所述第一有源区中的具有栅绝缘膜的第一绝缘栅、制作在第一绝缘栅二侧壁上的第一侧壁隔层、制作在第一绝缘栅二侧上的所述第一有源区中的第一延伸区、和制作在第一绝缘栅二侧上的所述第一有源区中比第一延伸区更深处的第一小袋区域，此第一小袋区域被第一浓度的铟掺杂，且所述第一n沟道MOS晶体管包括第一侧壁隔层下方的非晶相区域；以及
第二n沟道MOS晶体管，它包含制作在所述第二有源区中的具有栅绝缘膜的第二绝缘栅、制作在第二绝缘栅二侧壁上的第二侧壁隔层、制作在第二绝缘栅二侧上的所述第二有源区中的第二延伸区、和制作在第二绝缘栅二侧上的所述第二有源区中比第二延伸区更深处的第二小袋区域，此第二小袋区域被比第一浓度更低的第二浓度的铟掺杂，且所述第二n沟道MOS晶体管包括第二侧壁隔层下方的非晶相区域，此非晶相区域比第一侧壁隔层下方的非晶相区域小。
11.根据权利要求10的半导体器件，其中第二小袋区域被硼进一步掺杂。
12.一种制造半导体器件的方法，它包含下列步骤：
(a)在具有主表面的硅衬底中制作隔离区，以确定第一和第二有源区；
(b)在第一和第二有源区中制作栅绝缘膜；
(c)在栅绝缘膜上制作导电的栅电极层；
(d)对栅电极层和栅绝缘膜进行图形化，以形成第一有源区上的第一绝缘栅和第二有源区上的第二绝缘栅；
(e)将n型杂质离子注入到第一和第二有源区的第一深度中，以形成各个第一和第二绝缘栅二侧上的第一和第二延伸区；
(f)掩蔽第二有源区，并以第一剂量注入铟离子到第一有源区的第二深度中，此第二深度深于第一深度；以及
(g)掩蔽第一有源区，并以小于第一剂量的第二剂量注入铟离子到第二有源区的第三深度中，此第三深度深于第一深度。
13.根据权利要求12的制造半导体器件的方法，还包含以下步骤：
(h)掩蔽第一有源区，并注入硼离子到第二有源区的第四深度中，此第四深度深于第一深度。
14.根据权利要求12的制造半导体器件的方法，还包含下列步骤：
(i)在各个第一和第二绝缘栅的侧壁上制作侧壁隔层；
(j)将n型杂质离子注入到侧壁隔层外面的第一和第二有源区中；以及
(k)将光辐照到第一和第二有源区，以激活杂质离子。
15.根据权利要求13的制造半导体器件的方法，还包含下列步骤：
(i)在各个第一和第二绝缘栅的侧壁上制作侧壁隔层；
(j)将n型杂质离子注入到侧壁隔层外面的第一和第二有源区中；以及
(k)将光辐照到第一和第二有源区，以激活杂质离子。
16.根据权利要求12的制造半导体器件的方法，其中所述步骤(a)还确定第三有源区，且此方法还包含下列步骤：
(l)制作比第三有源区中的栅绝缘膜更厚的厚栅绝缘膜，
所述步骤(c)和(d)形成第三有源区中的第三绝缘栅，且借助于掩蔽第三有源区执行所述步骤(f)和(g)。
17.根据权利要求12的制造半导体器件的方法，其中所述步骤(a)还确定第四有源区，且此方法还包含下列步骤：
(m)制作第四有源区中的第四绝缘栅；
(n)将p型杂质离子注入到第四有源区的第五深度中，以形成第四绝缘栅二侧上的第四延伸区；以及
(o)将砷离子注入到第四有源区的第六深度中，此第六深度深于第五深度。
18.根据权利要求13的制造半导体器件的方法，其中所述步骤(a)还确定第四有源区，且此方法还包含下列步骤：
(m)制作第四有源区中的第四绝缘栅；
(n)将p型杂质离子注入到第四有源区的第五深度中，以形成第四绝缘栅二侧上的第四延伸区；以及
(o)将砷离子注入到第四有源区的第六深度中，此第六深度深于第五深度。
19.根据权利要求16的制造半导体器件的方法，其中所述步骤(a)还确定第四有源区，且此方法还包含下列步骤：
(m)制作第四有源区中的第四绝缘栅；
(n)将p型杂质离子注入到第四有源区的第五深度中，以形成第四绝缘栅二侧上的第四延伸区；以及
(o)将砷离子注入到第四有源区的第六深度中，此第六深度深于第五深度。
CNB021067260A 2001-06-29 2002-03-04 具有小袋的半导体器件及其制造 Expired - Fee Related CN1282253C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP198594/2001 2001-06-29
JP2001198594A JP4665141B2 (ja) 2001-06-29 2001-06-29 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN1393935A true CN1393935A (zh) 2003-01-29
CN1282253C CN1282253C (zh) 2006-10-25

Family

ID=19036018

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021067260A Expired - Fee Related CN1282253C (zh) 2001-06-29 2002-03-04 具有小袋的半导体器件及其制造

Country Status (5)

Country Link
US (2) US6483155B1 (zh)
JP (1) JP4665141B2 (zh)
KR (1) KR100775732B1 (zh)
CN (1) CN1282253C (zh)
TW (1) TW536760B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373585C (zh) * 2006-03-17 2008-03-05 中国科学院上海微系统与信息技术研究所 提高金属氧化物半导体器件场区抗总剂量的加固方法
CN100456425C (zh) * 2003-12-18 2009-01-28 Nxp股份有限公司 制作半导体器件的方法和利用这种方法得到的半导体器件
CN102487007A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
CN102087961B (zh) * 2009-12-04 2012-10-31 中芯国际集成电路制造(上海)有限公司 P型掺杂超浅结及pmos晶体管的制作方法
CN104752220A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN106298657A (zh) * 2016-11-17 2017-01-04 上海华力微电子有限公司 Pmos器件及其集成工艺方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148131B1 (en) * 2002-08-23 2006-12-12 Lsi Logic Corporation Method for implanting ions in a semiconductor
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
JP3713020B2 (ja) * 2003-02-17 2005-11-02 松下電器産業株式会社 半導体装置及びその製造方法
JP2005136258A (ja) 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US8176259B2 (en) 2004-01-20 2012-05-08 Hewlett-Packard Development Company, L.P. System and method for resolving transactions in a cache coherency protocol
US7620696B2 (en) 2004-01-20 2009-11-17 Hewlett-Packard Development Company, L.P. System and method for conflict responses in a cache coherency protocol
US8090914B2 (en) 2004-01-20 2012-01-03 Hewlett-Packard Development Company, L.P. System and method for creating ordering points
US7769959B2 (en) 2004-01-20 2010-08-03 Hewlett-Packard Development Company, L.P. System and method to facilitate ordering point migration to memory
US7818391B2 (en) 2004-01-20 2010-10-19 Hewlett-Packard Development Company, L.P. System and method to facilitate ordering point migration
US8468308B2 (en) 2004-01-20 2013-06-18 Hewlett-Packard Development Company, L.P. System and method for non-migratory requests in a cache coherency protocol
US8145847B2 (en) 2004-01-20 2012-03-27 Hewlett-Packard Development Company, L.P. Cache coherency protocol with ordering points
EP2409707B8 (en) * 2004-04-15 2015-05-06 Alkermes Pharma Ireland Limited Polymer-based sustained release device
JP2006173438A (ja) * 2004-12-17 2006-06-29 Yamaha Corp Ｍｏｓ型半導体装置の製法
JP2007012988A (ja) * 2005-07-01 2007-01-18 Sharp Corp トランジスタ及びトランジスタの製造方法
US20070057329A1 (en) * 2005-09-09 2007-03-15 Sinan Goktepeli Semiconductor device having a p-MOS transistor with source-drain extension counter-doping
KR100779395B1 (ko) * 2006-08-31 2007-11-23 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
JP2008288366A (ja) * 2007-05-17 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
JP4911158B2 (ja) * 2008-10-30 2012-04-04 ソニー株式会社 半導体装置および固体撮像装置
JP5499780B2 (ja) * 2010-03-04 2014-05-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5778900B2 (ja) * 2010-08-20 2015-09-16 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650340A (en) * 1994-08-18 1997-07-22 Sun Microsystems, Inc. Method of making asymmetric low power MOS devices
KR19980027761A (ko) * 1995-10-24 1998-07-15 윌리엄 이. 힐러 Mosfet 특성인 동작 및 채널 길이 제어 개선을 위한 복수의 포켓 주입
US5821147A (en) * 1995-12-11 1998-10-13 Lucent Technologies, Inc. Integrated circuit fabrication
JPH10107160A (ja) * 1995-12-27 1998-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH09246396A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN1126150C (zh) * 1996-06-24 2003-10-29 松下电器产业株式会社 制造半导体器件的方法
JP3314683B2 (ja) 1997-09-12 2002-08-12 松下電器産業株式会社 半導体装置の製造方法
US6306712B1 (en) 1997-12-05 2001-10-23 Texas Instruments Incorporated Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
KR100290884B1 (ko) * 1998-05-04 2001-07-12 김영환 반도체소자및그제조방법
US6207999B1 (en) * 1998-05-04 2001-03-27 Texas Instruments-Acer Incorporated Double coding mask read only memory (mask ROM) for minimizing band-to-band leakage
JP3144385B2 (ja) * 1998-07-15 2001-03-12 日本電気株式会社 半導体装置とその製造方法
JP2000036082A (ja) 1998-07-16 2000-02-02 Hyper Electronics:Kk 進入物監視装置
JP2000040747A (ja) * 1998-07-21 2000-02-08 Seiko Epson Corp 半導体装置
JP2000040749A (ja) * 1998-07-24 2000-02-08 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000150885A (ja) * 1998-09-07 2000-05-30 Seiko Epson Corp Ｍｏｓトランジスタの閾値電圧設定方法および半導体装置
US6281555B1 (en) * 1998-11-06 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit having isolation structures
JP2000232167A (ja) * 1999-02-08 2000-08-22 Texas Instr Inc <Ti> より少ないマスク・ステップによる高信頼性高性能のコア・トランジスタおよびｉ／ｏトランジスタのための新規な混合電圧ｃｍｏｓ処理
JP3535805B2 (ja) * 1999-05-14 2004-06-07 松下電器産業株式会社 半導体装置及びその製造方法
KR20010002286A (ko) * 1999-06-14 2001-01-15 윤종용 반도체소자의 제조방법
TW466704B (en) * 1999-09-10 2001-12-01 Koninkl Philips Electronics Nv Integrated circuit
JP3426573B2 (ja) * 1999-09-17 2003-07-14 松下電器産業株式会社 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456425C (zh) * 2003-12-18 2009-01-28 Nxp股份有限公司 制作半导体器件的方法和利用这种方法得到的半导体器件
CN100373585C (zh) * 2006-03-17 2008-03-05 中国科学院上海微系统与信息技术研究所 提高金属氧化物半导体器件场区抗总剂量的加固方法
CN102087961B (zh) * 2009-12-04 2012-10-31 中芯国际集成电路制造(上海)有限公司 P型掺杂超浅结及pmos晶体管的制作方法
CN102487007A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
CN104752220A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN106298657A (zh) * 2016-11-17 2017-01-04 上海华力微电子有限公司 Pmos器件及其集成工艺方法
CN106298657B (zh) * 2016-11-17 2019-06-28 上海华力微电子有限公司 Pmos器件及其集成工艺方法

Also Published As

Publication number Publication date
US6483155B1 (en) 2002-11-19
CN1282253C (zh) 2006-10-25
JP4665141B2 (ja) 2011-04-06
KR20030003074A (ko) 2003-01-09
US20030030112A1 (en) 2003-02-13
KR100775732B1 (ko) 2007-11-09
TW536760B (en) 2003-06-11
JP2003017578A (ja) 2003-01-17
US6642589B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1251330C (zh) 半导体装置及其制造方法
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1280918C (zh) 参考电压半导体
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1731588A (zh) 半导体装置及其制造方法
CN1290203C (zh) 半导体器件的结构及其制造方法
US20040142520A1 (en) Soi device with reduced drain induced barrier lowering
CN1257554C (zh) 金属氧化物半导体晶体管及其制造方法
CN1195199A (zh) 场效应晶体管及其制造方法
CN1716572A (zh) 非易失性半导体存储器件的制造方法及半导体存储器件
CN1855540A (zh) 半导体元件及其制造方法
JP3429654B2 (ja) 半導体集積回路装置の製造方法
CN1658400A (zh) 半导体装置及其制造方法
CN1825551A (zh) 横向双扩散金氧半导体元件及其制造方法
JPH09181307A (ja) 半導体装置及びその製造方法
CN1679169A (zh) 半导体器件及其制造方法
CN1423837A (zh) 用单附加掩模注入操作制造双阈值电压n沟道和p沟道mosfet的方法
CN1291484C (zh) 半导体装置及其制造方法
CN1812060A (zh) 半导体器件的制造方法
CN1469478A (zh) 半导体集成电路及其制造方法
CN1763949A (zh) 元件接面结构
KR101142104B1 (ko) 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20200304

CF01 Termination of patent right due to non-payment of annual fee