CN101552201A - 在双极晶体管中反掺杂集电区的方法 - Google Patents

在双极晶体管中反掺杂集电区的方法 Download PDF

Info

Publication number
CN101552201A
CN101552201A CNA2009101299039A CN200910129903A CN101552201A CN 101552201 A CN101552201 A CN 101552201A CN A2009101299039 A CNA2009101299039 A CN A2009101299039A CN 200910129903 A CN200910129903 A CN 200910129903A CN 101552201 A CN101552201 A CN 101552201A
Authority
CN
China
Prior art keywords
dopant
silicon layer
concentration
described silicon
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101299039A
Other languages
English (en)
Inventor
T·J·克鲁特西克
C·J·斯派尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Microsemi Semiconductor US Inc
Original Assignee
Zarlink Semoconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semoconductor Inc filed Critical Zarlink Semoconductor Inc
Publication of CN101552201A publication Critical patent/CN101552201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种形成双极晶体管的方法，包括在双极晶体管中反掺杂集电区的方法。该方法包括用第一类型掺杂剂掺杂硅层并且执行第一注入工艺以便在硅层中注入与第一类型相反的第二类型的掺杂剂。所注入的掺杂剂在硅层中具有第一掺杂剂分布。该方法也包括执行第二注入工艺以便在硅层中注入附加的第二类型掺杂剂。附加的所注入的掺杂剂在硅层中具有与第一掺杂剂分布不同的第二掺杂剂分布。该方法还包括通过消耗硅层和第一类型掺杂剂的一部分来生长在硅层上方形成的绝缘层。

Description

在双极晶体管中反掺杂集电区的方法
技术领域
本发明一般涉及双极晶体管，并且更具体地涉及反掺杂双极晶体管的集电区。
背景技术
双极晶体管包括用n型或p型材料交替掺杂的发射区、基区和集电区。例如，npn双极晶体管包括用n型材料掺杂的发射区、用p型材料掺杂的基区和用n型材料掺杂的集电区。对于另一个实例，pnp双极晶体管包括用p型材料掺杂的发射区、用n型材料掺杂的基区和用p型材料掺杂的集电区。因此双极晶体管的结构和工作参数至少部分地由被用来掺杂发射极、基极和/或集电极区域的具体工艺所产生的掺杂剂分布确定。
图1A、1B和1C概念上示出了用于形成pnp双极晶体管的集电极的传统技术。最初，如图1A所示，SOI衬底(绝缘体上硅衬底)100被用作起始材料。如图1A所示，SOI衬底100由体(bulk)衬底100a、埋置绝缘层100b和有源层100c构成。通常体硅100a由硅构成，埋置绝缘层100b由二氧化硅(所谓的“BOX”层)构成，并且有源层100c由(掺杂的或未掺杂的)硅构成。可以很容易地从各种商业上已知的来源来获得这样的SOI结构。通常，对于高电压技术埋置绝缘层100b将相对较厚，例如在约0.5-2微米的量级，而有源层100c可以具有约2微米的初始厚度。
此后，如图1A所示，掺杂的硅层105被形成在有源层100c上方。硅层105被用例如磷、砷的N型掺杂剂材料掺杂，使得它具有约1.6-4.5欧姆/厘米的电阻率，该电阻率对应于约1-3×1015个离子/cm3的掺杂剂浓度。硅层105是在外延反应器中被淀积的外延硅层。在该情形下，可以通过在被用来形成层105的工艺期间将掺杂剂材料引入到外延反应器中来掺杂外延硅层105。然而，也可以通过在形成硅层105之后执行离子注入工艺来将掺杂剂材料引入到硅层105中。请注意，硅层105内的掺杂剂原子的分布在它的整个深度上可能不是均匀的。
仅仅出于说明的目的，附图描绘了有源层100c与硅层105之间的界面。实际上，这两层之间的区别可能非常难以限定。然而，仅仅出于说明的目的示出了不同的层。硅层105相对厚。在一个示例性实施例中，硅层105具有约2-30微米范围的厚度，这取决于具体的应用。此后，通过执行例如热氧化工艺在硅层105上方形成绝缘或氧化物层110。
如图1B所示，掺杂剂注入工艺(如箭头115所示)可以被执行来在硅层105中注入掺杂剂物质。例如，掺杂剂注入工艺115可以被用来将例如硼的p型掺杂剂注入到硅层105中来形成掺杂区120。掺杂区120可以被称为p阱。在掺杂区120中的掺杂剂浓度通常在从约3×1014到3×1016个离子/cm3的范围内。所注入的掺杂剂物质的部分也可以保留在氧化物层110内。
图2A示意性示出了作为到氧化物层和硅层中的深度的函数的掺杂剂浓度。沿着垂直轴(任意单位)指示了掺杂剂浓度，而沿着水平轴(任意单位)指示了深度。由垂直的虚线指示了在氧化物层和硅层之间的边界。由虚线205指示了在氧化物层和硅层中n型掺杂剂物质的浓度，而由实线210指示了所注入的p型掺杂剂物质的浓度。所注入的p型掺杂剂浓度在氧化物层和硅层之间界面的稍微下方处出现峰值，并且然后随着到硅层中的深度的增大而减少。n型掺杂剂的浓度在这两个层内近似恒定。
现在参考图1C，热氧化工艺能够被用来生长二氧化硅层110的所选择的部分。热氧化工艺被用来生长部分125(1-2)并且掩模层(未示出)被用来防止这些部分之间的区域生长。热氧化和随之发生的部分125的生长消耗了掺杂区120的一部分。在一些情况下，被用来掺杂掺杂区120的掺杂剂物质可能易于分凝(segregate)，因为掺杂剂物质易于再分布使得在二氧化硅层110与掺杂区120之间的界面两端的化学势近似恒定。这个现象通常被称为掺杂剂分凝。例如，热氧化能够促使硼从掺杂区120迁移到二氧化硅层110的部分125中以使界面两端的化学势平衡。掺杂剂分凝可能导致在掺杂区120中p型掺杂剂的浓度降到n型掺杂剂浓度以下，由此产生反型层。由此引起的n型反型层能够降低使用这个技术形成的器件的性能。
图2B示意性示出了作为在热氧化工艺之后到氧化物层和硅层中的深度的函数的掺杂剂浓度。沿着垂直轴(任意单位)指示了掺杂剂浓度，而沿着水平轴(任意单位)指示了深度。由垂直的虚线指示了在氧化物层和硅层之间的边界。热氧化已经增大了氧化物层的深度，如由相对于图2A该垂直的虚线移动到右边所示。由虚线205指示了在氧化物层和硅层中n型掺杂剂物质的浓度，而由实线210指示了所注入的p型掺杂剂物质的浓度。掺杂剂分凝已经增大了在氧化物层中的p型掺杂剂的浓度，并且减少了在硅层中的p型掺杂的浓度。n型掺杂剂的浓度已经在氧化物层中轻微地减少并且在硅层表面附近增大。因此，反型区215已经在硅层与氧化物层之间的界面附近形成。
所公开的主题涉及解决上述问题中的一个或多个的影响。
发明内容
下面介绍所公开的主题的简化摘要以便提供对所公开的主题的一些方面的基本理解。这个摘要不是所公开的主题的穷尽性的总结。其不意图来确定所公开的主题的关键或重要元素或者来描写所公开的主题的范围。其唯一的目的是以简化的形式来介绍一些概念作为稍后要讨论的更详细描述的序言。
在一个实施例中，提供了一种用于形成双极晶体管的p阱的方法。该方法包括用第一类型掺杂剂掺杂硅层并且执行第一注入工艺来在硅层中注入与第一类型相反的第二类型的掺杂剂。所注入的掺杂剂在硅层中具有第一掺杂剂分布。该方法也包括执行第二注入工艺以便在硅层中注入附加的第二类型掺杂剂。附加的所注入的掺杂剂在硅层中具有与第一掺杂剂分布不同的第二掺杂剂分布。该方法还包括通过消耗硅层和第一类型掺杂剂的一部分来生长在硅层上方形成的绝缘层。
在另一个实施例中，提供了一种双极晶体管。该双极晶体管包括衬底、形成在该衬底上方的硅层以及绝缘层。硅层被用第一类型掺杂剂掺杂，并且然后通过执行第一和第二注入工艺以便在硅层中注入与第一类型相反的第二类型的掺杂剂来被进一步掺杂。所注入的掺杂剂在硅层中具有第一和第二掺杂剂分布。通过以下步骤来形成绝缘层：淀积或生长初始的绝缘层，并且通过消耗硅层和第二类型掺杂剂的一部分来生长在硅层上方形成的该初始绝缘层。
附图说明
参考结合附图的下面的描述可以理解所公开的主题，在附图中相似的附图标记标明相似的元件，并且在附图中：
图1A、1B和1C在概念上示出了用于形成pnp双极晶体管的集电极的传统技术；
图2A示意性示出了作为在热氧化之前到传统pnp双极晶体管的氧化物层和硅层中的深度的函数的掺杂剂浓度；
图2B示意性示出了作为在用来形成传统pnp双极晶体管的热氧化工艺之后到氧化物层和硅层中的深度的函数的掺杂剂浓度；
图3A示意性示出了可以用来形成双极晶体管的集电极的在氧化物层和硅层之间的掺杂剂浓度的一个示例性实施例；
图3B描绘了在第二掺杂工艺被用来将附加掺杂剂注入到硅层中之后的掺杂剂浓度；以及
图3C描绘了在热处理已经被用来热生长氧化物层之后的掺杂剂浓度。
虽然所公开的主题容易进行各种修改和具有可替代的形式，但是在附图中通过实例的方式已经示出了其具体实施例并且在这里详细描述了该具体实施例。然而，应当理解，在这里的具体实施例的描述并不意图来将所公开的主题限制到所公开的特定形式，而是正相反地，本发明意图覆盖落入如所附权利要求限定的所公开主题的范围内的所有修改、等同物和可替代方案。
具体实施方式
下面描述了所公开主题的示例性实施例。为了清楚，在本说明书中并没有描述实际实施方案的所有特征。当然将明白，在任何这样的实际实施例的开发中，应当进行许多实施方案特有的决策来实现开发者的特有目标，例如符合系统有关的和商业有关的约束，其会从一个实施方案到另一个实施方案而变化。此外，将明白，这样的开发努力可能是复杂的并且耗时的，但是仍然会是享有本发明益处的本领域技术人员采取的惯例(routine)。
现在将参考附图来描述所公开的主题。仅仅出于说明的目的而在附图中示意性描绘了各种结构、系统和器件，并且从而不会用本领域技术人员所公知的细节来模糊本发明。然而，附图被包括来描述和说明示例性实例。在这里所使用的词和短语应当被理解和解释为具有与相关领域技术人员对这些词和短语的理解相一致的意思。术语或短语的特有定义(即，与如本领域技术人员所理解的通常的和习惯的意思不同的定义)不意图由在这里的该术语或短语的一贯用法所暗示。如果术语或短语意图具有特有意思(即，与技术人员所理解的不同的意思)，则这样的特有定义将在说明书中以明示的方式被清楚地陈述，其直接且明确的提供了该术语或短语的特有定义。
图3A示意性示出了在由氧化物形成的绝缘层和可以用来形成双极晶体管的p阱的硅层中掺杂剂浓度的一个示例性实施例。p阱然后可以被用来形成双极晶体管的集电极。在所示出的实施例中，集电极层由硅形成，而氧化物层由二氧化硅形成。然而，享有本申请公开内容益处的本领域技术人员应当明白，本发明不限于这些特定的材料。掺杂剂浓度作为到氧化物层和硅层中的深度的函数而被绘出。沿着垂直轴(任意单位)指示了掺杂剂浓度，而沿着水平轴(任意单位)指示了深度。由垂直的虚线指示了在氧化物层和硅层之间的边界。
所示出的实施例描绘了在双极晶体管的形成的中间阶段的掺杂剂浓度。在形成工艺中的这点处，硅层和氧化物层已经被淀积并且被用两种彼此相反的掺杂剂物质掺杂。在一个实施例中，双极晶体管是pnp晶体管而在氧化物层和硅层中的n型掺杂剂物质的浓度由虚线305所示。n型掺杂剂可以在硅层和氧化物层已经被淀积之后被注入到这些层中，或者可替代地，n型掺杂剂可以在材料正在被淀积时被并入该材料中。n型掺杂剂的浓度在这两个层内近似恒定。所注入的p型掺杂剂物质(例如，硼)的浓度由实线310所示。所注入的p型掺杂剂浓度在氧化物层和硅层之间界面的稍微下方的深度315处出现峰值，并且然后随着到硅层中的深度的增大而减少。例如，在掺杂区310中的峰值掺杂剂浓度310可以在5×1016个离子/cm3的量级。享有本申请公开内容益处的本领域技术人员应当明白，双极晶体管可以可替代地是npn晶体管，在该情况下分布305、310分别代表p型和n型掺杂剂。
图3B描绘了在第二掺杂工艺被用来将附加掺杂剂注入到硅层中之后的掺杂剂浓度。在所示出的实施例中，第二掺杂工艺被用来将附加的p型掺杂剂注入到硅层中，该附加的p型掺杂剂具有在深度325处出现峰值的浓度320。深度325小于初始淀积的p型掺杂剂的深度315。可以使用各种技术来选择和调节相对深度315、325。在一个实施例中，可以通过使用相对高能量(例如，大于30keV的能量)注入掺杂剂物质来产生掺杂剂浓度310，并且可以通过使用相对低能量(例如，小于30keV的能量)注入掺杂剂物质来产生掺杂剂浓度320。例如，可以通过在约300keV下注入掺杂剂物质来产生掺杂剂浓度310，并且可以通过在约15-30keV下注入掺杂剂物质来产生掺杂剂浓度320。然而，可以替代在注入能量上的变化或者除了在注入能量上的变化之外还使用其它技术(例如，改变在第一和第二掺杂工艺之间的氧化物层的深度)来控制掺杂剂深度。在掺杂区中的峰值掺杂剂浓度320可以在1017个离子/cm3的量级。
图3C描绘了在热氧化工艺已经被用来生长绝缘氧化物层之后的掺杂剂浓度。热氧化和氧化物层随之发生的生长增大了氧化物层的深度，如由相对于图3B该垂直的虚线移动到右边所示。在热氧化工艺期间掺杂剂物质迁移，并且因此掺杂剂分布310、320已经合并来形成单个掺杂剂分布330。掺杂剂分凝已经增大了在氧化物层中的p型掺杂剂的浓度330，并且减少了在硅层中的p型掺杂剂的浓度330。例如，热氧化能够促使硼从硅层迁移到二氧化硅层中使得这些层之间的界面两端的化学势近似恒定。n型掺杂剂的浓度305已经在氧化物层中轻微地减少并且在近似相同水平处保持近似恒定，如图3B所示。
在图3B所示的第二掺杂工艺期间注入的附加掺杂剂已经增大了硅层与氧化物层之间的界面附近的掺杂剂浓度。因此，掺杂剂分凝和由此引起的p型掺杂剂浓度330的减少没有导致在硅层中形成的反型区。作为代替的，在第二掺杂工艺期间注入的附加掺杂剂用作在热氧化工艺期间能够被消耗的牺牲材料(例如，掺杂剂能够迁移到氧化物层中)，使得直到硅层内的所选择深度处p型掺杂剂物质的浓度330仍然大于n型掺杂剂物质的浓度305。所选择的深度是设计选择的问题。在各种实施例中，第一和第二注入工艺以及热氧化工艺的参数可以被修改、选择和/或调节从而防止根据在这里所述的技术在由所选择深度限定的区域内反型层的形成。
上面所公开的特定实施例仅仅是示例性的，因为本发明可以以对于享有在这里的教导益处的本领域技术人员显而易见的不同但是等同的方式来被修改和实践。此外，并不意图限制在这里所示的结构或设计的细节，除了如在下面的权利要求中所描述的之外。因此，显然在上面所公开的特定实施例可以被改变或修改，并且所有这样的变化被认为在本发明的范围内。因此，在这里所寻求的保护如在下面的权利要求中所陈述的。

Claims (20)

1.一种形成双极晶体管的p阱的方法，包含以下步骤：
执行第一注入工艺以在硅层中注入第一类型的掺杂剂，所述硅层掺杂有与第一类型相反的第二类型的掺杂剂，所注入的掺杂剂在所述硅层中具有第一掺杂剂分布；
执行第二注入工艺，以便在所述硅层中注入附加的第一类型的掺杂剂，附加的所注入的掺杂剂在所述硅层中具有第二掺杂剂分布，所述第二掺杂剂分布不同于所述第一掺杂剂分布；以及
通过消耗所述硅层和第一类型掺杂剂的一部分来在所述硅层上方生长绝缘层。
2.如权利要求1所述的方法，包含以下步骤：在硅衬底和绝缘体上硅衬底中的至少一种上方淀积所述硅层。
3.如权利要求2所述的方法，其中淀积所述硅层的步骤包含淀积掺杂的硅层的步骤。
4.如权利要求2所述的方法，其中淀积所述硅层的步骤包含以下步骤：淀积未掺杂的硅层，然后用第一类型的掺杂剂掺杂所述硅层。
5.如权利要求1所述的方法，其中执行第一注入工艺的步骤包含注入具有第一掺杂剂分布的掺杂剂的步骤，所述第一掺杂剂分布在所述硅层中的第一深度处具有第一峰值。
6.如权利要求5所述的方法，其中执行第二注入工艺的步骤包含注入具有第二掺杂剂分布的掺杂剂的步骤，所述第二掺杂剂分布在所述硅层中的第二深度处具有第二峰值，所述第二注入工艺使用比第一注入工艺更低的能量使得第二深度比第一深度更浅。
7.如权利要求6所述的方法，其中注入具有第一掺杂剂分布的掺杂剂的步骤包含以下步骤：注入在第一峰值处的掺杂剂浓度大于所述硅层中的第一类型掺杂剂的浓度的掺杂剂。
8.如权利要求7所述的方法，其中注入具有第二掺杂剂分布的掺杂剂的步骤包含以下步骤：注入在第二峰值处的掺杂剂浓度大于第一峰值处的掺杂剂浓度的掺杂剂，所述掺杂剂的一部分被淀积在所述绝缘层中。
9.如权利要求8所述的方法，其中所述绝缘层包含氧化物层，并且其中生长所述氧化物层的步骤包含以下步骤：使用热氧化来促使在所述第一和第二掺杂剂分布中的掺杂剂的一部分迁移到所述氧化物层中。
10.如权利要求9所述的方法，其中注入具有所述第一和第二掺杂剂分布的掺杂剂的步骤包含以下步骤：注入掺杂剂使得在从所述氧化物层与所述硅层之间的界面延伸到所述硅层中所选择深度的区域中，第二类型掺杂剂的浓度在加热之后仍保持大于第一类型掺杂剂的浓度。
11.一种双极晶体管，包含：
衬底；
在所述衬底上方形成的硅层，所述硅层掺杂有第一类型掺杂剂，并且所述硅层进一步通过以下处理来被掺杂：
执行第一注入工艺，以在所述硅层中注入与第一类型相反的第二类型的掺杂剂，所注入的掺杂剂在所述硅层中具有第一掺杂剂分布；
执行第二注入工艺，以便在所述硅层中注入附加的第二类型的掺杂剂，附加的所注入的掺杂剂在所述硅层中具有第二掺杂剂分布，所述第二掺杂剂分布不同于所述第一掺杂剂分布；
绝缘层，在掺杂所述硅层之后通过生长所述绝缘层来形成，以促使所述绝缘层通过消耗所述硅层的一部分和第二类型掺杂剂的一部分来生长。
12.如权利要求11所述的双极晶体管，其中所述衬底包含硅衬底和绝缘体上硅衬底中的至少一种。
13.如权利要求12所述的双极晶体管，其中所述硅层通过淀积掺杂的硅层来形成。
14.如权利要求12所述的双极晶体管，其中所述硅层通过淀积未掺杂的硅层并且然后用第一类型的掺杂剂掺杂所述硅层来形成。
15.如权利要求11所述的双极晶体管，包含在生长绝缘层之前通过第一注入工艺在所述硅层中注入的具有第一掺杂剂分布的掺杂剂，所述第一掺杂剂分布在所述硅层中的第一深度处具有第一峰值。
16.如权利要求15所述的双极晶体管，包含在生长所述绝缘层之前通过第二注入工艺在所述硅层中注入的具有第二掺杂剂分布的掺杂剂，所述第二掺杂剂分布在所述硅层中的第二深度处具有第二峰值，所述第二注入工艺使用比第一注入工艺更低的能量使得第二深度比第一深度更浅，所述掺杂剂的一部分被淀积在所述绝缘层中。
17.如权利要求16所述的双极晶体管，其中所述第一峰值处的掺杂剂浓度大于所述硅层中的第一类型掺杂剂的浓度。
18.如权利要求17所述的双极晶体管，其中所述第二峰值处的掺杂剂浓度大于第一峰值处的掺杂剂浓度。
19.如权利要求18所述的双极晶体管，其中所述绝缘层包含氧化物层，并且其中生长所述绝缘层包含使用热氧化来生长所述氧化物层以促使在第一和第二掺杂剂分布中的掺杂剂的一部分迁移到所述氧化物层中。
20.如权利要求19所述的双极晶体管，其中在从所述绝缘层与所述硅层之间的界面延伸到所述硅层中所选择深度的区域中，在生长所述绝缘层之后第二类型掺杂剂的浓度仍保持大于第一类型掺杂剂的浓度。
CNA2009101299039A 2008-04-02 2009-04-01 在双极晶体管中反掺杂集电区的方法 Pending CN101552201A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/061,264 US8035196B2 (en) 2008-04-02 2008-04-02 Methods of counter-doping collector regions in bipolar transistors
US12/061,264 2008-04-02

Publications (1)

Publication Number Publication Date
CN101552201A true CN101552201A (zh) 2009-10-07

Family

ID=41132487

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101299039A Pending CN101552201A (zh) 2008-04-02 2009-04-01 在双极晶体管中反掺杂集电区的方法

Country Status (5)

Country Link
US (1) US8035196B2 (zh)
JP (1) JP2009253293A (zh)
CN (1) CN101552201A (zh)
DE (1) DE102009002045A1 (zh)
TW (1) TW200949952A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463540B (zh) * 2011-12-27 2014-12-01 Epitron Technology Inc 製造異質接面雙極性電晶體晶圓之磊晶製程
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3618166A1 (de) * 1986-05-30 1987-12-03 Telefunken Electronic Gmbh Lateraltransistor
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
US5258644A (en) * 1988-02-24 1993-11-02 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US5198692A (en) * 1989-01-09 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
US6140205A (en) * 1997-04-23 2000-10-31 Elantec, Inc. Method of forming retrograde well in bonded waffers
EP0948046A1 (en) * 1998-03-26 1999-10-06 Texas Instruments Incorporated Merged bipolar and CMOS circuit and method
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
US6174778B1 (en) * 1998-12-15 2001-01-16 United Microelectronics Corp. Method of fabricating metal oxide semiconductor
US6894366B2 (en) * 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
US7037799B2 (en) * 2002-10-24 2006-05-02 Texas Instruments Incorporated Breakdown voltage adjustment for bipolar transistors
US7271443B2 (en) * 2004-08-25 2007-09-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method for the same
EP1696485A1 (en) * 2005-02-24 2006-08-30 STMicroelectronics S.r.l. Process for manufacturing semiconductor devices in a SOI substrate with alignment marks
US7419863B1 (en) * 2005-08-29 2008-09-02 National Semiconductor Corporation Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone
US7629649B2 (en) * 2006-05-09 2009-12-08 Atmel Corporation Method and materials to control doping profile in integrated circuit substrate material
US20070278539A1 (en) * 2006-06-02 2007-12-06 Agere Systems Inc. Junction field effect transistor and method for manufacture
US7595570B2 (en) * 2006-08-30 2009-09-29 Kulite Semiconductor Products, Inc. Solid state pressure switch
US8178930B2 (en) * 2007-03-06 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to improve MOS transistor on-breakdown voltage
US20090250785A1 (en) * 2008-04-02 2009-10-08 Thomas Joseph Krutsick Methods of forming a shallow base region of a bipolar transistor

Also Published As

Publication number Publication date
US20090250789A1 (en) 2009-10-08
JP2009253293A (ja) 2009-10-29
DE102009002045A1 (de) 2009-11-19
US8035196B2 (en) 2011-10-11
TW200949952A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
Al Qabany et al. Factors affecting efficiency of microbially induced calcite precipitation
CN100355086C (zh) 具有电压维持区域并从相反掺杂的多晶硅区域扩散的高电压功率mosfet
CN101421837B (zh) 在支撑衬底上通过外延获得的非晶材料中制造包括至少一个薄层的结构的方法和根据该方法获得的结构
CN103000672A (zh) 半导体主体有掺杂材料区域的元器件和生成该区域的方法
DE102014106594B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
CN103460372B (zh) 具有改进的沟道堆栈的半导体结构及其制备方法
CN101552201A (zh) 在双极晶体管中反掺杂集电区的方法
CN103779194B (zh) 质子辐照时掺杂效率的提高
CN101432882A (zh) 具有具拉伸应变且沿着具增加的载流子迁移率的晶体学定向的沟道的晶体管
CN101552202B (zh) 形成双极晶体管的浅基区的方法
CN100483630C (zh) 多重掩膜和制造不同掺杂区域的方法
JP3647515B2 (ja) ｐ型炭化珪素半導体の製造方法
CN107093632A (zh) 半导体器件和用于形成半导体器件的方法
CN109449083A (zh) 缓变结、高压器件和半导体器件及其制造方法
CN1265468C (zh) 用于同时形成硅上金属电容器的最佳透过注入
DE102017121693B4 (de) Dotierungsverfahren
CN102117749B (zh) 双极晶体管的集电区和集电区埋层的制造工艺方法
CN101552200A (zh) 适用于双极晶体管的选择性隐埋集电区结构的制备方法
CN104517811B (zh) 用于生产多晶硅电阻器的方法
CN109659234A (zh) 具有减小的横向电场的晶体管元件
JP2003197550A (ja) 半導体装置及びその製造方法
JP2003500866A (ja) 結晶質基体へのドーピング
KR20090105867A (ko) 바이폴라 트랜지스터들에서 컬렉터 영역들을 카운터-도핑하는 방법들
CN102117751B (zh) 小线宽沟槽dmos的实现方法
Geßner et al. Simulation of the frequency limits of SiGe HBTs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20091007

C20 Patent right or utility model deemed to be abandoned or is abandoned