CN109659234A - 具有减小的横向电场的晶体管元件 - Google Patents

具有减小的横向电场的晶体管元件 Download PDF

Info

Publication number
CN109659234A
CN109659234A CN201811176873.2A CN201811176873A CN109659234A CN 109659234 A CN109659234 A CN 109659234A CN 201811176873 A CN201811176873 A CN 201811176873A CN 109659234 A CN109659234 A CN 109659234A
Authority
CN
China
Prior art keywords
dopant
region
injection
channel region
processing procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811176873.2A
Other languages
English (en)
Other versions
CN109659234B (zh
Inventor
达明·安戈特
阿尔班·阿卡
汤姆·何曼
凡卡塔·纳卡·拉尼斯·库玛尔·尼尔
詹·候尼史奇尔
拉尔斯·米勒-梅斯卡姆普
马丁·齐哈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN109659234A publication Critical patent/CN109659234A/zh
Application granted granted Critical
Publication of CN109659234B publication Critical patent/CN109659234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有减小的横向电场的晶体管元件，其中，在复杂半导体装置中，操作于升高的供应电压下的全耗尽晶体管元件中的横向电场可通过在个别沟道区的边缘区域建立横向梯度掺杂物分布而被显著减小。在用于此目的的一些示例实施例中，在完成栅极电极结构之前，可纳入一种或多种掺杂物种类。

Description

具有减小的横向电场的晶体管元件
技术领域
本申请通常涉及半导体装置及制造技术，其中，可基于极薄的结晶半导体材料形成晶体管元件。
背景技术
半导体装置领域已取得显著进步，主要是受到此类半导体装置中的电路元件的关键尺寸的持续缩小的驱使。在复杂半导体装置中，在其中设置的大部分电路元件通常是基于CMOS技术，该CMOS技术相应基于具有沟道区的各场效应晶体管，该沟道区的导电性由合适的控制电压控制。通常，通过使用合适的电极结构来施加控制电压，该电极结构通常被称为栅极电极结构，其包括通过介电材料与沟道区的半导体材料隔开的电极材料。因此，当操作此类场效应晶体管时，通过向栅极电极结构施加控制电压，可有效地控制从源区至漏区的沟道区中的电流流动，其中，晶体管特性例如阈值电压、电流驱动能力等可依赖于各种装置参数。
一般来说，场效应晶体管的关键尺寸(尤其沟道区的长度)的持续缩小可有助于增加总体的封装密度，同时，伴随着晶体管的尺寸缩小也可能有一定程度的性能增益。但另一方面，场效应晶体管的关键尺寸的持续缩小也带来严重的问题，为了不会不当地抵消通常通过缩小关键特征尺寸而获得的性能优势，必须解决这些问题。例如，晶体管元件的沟道区的有效可控性强烈依赖于栅极电极结构与沟道区的电容耦合并通常在缩小晶体管的沟道长度后变得更加复杂。因此，可适当调整栅极介电材料的厚度以提供充分的电容耦合，同时仍确保相对于在操作晶体管元件时所施加的供应电压及/或控制电压(若这些电压彼此不同)有合适的介电强度。因此，在复杂半导体装置中，通常可使用不同类型的栅极电极结构(包括不同类型及/或具有不同厚度的材料)以符合总体装置要求，因为通常可针对不同目的设计复杂集成电路中的晶体管元件。例如，在有点复杂的控制器电路的特定逻辑路径中，增加各场效应晶体管的开关速度可能属于高优先级，从而需要极端缩小的栅极长度尺寸以及分别调整的栅极电极结构。为了不会不当地增加总体功率损失(例如通过静态及动态漏电流)，已尝试设计各晶体管，以能够在复杂的当前可用的半导体装置中在例如约1V或甚至更低的较低供应电压下操作。
在其它装置区中，通常可能需要增加的操作电压，例如以基于外部信号以及/或者不同装置部分所提供的信号而为信号处理提供适当的匹配，这些装置部分通常基于增加的供应电压来操作。例如，与复杂数字电路区的“内部”降低的供应电压相比，复杂集成电路的输入/输出部分可能常常操作于升高的供应电压下，其中，常常使用2.5至3.3V作为操作电压。因此，由于这些显著增加的供应电压以及栅极电压，可能必须考虑相应调整特定的晶体管参数，例如栅极介电材料的厚度等。
为了增强总体性能，尤其为了提供此类集成电路的优越封装密度而进一步缩小关键尺寸后，例如在增强总体沟道可控性方面，已开发了不同的方法。一种可行的方法包括设置具有降低的掺杂物浓度的实质全耗尽沟道区。为此，可以极低的掺杂物浓度或者甚至作为本征材料来设置极薄的基本半导体材料，例如结晶硅材料、结晶硅/锗材料等，从而有助于减少通常与掺杂物种类的纳入相关的散射事件(scattering events)以及任何散射中心。而且，当需要实质不导电的沟道时，针对特定的晶体管状态可实现沟道区的实质全耗尽。在此类复杂平面晶体管配置中，极薄的基本半导体材料(其可具有15纳米及显著更小的初始厚度)可结合适当设计的栅极电极结构，从而获得具有约30纳米及更小的沟道长度的晶体管元件。而且，由于半导体材料的减小厚度可能对设置高导电漏源区形成特定的约束，因此此类区域通常可基于抬升式漏源架构形成，其中，可在初始半导体材料的顶上生长经适当高的原位掺杂的半导体材料。
尽管在复杂半导体装置中的晶体管的此基本装置配置对于针对关键信号路径设计的晶体管元件可能是高效的，但结果显示，在进一步缩小总体尺寸后，对于具有相同基本配置的晶体管元件(其中，必须施加增加的供应电压，以符合特定电路部分例如I/O(输入/输出)部分等的总体功能约束)，可能产生严重的可靠性问题。已意识到，相应可靠性问题(也就是装置性能的退化及/或半导体装置的过早失效)可能与热载流子注入(hot carrierinjection；HCI)相关，该热载流子注入是发生在增加的供应电压下的现象，其中，在源区注入的电荷载流子可能获得足够的能量来克服栅极介电材料的电势。也就是说，通常在漏侧，一定量的电荷载流子可进入并可能穿过栅极介电材料，从而愈加改变总体晶体管特性，例如阈值电压、漏电流行为等。
鉴于上述情形，本申请涉及技术及半导体装置，其中，可基于薄的基本半导体层形成晶体管元件，同时避免或至少减轻上述其中一个或多个问题的影响。
发明内容
下面提供本申请的简要总结，以提供本发明的一些态样的基本理解。本发明内容并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化形式的概念，作为后面所讨论的更详细说明的前序。
一般来说，本申请基于以下发现：由高能电荷载流子引起的装置退化可通过在至少在栅极电极结构的相关边缘实施梯度(graded)掺杂物分布而被降低至一定程度，同时仍保持基本的晶体管配置。为此，在本文中所揭示的一些示例实施例中，在实际形成栅极电极结构之前的任意合适的制造阶段，可在基本半导体材料中实施具有所需导电类型的一种或多种掺杂物种类，从而获得在适当提供横向梯度掺杂物分布方面的高度灵活性。例如，可施加适当设计的注入制程(process)，从而不会不当地影响基本半导体材料的结晶结构，但纳入横向不同量的掺杂物种类，以减小在个别晶体管元件的源区与漏区之间以需要较高操作电压施加的沟道区的操作期间所遇到的相应横向电场。
在本文中所揭示的其它示例实施例中，可例如基于栅极电极结构的部分以及/或者用于图案化栅极电极结构的掩蔽方案，在后续制造阶段实施横向梯度掺杂物分布，从而有助于优越的制程条件，例如，当横向梯度掺杂物分布的实质自对准的定位可被视为有利时。
在本文中所揭示的其它示例实施例中，可基于扩散制程实现建立横向变化的掺杂物分布，该扩散制程可经控制以针对两种或更多不同的掺杂物种类建立特定的扩散条件以及/或者向基本半导体材料中以及向栅极边缘区域的附近纳入一种或多种掺杂物种类。
本文中所揭示的一种示例方法包括在全耗尽晶体管元件的结晶半导体层中所设置的沟道区的第一边缘区域及第二边缘区域的至少其中一者中形成横向梯度掺杂物分布。该方法还包括在该沟道区上形成栅极电极结构，以叠盖该第一及第二边缘区域。
依据本文中所揭示的另一个示例实施例，提供一种方法，其包括在晶体管元件的沟道区的第一边缘区域及相对设置的第二边缘区域的至少其中一者中形成横向梯度掺杂物分布。而且，该方法包括在形成该横向梯度掺杂物分布以后，在该沟道区上形成栅极电极结构，其中，该沟道区至少部分叠盖该第一及第二边缘区域。
本文中所揭示的另一个示例实施例涉及半导体装置中的晶体管元件。该晶体管元件包括形成于具有约15纳米或更小的厚度的半导体层中的沟道区，其中，该沟道区具有沿晶体管宽度方向延伸的第一边缘区域以及沿该晶体管宽度方向延伸的第二边缘区域。该第一及第二边缘区域的至少其中一者具有朝向该沟道区的中心递减的横向梯度掺杂物分布。而且，该晶体管元件包括形成于该沟道区以及该第一及第二边缘区域上的栅极电极结构。此外，该晶体管元件包括横向邻近该栅极电极结构形成的抬升式漏源区。
附图说明
参照下面结合附图所作的说明可理解本申请，这些附图中类似的附图标记表示类似的元件，且其中：
图1A至1C示意显示处于早期制造阶段中的半导体装置的剖视图，其中，可基于合适的掩蔽方案向薄半导体层中纳入掺杂物种类，以在形成栅极电极结构之前获得横向梯度掺杂物分布；
图1D示意显示半导体装置的晶体管元件，其中，沟道区的至少一个边缘区域具有横向梯度掺杂物分布；
图1E示意显示关于横向电场的晶体管元件的定性操作行为；
图2A至2E示意显示在早期制造阶段期间的半导体装置的剖视图，其中，可基于不同程度的掩蔽施加掩蔽注入制程，以在形成栅极电极结构之前获得横向梯度掺杂物分布；
图3A及3B示意显示在不同制造阶段期间的半导体装置的剖视图，其中，可向基本半导体材料中纳入具有不同扩散行为的至少两种不同的掺杂物种类，以在启动扩散制程后在沟道区的边缘区域获得横向梯度掺杂物分布；以及
图4A及4B分别示意显示处于一个制造阶段中的半导体装置的剖视图及顶视图，其中，可从沿半导体装置的主动区的一个横向方向设置的隔离沟槽横向引入一种或多种掺杂物种类。
尽管本文中所揭示的发明主题容许各种修改及替代形式，但本发明主题的特定实施例以示例方式显示在附图中并在本文中作详细说明。不过，应当理解，本文中有关特定实施例的说明并非意图将本发明限于所揭示的特定形式，相反，意图涵盖落入由所附权利要求定义的本发明的精神及范围内的所有修改、等同及替代。
具体实施方式
在下面的说明中，出于解释目的，阐述许多具体细节来提供有关示例实施例的充分理解。不过，应当很清楚，可在不具有这些具体细节或者具有等同布置的情况下实施这些示例实施例。在其它情况下，以方块图形式显示已知的结构及装置，以避免不必要地模糊示例实施例。此外，除非另外指出，否则说明书及权利要求中所使用的表示组分的量、比例及数值属性，反应条件等的所有数字将被理解为通过术语“大约”在所有情况下被修饰。
下面说明本发明的各种示例实施例。出于清楚目的，不是实际实施中的全部特征都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量的特定实施决定以实现开发者的特定目标，例如符合与系统相关及与商业相关的约束条件，这些决定将因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍然是本领域的普通技术人员借助本申请所执行的常规程序。
现在将参照附图来说明本申请。附图中示意各种结构、系统及装置仅是出于解释目的以及避免使本申请与本领域技术人员已知的细节混淆，但仍包括这些附图以说明并解释本申请的示例。本文中所使用的词语和词组的意思应当被理解并解释为与相关领域技术人员对这些词语及词组的理解一致。本文中的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意思，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组的特定定义的定义方式明确表示在说明书中。
如上所述，当可能必须实施复杂的全耗尽装置架构以符合总体装置要求时，尤其在晶体管元件的漏侧的电荷载流子的高横向电场可表示可能必须基于升高的供应电压(例如约2V及更高)操作的晶体管的可靠性问题。一般来说，尤其基于SOI(绝缘体上硅或绝缘体上半导体)配置的全耗尽晶体管架构的设置可基本提供优越的装置性能，而同时减少通常与晶体管元件的特征尺寸缩小至30纳米及显著更小相关的特定退化机制的影响。例如，此类型基本晶体管配置仍支持成熟的平面晶体管架构的应用，同时仍提供进一步缩小总体尺寸的可能性。
另一方面，设置极薄的结晶半导体层(尤其形成于埋置绝缘层上)可能需要抬升式漏源架构，以提供合适的低欧姆接触区，从而实质防止在该极薄的基本半导体层中的显著横向掺杂物扩散并因此减缓相应横向梯度掺杂物分布的发展。而且，该薄的基本半导体材料可能不允许在注入制程或制程序列期间使用高剂量，因为与具有几个10纳米的厚度的半导体材料相比，在显著较低的浓度可能遭遇该基本半导体材料的非晶化，如通常可能在块体架构中所遭遇的那样。出于这些原因，基于晶体管配置(尤其薄的半导体基本材料)可被保持在埋置绝缘层上方的技术概念，本申请提供用于至少在晶体管元件的沟道区的一个边缘区域建立横向梯度掺杂物分布的技术。由此，分布的梯度性质仍可提供显著减小的横向电场，尤其是在晶体管元件的漏侧，而且因为可显著减少高能量电荷载流子注入而穿过栅极介电材料，从而在长期可靠性方面显著提升晶体管行为。
依据本文中所揭示的一些示例实施例，可在早期制造阶段中实现具有合适导电类型的一种或多种掺杂物种类的纳入，使得用于纳入该一种或多种掺杂物种类的各制程参数可经特定设计以符合极薄结晶半导体材料的要求，而无须考虑抬升式漏源区的存在。在这些方法的一些示例实施例中，可在实际形成栅极电极结构或其一部分之前纳入掺杂物种类，从而获得在选择纳入掺杂物种类及/或相应掩蔽方案(若为获得横向梯度的掺杂物分布所需)的合适制程方面的高度灵活性。
例如，在一些示例实施例中，在形成栅极电极结构的任何材料之前，可施加掩蔽注入制程，以纳入不同横向浓度的掺杂物种类。以此方式，尤其，在晶体管元件的沟道区的漏侧上可实现掺杂物分布的梯度，对于该晶体管元件，当相应区域始终被用作漏区或源区时，源极及漏极在功能上可能不会改变。在其它情况下，当在边缘区域(也就是，沿晶体管宽度方向延伸并沿晶体管长度方向具有变化的掺杂物分布的区域)可能需要对称的横向掺杂物分布时，可基于掩蔽注入制程实现横向变化的掺杂物分布的纳入，对于该掩蔽注入制程，可改变一个或多个制程参数。例如，可针对两个或更多注入制程改变掩蔽的程度，也就是，至少沿晶体管长度方向的各个注入掩膜的尺寸，使得边缘区域可经历不同量的剂量，即使是对于原本相同的制程参数，例如注入能量、注入种类等。而且，在整个掩蔽注入序列期间，可调整制程参数，尤其注入能量及剂量，以将注入诱发晶格损伤的程度保持在仍支持在随后的退火制程期间能够有效重结晶(recrystallization)的水平，即使当考虑SOI配置时，由于埋置绝缘层的存在，下方装置区中的任意模板材料可能不存在。
在其它示例实施例中，作为改变掩蔽的程度的附加或替代，可改变其它制程参数，例如掺杂物种类的类型，该掺杂物种类可具有不同的扩散系数，从而在随后的退火制程期间获得不同程度的扩散。这也可被有利地用于获得横向变化的掺杂物分布，即使是对于原本相同的制程参数。也就是说，即使可使用单个掩膜来向基本半导体层的未掩蔽部分纳入具有相同导电类型的至少两种不同类型的掺杂物种类，不同的扩散行为也可最终导致横向梯度分布，从而也有助于在各个晶体管元件的操作期间减小横向场变化。在其它情况下，至少在总体制程序列的一些阶段中，在各注入制程期间的不同程度的掩蔽也可结合不同类型的掺杂物种类的纳入，从而提供用于适当调节所需横向掺杂物分布的额外控制机制。
在其它情况下，作为上述控制机制的附加或替代，横向掺杂物分布可基于不同的注入参数来获得，例如注入剂量及/或注入能量及/或注入角度，不过，这些参数通常可适应基本半导体材料的特定配置。
在本文中所揭示的其它示例实施例中，可在进一步的制造阶段中施加用于纳入一种或多种掺杂物种类的上述制程，例如，在形成栅极电极结构的至少一部分以及/或者用于图案化栅极电极结构的相应图案化掩膜的一部分以后。在此情况下，至少对于一个注入制程，可实现用于纳入掺杂物种类的实质自对准的行为，而实质上不会不当地影响总体栅极图案化制程。
在本文中所揭示的其它示例实施例中，可基于适当定位的扩散层(例如形成于各隔离沟槽中或附近的扩散层)至少部分实现一种或多种掺杂物种类的纳入，以达到该掺杂物种类向将要形成的沟道区的相应边缘区域的所需横向扩散。
图1A示意显示处于早期制造阶段中(也就是，处于将要形成晶体管元件的栅极电极结构的制造阶段中)的半导体装置100的剖视图。在所示制造阶段中，半导体装置100可包括衬底101，例如结晶硅材料或依据所需总体装置配置的任意其它载体材料。应当了解，结晶半导体材料可常被用作衬底材料101，以在其中形成装置100可能需要的掺杂区、电路元件等以及复杂晶体管元件，复杂晶体管元件可基于结晶材料104(例如硅材料、硅/锗材料等)形成。在图1A中所示的配置中，可使用SOI架构，其中，半导体层104可形成于埋置绝缘层102上，该埋置绝缘层可包括二氧化硅、氮化硅以及/或者其它介电材料，例如高k介电材料等。应当了解，埋置绝缘层102的厚度及配置可至少局部适应特定装置约束(如需要)。而且，如前所述，在一些示例实施例中，半导体层104的厚度104T可在15纳米及更小的范围内，其中，例如，通过移除初始提供的半导体材料的部分、通过形成外延生长的层部分等，可在任意合适的制造阶段调节最终厚度及/或材料组成。例如，在特定装置区中常常可局部形成硅/锗材料，以符合相应装置要求。
而且，在此制造阶段中，半导体层104及埋置绝缘层102可与合适的隔离结构103(例如沟槽隔离)横向邻接，该隔离结构可由二氧化硅、氮化硅或任意其它合适的介电材料形成。
应当了解，本文中的“横向”方向应当被理解为对应晶体管栅极长度(电流输送)方向100L的方向，而垂直于晶体管长度方向100L的方向可被视为与垂直于图1A的绘制平面的方向对应的晶体管栅极宽度方向(未显示)。
因此，隔离结构103可沿晶体管宽度方向延伸，以定义沿此方向的晶体管长度，也就是，沿晶体管长度方向100L的半导体层104的尺寸，也可将其标示为将要形成于半导体层104中及上的晶体管元件的主动层或主动区。应当了解，在一些示例实施例中，隔离结构103可提供仅沿一个横向方向的半导体层104的邻接，也就是说，隔离结构103可沿宽度方向(也就是，垂直于图1A的绘制平面的方向)设置，但用以限制半导体层104的宽度的沿长度方向100L延伸的相应隔离可能未设置或者仅以没有填充介电材料的“切割”穿过半导体层104的沟槽的形式设置。
而且，在此制造阶段中，在可能与在后续制造阶段中被栅极电极结构覆盖的区域对应的区域中的半导体层104之上可设置注入掩膜105。注入掩膜105可以任意合适的材料形式设置，例如聚合物材料、二氧化硅等形式的介电材料，或者可具有合适的特性以基于光刻制程被图案化并可在注入制程106期间充当有效掩膜材料的任意其它材料。注入掩膜105可被设置成定义沟道区151的边缘区域151E的至少一条边界，该沟道区可代表半导体层104的一个区域，该区域后续可被将要形成的栅极电极结构覆盖，以在操作将要形成的晶体管元件时在其中建立导电沟道。因此，个别的栅极电极结构可具有边缘160E，该边缘因此可定义个别的栅极长度160L。因此，通过适当定位注入掩膜105并定义其个别的横向尺寸，可定义注入掩膜105离边缘160E的相应距离105L，从而在注入制程106期间暴露个别的边缘区域151E，同时可靠地避免在沟道区151的中心区域151C中纳入掺杂物种类。
如图1A中所示的半导体装置100可基于下面的制程形成。通常，衬底材料101可以合适的载体衬底(例如硅衬底等)的上部的形式形成，其中，通过成熟的制程技术例如氧化、沉积等，在衬底材料101上通常可至少局部形成埋置绝缘层102。而且，通过任意合适的技术(例如通过晶圆接合)可设置具有初始组成及厚度(也就是，厚度104T)的半导体层104，以将来自施体衬底的层104转移至埋置绝缘层102等。随后，在形成隔离结构103之前或以后，在衬底材料101中可形成具有总体设计标准所需的配置的掺杂区(未显示)。隔离结构103可通过成熟的制程技术形成，其中，可通过任意合适的材料或材料系统掩蔽半导体层104并接着执行复杂的光刻及蚀刻技术，以形成沿宽度方向(也就是，垂直于图1A的绘制平面的方向)延伸并沿长度方向100L具有所需延伸的沟槽。随后，可用任意合适的介电材料填充该沟槽并可通过成熟的平坦化制程移除多余材料。
接着，可通过任意成熟的光刻技术形成掩膜105，其中，如需要，可仅沿一个横向尺寸实现注入掩膜105的图案化，使得该掩膜可在装置100的较大部分上方沿宽度方向延伸，而其横向尺寸可在光刻制程以及个别的图案化制程(例如显影制程、微调蚀刻制程等)期间定义。应当了解，在一些示例实施例中，预期的栅极长度160L可能不会实质上对应高度复杂晶体管元件的关键尺寸。因此，注入掩膜105可具有小于栅极长度160L且对应的光刻及图案化技术的能力内的横向尺寸。在其它情况下，注入掩膜105可初始具有实质上对应栅极长度160L的横向尺寸(也就是，沿长度方向100L的尺寸)，从而应用并使用也可在形成复杂栅极电极结构时使用的类似的图案化策略。接着，可基于使用成熟的蚀刻化学的蚀刻制程获得注入掩膜105的最终所需的缩小长度，从而最终获得距离105L。
应当了解，调节距离105L也可被称为调节关于注入制程106的注入掩膜105的掩蔽程度。
接着，可基于适当选择的制程参数执行注入制程106，以向半导体层104的未掩蔽区(包括边缘区域151E)纳入特定的掺杂物种类。如前所述，由于在边缘区域151E中将建立掺杂物浓度朝向中心区域151C递减的横向梯度掺杂物分布，所以可基于对应的低剂量及适当选择的注入能量执行注入制程106，以获得所需较低浓度的特定掺杂物种类。例如，当针对将要形成的N型晶体管形成该梯度掺杂物分布时，在制程106期间可纳入N型掺杂物种类，例如砷、磷等。由于较低的剂量，所以对应的晶格损伤程度可较低，从而允许后续阶段中的充分重结晶。
应当了解，基于模拟计算及/或实验，可容易地针对注入能量、注入剂量以及合适掺杂物种类的选择方面建立注入制程106的合适制程参数。为此，当针对给定的晶体管架构使用特定的供应电压时，特定浓度的掺杂物种类对于在边缘区域151E中所建立的电场的影响可容易地通过模拟确定，因此，可选择个别的制程参数。在其它情况下，可用不同的参数执行各种测试注入，且可针对多个测试区域监控结果，包括层104及注入掩膜105。接着，在评估对应的测试结果后可选择合适的参数。
应当了解，在图1A及后续附图中，边缘区域151E通常被显示为存在于将要形成的栅极电极结构的两边160E。以此方式，在各边缘区域151E可获得对应的横向梯度掺杂物分布，而不论对应区域是与将要形成的晶体管元件的漏区还是源区相邻。因此，在此类配置中，依据相应晶体管元件的对应电性状态，漏源区的功能可变化。在其它示例实施例中(未显示)，注入掩膜105可仅暴露边缘区域151E的其中之一，该边缘区域邻近个别的漏区设置，从而可在个别的晶体管元件的整个使用期间，漏区及源区的功能可能不会变化时，足以减小漏区附近的横向电场。
因此，在完成注入制程106以后，个别的低浓度的掺杂物种类106A可被纳入半导体层104的暴露区中，从而形成结106J，其横向位置实质由注入掩膜105定义。应当了解，结106J可能不会实际代表明确的边界，而是可因注入制程106的性质而有一定程度的变化。而且，当可施加对应的退火制程时，结106J在后续制造阶段中可基本上偏移。
图1B示意显示处于下一制造阶段中的半导体装置100。如图所示，在由将要形成的栅极电极结构的边缘160E所定义的边界内可形成另一个注入掩膜107。因此，注入掩膜107的侧表面相对于对应的边缘160E可具有距离107L，其中，相比于注入掩膜105的距离105L(见图1A)，距离107L可较小。因此，通过将装置100暴露于可基于适当选择的制程参数执行的注入制程108，可将个别的掺杂物种类108A纳入半导体层104的暴露部分中，从而形成与结106J横向偏离的第二结108J，该结的横向位置可由注入掩膜107定义。
注入掩膜107可基于任何成熟的光刻及图案化策略形成，如上所述，以在基于成熟的清洗制程移除先前的注入掩膜105(图1A)以后获得横向距离107L。
关于制程108的任意注入参数，可适用相同的先前讨论的标准。也就是说，在一些示例实施例中，例如，基于模拟计算及/或实验，可选择掺杂物种类108A的合适注入能量及剂量，其中，该制程参数通常可被选择成使得注入制程105(图1A)及108的累积效应可导致在半导体层104的未暴露部分中的所需掺杂物浓度，从而形成结108J，该结将被理解为其中的浓度或多或少会突然变化至由结106J表示的降低浓度的区域。因此，总之，与先前执行的注入制程相比，可获得适度增加的剂量及浓度。随后，通过基于等离子体及/或湿化学的任意合适的清洗制程可移除注入掩膜107。
图1C示意显示处于下一制造阶段中的半导体装置100。如图所示，在移除注入掩膜107(图1B)以后，可设置另外的注入掩膜109，以相对于边缘160E定义另外的横向距离109L，其中，横向距离109L可小于图1B的注入掩膜107的横向距离107L。而且，可施加另外的注入制程110，以将掺杂物种类110A引入半导体层104的暴露部分中，从而形成由注入掩膜109的侧壁定义的另外的结110J。关于形成注入掩膜109的注入制程110及技术的参数，可适用如前所述的相同标准。也就是说，可基于模拟计算及/或实验获得制程参数(例如能量及剂量)、以及合适种类的选择，同时可依据合适的图案化策略及光刻技术形成注入掩膜109，以在注入制程110期间获得所需的掩蔽程度。因此，各结110J、108J、106J代表梯度掺杂物浓度，其朝向中心区域151C递减，从而也导致在将要形成的栅极电极结构的操作期间所期望的横向电场的减小。另一方面，通过掺杂物种类106A、108A、110A的组合纳入所提供的掺杂物浓度可被选择成提供所需的适度掺杂物浓度，同时将晶体损伤保持在较低水平，以支持在总体制程的后续阶段中能够基于任意合适的退火制程111进行重结晶。
在一些示例实施例中，若认为任何注入诱发的损伤太高以致结合最终注入制程导致半导体层104的暴露部分实质非晶化，则在最终注入制程之前可执行对应的退火制程。因此，若认为合适，在执行下一注入制程之前，可修复由一个或多个先前注入制程所导致的晶体损伤，从而获得优越的结晶特性并可能支持较高剂量的使用(如必要)。可基于任意合适的制程技术执行一个或多个退火制程111，例如当显著扩散可能被认为不适当时，要求在纳秒至微秒的范围内的极短退火时间的退火技术。在此情况下，各结106J、108J、110J可保持较明确的区域，在这些区域可观察到掺杂浓度的个别或多或少的突然变化。在其它情况下，可以显著较长的制程时间施加快速热退火制程，从而启动一定程度的扩散，其可导致更“圆滑的(rounded)”并因此更连续的浓度变化(如需要)。
应当了解，当半导体层104的改性(modification)与形成栅极电极结构的进一步的制程兼容时，可在任意后续制造阶段中执行退火制程111或退火制程的其中一个或多个(当在建立所需横向梯度掺杂物分布过程中必须使用两个或更多退火制程时)。例如，在形成个别的栅极电极结构并可能纳入另外的掺杂物种类以在各漏源区中获得所需掺杂物浓度以后，可施加退火制程。
而且，在关于图1A至1C所述的制程序列中，由距离105L、107L、109L代表的掩蔽程度可递增，也就是，自注入掩膜105开始的距离可递减，从而可首先执行具有最低剂量的注入，接着执行具有一定程度增加的剂量的注入，依次类推。在另外的示例实施例中(未显示)，可以任意所需方式选择注入制程105、108、110的顺序，例如，首先提供注入掩膜109并最后提供注入掩膜105，使得可执行注入制程110作为具有较高注入剂量的第一注入制程。
而且，在参照图1A至1C所述的序列中，可将各注入掩膜105、107、109设为可形成于个别单独的光刻及注入制程上的单独的掩膜。在其它情况下，在执行下一注入步骤之前，可通过沉积合适的材料(例如二氧化硅等)增加掩蔽的程度以及初始设置的注入掩膜105的横向尺寸。因此，在初始定位图1A的注入掩膜105后，可以实质自对准的方式通过沉积制程获得任何另外的掩膜，而无需任何额外的光刻制程。
在其它示例实施例中，如后面参照图2A至2E更详细所述，可按照顺序降低初始设置的注入掩膜的尺寸，以获得不同程度的掩蔽。
图1D示意显示处于下一制造阶段中的半导体装置100。如图所示，可依据选定的设计标准形成晶体管元件150，其中，尤其，半导体层104可被用作基础半导体材料，其具有用以提供实质上全耗尽的晶体管配置的厚度，如上所述。而且，晶体管元件150可包括栅极电极结构160，其包括各栅极边缘160E，该栅极边缘可例如通过个别的侧间隙壁元件164定义，该侧间隙壁元件可由氮化硅、二氧化硅等形成，以包覆栅极电极结构160的其它敏感材料并提供相对于漏源区152、153的电性隔离。漏源区152、153可以抬升式架构设置，其中，可在半导体层104上形成高掺杂结晶半导体材料，以提供较高的导电性并允许形成个别接触区，以便与将要形成于半导体装置100的接触层级中的个别接触元件连接。
栅极电极结构160可形成于沟道区151之上，该沟道区包括中心区域151C以及两个边缘区域151E，在所示实施例中，两个边缘区域151E具有如上所述的由结106J、108J、110J标示的横向梯度掺杂物分布。在其它示例实施例中，可仅在一个边缘区域(例如邻近漏区152所设置的边缘区域151E)上形成个别的梯度掺杂物分布。为将栅极电极结构160的电极材料163与沟道区151适当电性绝缘，可例如以氧化硅、氮氧化硅等的形式设置栅极介电材料161，若其对应的厚度及介电常数适于实现所需的沟道可控性。在其它情况下，作为标准介电材料的替代或附加，栅极介电材料161可包括高k介电材料，可随后将它结合额外的含金属阈值电压调节材料及个别的阻挡层(被共同标示为162)设置。应当了解，在一些示例实施例中，晶体管元件150以及尤其栅极电极结构160可经设计成以约2.5V及更高(例如3.3V)的供应电压操作，这些电压是用于I/O电路部分中的晶体管元件的典型供应电压。不过，应当了解，位于一个或两个边缘区域151E中的梯度掺杂物分布也可有利于操作于降低的供应电压下的其它晶体管元件，从而进一步增强此类晶体管元件的总体可靠性。
如图1D中所示的晶体管元件150可基于下面的制程形成。自例如图1C中所示的装置配置开始，或者自后面参照图2A至2E、3A至3B以及4A至4B所述的装置配置开始，可在沟道区151之上的半导体层104上形成栅极电极结构，以叠盖边缘区域151E的至少其中一部分。为此，可应用成熟且复杂的光刻及图案化策略，例如首先形成介电材料161或其至少一部分，接着沉积任意另外的所需材料系统及电极材料163，可能接着沉积任意合适的介电覆盖材料(例如氮化硅等)，可将该介电覆盖材料图案化并用作后续图案化下方材料的蚀刻掩膜。
应当了解，在一些示例实施例中，如上面参照图1A至1C所述，依据先前执行的任意制程的任意序列，边缘区域151E或其中至少一个区域以或多或少梯度或阶梯(stepped)的方式可能已包括梯度掺杂物分布，其中，可能也已恢复半导体层104的实质结晶状态。而且，可基于在后续制程序列期间所执行的注入制程的数目以及所使用的个别制程参数确定边缘区域151E中的掺杂物分布的横向变化的梯度或程度。例如，尽管可能已使用三个单独的注入制程来获得三个结106J、108J、110J，但在其它示例实施例中，依据所需的横向掺杂物分布，可使用一个或两个注入制程或四个或更多注入制程。而且，如上所述且如后面更详细所述，依据一个或多个退火制程中所使用的制程参数，可“模糊”各结，以获得实质上连续变化的掺杂物分布。
尽管，原则上，可在形成栅极电极结构160的至少一部分以后执行用以恢复半导体层104的结晶状态的个别退火制程，但在一些实施例中，在完成栅极电极结构160之前执行个别退火制程可提供在就持续时间、温度等施加退火制程的特定制程参数方面增加的灵活性。
在图案化栅极电极结构160以后，例如通过选择性外延生长技术可形成漏源区152、153，其中，可在沉积气氛中引入合适的掺杂物种类，以获得高原位掺杂的结晶半导体材料。由于先前在半导体层104中所纳入的掺杂物种类，因此在漏源区152、153中从上至下可获得所需的高掺杂物浓度，同时，可实现与边缘区域151E中的横向梯度掺杂物分布有较平滑的连接。
接着，继续进一步的制程，例如自栅极电极结构160移除任意覆盖材料并在漏源区152、152及栅极电极结构160中形成接触部分(未显示)，例如镍/铂硅化物等形式的金属硅化物，接着形成接触元件(未显示)以与晶体管元件150的各种接触部分连接。
在上面参照图1D所述的实施例中，参考以下制造策略，其中，在早期制造阶段中，也就是说，在形成抬升式漏源区152、153之前且在形成通常可包覆所得晶体管结构且也可用在其中形成接触元件的任意层间介电材料之前，可将栅极电极结构160设为功能结构。在其它策略中，例如，通过首先提供至少一些材料系统，在后续制造阶段中(也就是，在形成漏源区152、153以后)由栅极电极结构的实际材料替代该材料系统的方式，栅极电极结构160的最终功能配置可在后续制造阶段中完成。另外，在此情况下，可基于上述原理或如后面更详细所述实现边缘区域151E中的横向梯度掺杂物分布。
在任何情况下，通过设置由结106J、108J、110J代表的横向梯度掺杂物分布，在至少漏侧蚀刻区151E中，在操作晶体管元件150时会因横向电场的显著减小而可获得优越的行为。
图1E示意显示关于横向电场(也就是，沿长度方向100L的晶体管元件150操作期间所获得的电场)的晶体管元件150的定性操作行为。如图所示，曲线A代表与晶体管150具有相同配置但不包含横向梯度掺杂物分布的晶体管元件的横向电场的典型定性行为。因此，在邻近漏区152的栅极边缘160E的附近，可观察到显著的峰值，其因此可产生由如上所述可能被注入个别边缘160E的附近的栅极介电材料中的热载流子所引起的显著退化。因此，在较高的供应电压，可观察到严重的可靠性问题，从而使此类传统晶体管元件不太适合纳入复杂半导体装置中。
另一方面，由结106J、108J、110J标示的横向梯度掺杂物分布可导致横向电场的最大值显著减小，如曲线B所示，从而显著降低热载流子注入的概率并因此显著增强晶体管元件150的可靠性。另一方面，在中心区域151C中，仍可保持横向电场的所需低值。
请参照图2A至2E，现在将更详细地说明另外的示例实施例，以获得如上参照图1D及1E所述的晶体管元件150。
图2A示意显示具有与图1A的半导体装置100类似的配置的半导体装置200的剖视图。也就是说，半导体层204可与隔离结构203邻接，并且还可通过埋置绝缘层202与衬底材料201垂直隔开。关于这些组件，可适用如前参照图1A所述的相同标准。
而且，在此制造阶段中，可设置注入掩膜209，以定义沟道区251的一定程度的掩蔽。该掩蔽程度可由注入掩膜209离将要形成的栅极电极结构的至少漏侧边缘260E的横向距离209L定义。不过，在此情况下，注入掩膜209可定义将要形成的横向梯度掺杂物分布的最大掺杂物浓度的位置。为此，可基于模拟计算及/或实验所建立的制程参数来施加注入制程210，以将掺杂物种类210A引入半导体层204的暴露部分中。因此，在完成注入制程210以后，可形成个别结210J，以与注入掩膜209的侧壁表面对齐。
图2B示意显示处于下一制造阶段中的半导体装置200，在该制造阶段中，可施加材料移除制程212，以缩小注入掩膜209的尺寸，从而获得缩小的掩膜207并定义由相对于将要形成的栅极电极结构的边缘260E的横向距离207L所标示的另外的掩蔽程度。为此，可用并可使用多个成熟的阻剂微调制程，从而以高度制程可控性获得所需横向距离207L。应当了解，可例如设计初始掩膜209的垂直延伸，从而甚至在制程212期间并可能在进一步缩小初始掩膜209的尺寸的任意另外制程期间缩小其尺寸后充当可靠的注入掩膜。
图2C示意显示处于下一制造阶段中的半导体装置200，在该制造阶段中，可基于适当选择的制程参数(例如剂量及能量)施加另外的注入制程208，以将另外的掺杂物种类208A引入半导体层204的暴露部分中。因此，可基于注入掩膜207形成另外的结208J。应当了解，关于注入制程208的任意制程参数，可适用如前所述的相同标准。
图2D示意显示当暴露于另外的反应环境213时的半导体装置200，该反应环境经设计成缩小先前形成的注入掩膜207的尺寸，从而获得另外的注入掩膜205。制程213可经控制以获得相对于栅极边缘260E的所需横向距离205L，以适当定义在后续注入制程期间的掩蔽程度。应当了解，如上所述，注入掩膜205的高度仍足以可靠地防止掺杂物种类进入沟道区251的中心区域中。为此，可针对结合注入掩膜205所使用的注入能量而适当选择注入掩膜209(图2A)的初始尺寸。
图2E示意显示当经历另外的注入制程206时的半导体装置200，在该注入制程中，可纳入另外的掺杂物种类206A，以在沟道区251的边缘区域251E中形成另外的结206J。关于要使用的制程参数及掺杂物种类的类型，也可参照任意上述实施例。
因此，可基于制程序列建立由结206J、208J、210J标示的梯度掺杂物分布，在该制程序列中，至少其中一些注入掩膜可通过向先前所使用的注入掩膜施加阻剂微调制程或任意其它可控的移除制程来获得。
应当了解，在一些示例实施例中，参照图2a至2E所述的制程策略可与先前参照图1A至1C所述的策略的其中一个或多个结合。也就是说，所使用的注入掩膜的其中一个或多个可通过光刻形成，而该注入掩膜的其中一个或多个可基于施加在先前所使用的注入掩膜的微调制程来获得。而且，尽管上面已说明三个注入掩膜，但可使用两个或四个或更多注入掩膜。而且，尽管参照图1A至1C及2A至2E说明的各注入制程被显示为相对于考虑中的半导体装置的横向方向实质正交的注入制程，但该注入制程的其中一个或多个可被施加为倾斜注入制程，或其中，在单个注入制程期间可改变注入角度。
随后，可继续进一步的制程，以获得如在图1D的上下文中所述的半导体装置100，而功能行为可与在图1E的上下文中所述的行为类似。
请参照图3A及3B，现在将更详细说明另外的示例实施例。
图3A示意显示半导体装置300的剖视图，该半导体装置包括衬底材料301、埋置绝缘层302、隔离结构303以及半导体层304。关于这些组件，可适用如先前在半导体装置100及200的上下文中所述的相同标准。而且，在此制造阶段中，可形成注入掩膜305以提供一定程度的掩蔽，如掩膜305相对于将要形成的栅极电极结构的边缘360E的横向距离305L所示。在由各注入制程306、308标示的注入序列中，可将至少两种不同类型的掺杂物种类306A、308A纳入半导体层304的暴露部分中，从而形成个别的结306J。掺杂物种类306A、308A可代表相同的导电类型，但可在扩散特性方面不同。例如，砷及磷可代表N型掺杂物种类，其中，与磷相比，砷可具有显著减小的扩散系数。而且，关于选择合适的注入能量及注入剂量，可执行相应的模拟以及/或者可执行实验，以获得所需的穿透深度及浓度，但同时将结晶损伤保持在可接受的水平。
图3B示意显示在一个或多个退火制程315期间的半导体装置300，该退火制程经设计成恢复半导体层304的结晶性并启动掺杂物种类306A、308A的所需程度的扩散。在当前的例子中，可假定掺杂物种类308A的扩散率可大于种类306A的扩散率，从而获得增加的横向穿透性，以定义边缘区域351E的横向延伸以及朝向中心区域351C递减的实质上连续变化的横向掺杂物分布。应当了解，因为许多退火技术在现有技术中通常是众所周知的且可用以结合在先前所施加的相应注入制程的制程参数中所使用的两种或更多掺杂物种类306A、308A来调节边缘区域351E中的横向梯度掺杂物分布，所以基于实验及/或计算可选择合适的制程参数，例如一个或多个制程315的退火温度及制程时间。
应当注意，在一些示例实施例中，使用具有不同扩散行为的两种或更多不同的注入种类的概念可用于参照图1A至1C及2A至2E所述的注入制程的其中两个或更多制程中，从而提供获得更平滑变化的横向掺杂物分布的可能性，因为在相应退火制程期间，可获得更连续的变化。例如，通过结合两个或更多注入制程(其中，可纳入个别不同的掺杂物种类)使用注入掩膜的其中一个或多个可减小要使用的注入掩膜的数目。因此，对于要使用的给定数目的注入掩膜，可实现更连续的且更平滑的掺杂物分布，而在其它情况下，可减小注入掩膜的数目以及可能的光刻制程的数目，同时在对应的边缘区域中仍实现掺杂物分布的所需程度的横向变化。
在一些示例实施例中，注入掩膜305可代表栅极电极结构的一部分或用于图案化任意下方栅极材料的图案化掩膜(未显示)。以此方式，相对于栅极边缘360E可以自对准方式引入具有不同扩散行为的两种或更多掺杂物种类，同时通过不同的扩散行为可实现边缘区域351E中的掺杂物分布的梯度或横向变化。要注意的是，在一些情况下，一种或多种掺杂物种类可能已基于如将参照图4A及4B所述的技术及/或如上参照装置100及200所述的技术被纳入。
应当了解，通过适当掩蔽不需要纳入一种或多种掺杂物种类的个别的装置区，可针对不同类型的晶体管元件(例如N型晶体管及P型晶体管)独立应用上述掩蔽方案。因此，个别的横向梯度掺杂物分布可针对给定类型的晶体管元件来修改。
请参照图4A及4B，现在将更详细说明另外的示例实施例。
图4A示意显示半导体装置400的剖视图，该半导体装置包括衬底材料401、埋置绝缘层402以及形成于其上的半导体层404。关于这些组件，可适用如前面参照半导体装置100、200及300所述的相同标准。而且，在所示制造阶段中，在半导体层404上可形成由氮化硅及/或二氧化硅等组成的保护层415，且可形成隔离沟槽403T，以定义沿半导体层404的晶体管长度方向400L的横向尺寸。
而且，在隔离沟槽403T内及保护层415上可形成扩散层416。扩散层416可以其中包含一种或多种所需掺杂物种类的任意合适的材料的形式设置，在施加个别的退火制程417后，该掺杂物种类可横向扩散至半导体层104中。例如，扩散层416可由多晶硅、二氧化硅等形成，其中，通过向沉积气氛中引入具有高浓度的个别掺杂物种类，在材料层416的个别沉积期间可纳入个别的掺杂物种类。
基本上，为形成隔离沟槽403T，可应用成熟的光刻及图案化技术，以依据成熟的制程配方蚀刻穿过层415、404、402。随后，可沉积层416，以在其中包括个别的高浓度的一种或多种掺杂物种类。应当了解，也如在图3A及3B的上下文中所述，可向层416中纳入具有不同扩散行为的不同掺杂物种类，例如针对N型晶体管元件的砷及磷，而针对P型晶体管元件，可向层416中纳入P型掺杂物种类。因此，在一些示例实施例中，可首先沉积一种类型的掺杂物种类的扩散层，并将其自可能需要纳入具有相反导电类型的掺杂物种类的装置区之上移除。随后，可沉积个别的扩散层，并且如果对应的一组制程参数可能适于两种类型掺杂物种类的扩散，则可施加一个或多个退火制程417。在其它情况下，通过个别的扩散层(例如层416)可提供具有一种导电类型的掺杂物种类，该扩散层可选择性形成于对应的装置区之上，且退火制程417的参数可经选择成在施加经设计成针对基于独立施加的扩散层纳入的掺杂物种类获得所需横向掺杂物分布的第二退火制程或制程序列后获得所需的横向掺杂物分布。因此，也在此情况下，可针对N型晶体管元件及P型晶体管元件在半导体层404中获得所需的横向掺杂物分布，即使这些掺杂物种类可能具有非常不同的扩散行为。因此，通过针对不同的导电类型选择合适的掺杂物种类，且通过针对一个或多个退火制程417选择合适的制程参数，可控制横向扩散，以获得所需的横向分布，该横向分布可到达半导体层404中，以在将要形成的栅极电极结构的栅极边缘460E的附近获得个别变化的掺杂物分布。
图4B示意显示依据示例实施例的半导体装置400的顶视图，其中，隔离沟槽403T可沿晶体管宽度方向400W延伸，从而定义个别的主动区的长度，而用以定义对应的主动区的宽度的沿层415的长度方向400L的隔离可能尚未发生。因此，在启动掺杂物种类的扩散后(例如，由406A标示)，实质避免沿晶体管宽度方向400W在主动区的个别端部的任意不想要的掺杂物纳入。
因此，本申请提供技术及半导体装置，其中，位于晶体管元件的沟道区的边缘区域中的横向梯度掺杂物分布可提供优越的可靠性，因为横向电场的峰值可被显著减小，同时仍保持基于极薄结晶半导体层所形成的基本全耗尽的晶体管配置。
由于本发明可以本领域的技术人员借助本文中的教导而明白的不同但等同的方式修改并实施，因此上面所揭示的特定实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明并非意图限于本文中所示的架构或设计的细节，而是如下面的权利要求所述。因此，显然，可对上面所揭示的特定实施例进行修改或变更，且所有此类变更落入本发明的范围及精神内。要注意的是，用于说明本说明书以及所附权利要求中的各种制程或结构的例如“第一”、“第二”、“第三”或者“第四”等术语的使用仅被用作此类步骤/结构的快捷参考，并不一定意味着按排列顺序执行/形成此类步骤/结构。当然，依据准确的权利要求语言，可能要求或者不要求此类制程的排列顺序。因此，本发明请求保护的范围如下面的权利要求所述。

Claims (20)

1.一种方法，包括：
在全耗尽晶体管元件的结晶半导体层中所设置的沟道区的第一边缘区域及第二边缘区域的至少其中一者中形成横向梯度掺杂物分布；以及
在该沟道区上形成栅极电极结构，以叠盖该第一及第二边缘区域。
2.如权利要求1所述的方法，其中，在形成该栅极电极结构之前，形成该横向梯度掺杂物分布。
3.如权利要求1所述的方法，其中，形成横向梯度掺杂物分布包括在该沟道区之上形成注入掩膜并引入具有第一扩散系数的第一掺杂物种类以及具有不同于该第一扩散系数的第二扩散系数的第二掺杂物种类。
4.如权利要求3所述的方法，其中，在形成该栅极电极结构之前，形成该注入掩膜。
5.如权利要求3所述的方法，其中，将该注入掩膜设为该栅极电极结构以及用于图案化该栅极电极结构的图案化掩膜的其中一者。
6.如权利要求2所述的方法，其中，形成横向梯度掺杂物分布包括执行注入制程的序列，而在该序列的至少两个注入制程期间，沿该全耗尽晶体管元件的栅极长度方向有差别地掩蔽该沟道区。
7.如权利要求6所述的方法，其中，沿该全耗尽晶体管元件的该栅极长度方向有差别地掩蔽该沟道区包括形成具有第一掩膜长度的掩膜，以及在执行该至少两个注入制程的其中之一以后，改变该第一掩膜长度以获得第二掩膜长度。
8.如权利要求6所述的方法，其中，沿该全耗尽晶体管元件的该栅极长度方向有差别地掩蔽该沟道区包括形成具有第一掩膜长度的第一掩膜，以及在执行该至少两个注入制程的其中之一以后，形成具有第二掩膜长度的第二掩膜。
9.如权利要求6所述的方法，其中，N次有差别地掩蔽该沟道区，而N>2。
10.如权利要求1所述的方法，其中，形成该横向梯度掺杂物分布包括靠近该沟道区形成掺杂材料并启动该掺杂材料的掺杂种类的扩散。
11.如权利要求10所述的方法，还包括在形成该掺杂材料之前，形成隔离沟槽以沿一个横向方向而横向邻接该半导体层。
12.如权利要求1所述的方法，其中，该半导体层的厚度为约15纳米或更小。
13.一种方法，包括：
在晶体管元件的沟道区的第一边缘区域及相对设置的第二边缘区域的至少其中一者中形成横向梯度掺杂物分布；以及
在形成该横向梯度掺杂物分布以后，在该沟道区上形成栅极电极结构，该沟道区至少部分叠盖该第一及第二边缘区域。
14.如权利要求13所述的方法，其中，形成该横向梯度掺杂物分布包括执行第一掩蔽注入制程及第二掩蔽注入制程，以及其中，该第一与第二掩蔽注入制程在给定掺杂物种类的注入参数、掺杂物种类及掩蔽程度的至少其中之一方面不同。
15.如权利要求14所述的方法，其中，形成该横向梯度掺杂物分布包括执行在给定掺杂物种类的注入参数、掺杂物种类及掩蔽程度的至少其中之一方面不同于该第一及第二掩蔽注入制程的至少一个另外的掩蔽注入制程。
16.如权利要求13所述的方法，其中，形成该横向梯度掺杂物分布包括横向邻近该沟道区提供浓度增加的掺杂物种类并启动该掺杂物种类的扩散。
17.如权利要求16所述的方法，还包括形成隔离沟槽以沿一个横向方向横向邻接包括该沟道区的主动区，并在该隔离沟槽中形成掺杂材料，以提供该浓度增加的该掺杂物种类。
18.一种位于半导体装置中的晶体管元件，包括：
沟道区，形成于具有约15纳米或更小的厚度的半导体层中，该沟道区具有沿晶体管宽度方向延伸的第一边缘区域以及沿该晶体管宽度方向延伸的第二边缘区域，该第一及第二边缘区域的至少其中一者具有朝向该沟道区的中心递减的横向梯度掺杂物分布；
栅极电极结构，形成于该沟道区上以及该第一及第二边缘区域之上；以及
抬升式漏源区，横向邻近该栅极电极结构而形成。
19.如权利要求18所述的晶体管元件，其中，该横向梯度掺杂物分布形成于该第一及第二边缘区域中。
20.如权利要求18所述的晶体管元件，其中，该横向梯度掺杂物分布包括具有相同导电类型的至少两种不同的掺杂物种类。
CN201811176873.2A 2017-10-10 2018-10-10 具有减小的横向电场的晶体管元件 Active CN109659234B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/728,679 2017-10-10
US15/728,679 US10580863B2 (en) 2017-10-10 2017-10-10 Transistor element with reduced lateral electrical field

Publications (2)

Publication Number Publication Date
CN109659234A true CN109659234A (zh) 2019-04-19
CN109659234B CN109659234B (zh) 2023-05-09

Family

ID=65816756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811176873.2A Active CN109659234B (zh) 2017-10-10 2018-10-10 具有减小的横向电场的晶体管元件

Country Status (4)

Country Link
US (1) US10580863B2 (zh)
CN (1) CN109659234B (zh)
DE (1) DE102018217288A1 (zh)
TW (1) TWI774853B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818652B (zh) * 2022-07-29 2023-10-11 鴻海精密工業股份有限公司 半導體裝置的製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811342A (en) * 1998-01-26 1998-09-22 Texas Instruments - Acer Incorporated Method for forming a semiconductor device with a graded lightly-doped drain structure
US6063679A (en) * 1997-12-09 2000-05-16 Advanced Micro Devices, Inc. Spacer formation for graded dopant profile having a triangular geometry
US6287922B1 (en) * 1998-09-28 2001-09-11 Advanced Micro Devices, Inc. Method for fabricating graded LDD transistor using controlled polysilicon gate profile
CN106486374A (zh) * 2015-08-28 2017-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989967A (en) * 1998-04-30 1999-11-23 Advanced Micro Devices, Inc. Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
US6855988B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor switching devices
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
KR100627962B1 (ko) * 2004-12-30 2006-09-25 동부일렉트로닉스 주식회사 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법
JP4548408B2 (ja) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 半導体装置の製造方法
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8680629B2 (en) * 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
CN102487085B (zh) * 2010-12-01 2014-04-23 中国科学院微电子研究所 半导体器件及其制造方法
US9484432B2 (en) * 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP2012190994A (ja) * 2011-03-10 2012-10-04 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9023715B2 (en) * 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US8835936B2 (en) * 2012-11-15 2014-09-16 Globalfoundries Inc. Source and drain doping using doped raised source and drain regions
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063679A (en) * 1997-12-09 2000-05-16 Advanced Micro Devices, Inc. Spacer formation for graded dopant profile having a triangular geometry
US5811342A (en) * 1998-01-26 1998-09-22 Texas Instruments - Acer Incorporated Method for forming a semiconductor device with a graded lightly-doped drain structure
US6287922B1 (en) * 1998-09-28 2001-09-11 Advanced Micro Devices, Inc. Method for fabricating graded LDD transistor using controlled polysilicon gate profile
CN106486374A (zh) * 2015-08-28 2017-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DEEP K. NAYAK ET AL: "A Comprehensive Study of Performance and Reliability of P, As, and Hybrid As/P nLDD Junctions for Deep-Submicron CMOS Logic Technology", 《IEEE ELECTRON DEVICE LETTERS》 *
Z.J. MA ET AL: "Characterization of Hot-Carrier Effects in Thin-Film Fully-Depleted SOI MOSFETs", 《1994 IEEE INTERNATIONAL RELIABILITY PHYSICS PROCEDDINGS-32ND ANNUAL AT SANJOSE》 *

Also Published As

Publication number Publication date
US20190109192A1 (en) 2019-04-11
US10580863B2 (en) 2020-03-03
TW201924060A (zh) 2019-06-16
TWI774853B (zh) 2022-08-21
CN109659234B (zh) 2023-05-09
DE102018217288A1 (de) 2019-04-11

Similar Documents

Publication Publication Date Title
CN101432859B (zh) 具有埋置应变层和减少的浮体效应的soi晶体管及其形成方法
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
CN100474535C (zh) 具局部源极/漏极绝缘场效晶体管及其制造方法
CN104662666B (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
DE102008030856B4 (de) Verfahren zur Schwellwerteinstellung für MOS-Bauelemente
KR101891373B1 (ko) 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
CN103460372B (zh) 具有改进的沟道堆栈的半导体结构及其制备方法
US20090294860A1 (en) In situ formed drain and source regions in a silicon/germanium containing transistor device
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
JP2014140017A (ja) デュアル歪チャネルを有するＦｉｎＦＥＴおよびその製造方法
CN102388442A (zh) 原位形成的包括应变诱导合金及梯度掺杂分布的源漏区
DE102008063399B4 (de) Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
CN1956221B (zh) 具有介质应力产生区的晶体管及其制造方法
CN107452738A (zh) 包括伪栅极结构的集成电路及其形成方法
CN109256419A (zh) 利用埋置绝缘层作为栅极介电质的高压晶体管
DE102008049723B4 (de) Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
DE102008016512A1 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
CN104051237B (zh) 半导体装置制造时的低热预算方案
CN208433412U (zh) 半导体器件
US6249025B1 (en) Using epitaxially grown wells for reducing junction capacitances
CN109659234A (zh) 具有减小的横向电场的晶体管元件
CN103426822B (zh) 使用减少数量间隔件形成以嵌埋半导体材料作为源极/漏极区的半导体设备的方法
CN102214580B (zh) 场效晶体管的制作方法及场效晶体管
KR101286704B1 (ko) 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210222

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant