DE102008016512A1 - Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz - Google Patents

Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz Download PDF

Info

Publication number
DE102008016512A1
DE102008016512A1 DE102008016512A DE102008016512A DE102008016512A1 DE 102008016512 A1 DE102008016512 A1 DE 102008016512A1 DE 102008016512 A DE102008016512 A DE 102008016512A DE 102008016512 A DE102008016512 A DE 102008016512A DE 102008016512 A1 DE102008016512 A1 DE 102008016512A1
Authority
DE
Germany
Prior art keywords
spacer element
transistor
drain
width
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008016512A
Other languages
English (en)
Other versions
DE102008016512B4 (de
Inventor
Maciej Wiatr
Roman Boschke
Anthony Buda Mowry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008016512A priority Critical patent/DE102008016512B4/de
Priority to US12/271,162 priority patent/US7923338B2/en
Publication of DE102008016512A1 publication Critical patent/DE102008016512A1/de
Application granted granted Critical
Publication of DE102008016512B4 publication Critical patent/DE102008016512B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Durch Bilden eines einzelnen Abstandshalterelements und durch Verringerung von dessen Größe mittels eines gut steuerbaren Ätzprozesses wird ein komplexes laterales Dotierstoffprofil mit geringerer Prozesskomplexität im Vergleich zu konventionellen Trippelabstandshalterlösungen bei der Herstellung von Drain- und Sourcegebieten moderner MOS-Transistoren erreicht.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand das Gebiet der integrierten Schaltungen und betrifft insbesondere die Herstellung von Transistoren mit verformten Kanalgebieten, die durch verspannte Deckschichten hervorgerufen werden, wobei Material von Abstandshalterelementen teilweise entfernt wird, um das Leistungsverhalten von Feldeffekttransistoren mit sehr geringen Abmessungen zu verbessern.
  • Beschreibung des Stands der Technik
  • Moderne integrierte Schaltungen enthalten eine große Anzahl an Schaltungselementen, die in einer komplexen Fertigungssequenz hergestellt werden, die mehrere 100 Prozessschritte enthält wovon jeder unter gut gesteuerten Bedingungen auszuführen ist, um die erforderlichen Bauteilspezifikationen einzuhalten. Andererseits hängt eine erfolgreiche Vermarktung der Halbleiterbauelemente stark von den Gesamtproduktionskosten ab, die durch den Durchsatz und die Ausbeute des gesamten Fertigungsablaufs bestimmt sind. Somit sind das Vermeiden eines oder vielen komplexen Prozessschritte ohne negatives Beeinflussens des endgültigen Bauteilleistungsverhaltens oder mit einer Verbesserung des Bauelementleistungsverhaltens ohne eine deutliche Zunahme der Komplexität des gesamten Prozessablaufs wichtige Kriterien für Halbleiterhersteller. Aktuell werden eine Vielzahl von Prozesstechnologien eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem schwach oder invers dotierten Kanalgebiet gebildet wird, das zwischen dem Drain- und dem Sourcgebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlasssgtrom des leitenden Kanals, wird durch eine Gatelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine vorgegebene Abmessung der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets ein wichtiger Faktor, der das Leistungsverhalten der MOS-Transistoren bestimmt. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands pro Einheitsbreite – ein wesentliches Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit der integrierten Schaltungen zu erreichen, wobei auch eine erhöhte Packungsdichte ermöglicht wird, wodurch die Möglichkeit geschaffen wird, eine erhöhte Funktionsvielfalt für eine vorgegebene verfügbare Chipfläche zu realisieren.
  • Die Verringerung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren gewonnen wurden. Ein wichtiges Problem in dieser Hinsicht ist die Entwicklung verbesserter Photolithographie- und Ätzstrategien, um in zuverlässiger und reproduzierbarer Weise Schaltungselemente mit kritischen Abmessungen, etwa der Gateelektrode der Transistoren, für jede neue Schaltungsgeneration herzustellen. Des weiteren sind äußerst anspruchsvolle Dotierstoffprofile in vertikaler Richtung sowie in lateraler Richtung in den Drian- und Sourcegebieten erforderlich, um einen geringen Schicht- und Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu erreichen. Des weiteren repräsentiert auch die vertikale. Position der pn-Übergänge in Bezug auf die Gateisolationsschicht ein wichtiges Entwurfskriterium auf die Steuerung der Leckströme. Somit ist die Verringerung der Kanallänge mit einer Verringerung der Tiefe eines Teils der Drain- und Sourcegebiete, d. h. sogenannte Drain/Source-Erweiterungsgebiete, in Bezug auf die Grenzfläche verknüpft, die durch die Gateisolationsschicht und das Kanalgebiet gebildet wird, wodurch anspruchsvolle Implantationstechniken notwendig sind. Aus diesem Grunde sind aufwendige Abstandshaltertechniken erforderlich, um das sehr komplexe Dotierstoffprofil zu schaffen und um als eine Maske bei der Herstellung von Metallsilizidgebieten in der Gateelektrode und in den Derain- und Sourcegebieten in einer selbstjustierten Weise zu dienen.
  • Da die kontinuierliche Größenverringerung der kritischen Abmessungen, d. h. die Gatelänge der Transistoren, das Anpassen und möglicherweise die Neuentwicklung von Prozesstechniken notwendig macht, die die zuvor genannten Prozessschritte betreffen, wurde vorgeschlagen, das Bauteilleistungsverhalten der Transistorelemente zu verbessern, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge erhöht wird. Ein effizienter Ansatz in dieser Hinsicht ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem beispielsweise eine Zugverformung oder eine kompressive Verformung erzeugt wird, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet, dass in einem Siliziumgebiet mit standardmäßiger Kristallorientierung ausgebildet ist, d. h. die Oberfläche ist eine (100) äquivalente Ebene und die Kanallänge ist entlang einer <110> äquivalenten Achse angeordnet, die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit und damit das Transistorleistungsverhaltens ausdrückt. Andererseits kann eine kompressive Verspannung in dem Kanalgebiet die Beweglichkeit von Löchern verbessern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Folglich wurde vorgeschlagen, beispielsweise eine Silizium/Germanium-Schicht oder eine Silizium/Kohlenstoffschicht in oder unter dem Kanalgebiet einzubauen, um damit eine Zugverspannung oder Druckverspannung zu schaffen. Obwohl das Transistorleistungsverhalten durch das Einführen von verspannungserzeugenden Schichten in oder unter dem Kanalgebiet deutlich verbessert werden kann, ist dennoch ein beträchtlicher Aufwand erforderlich, um die Sequenz zur Herstellung entsprechender Verspannungsschichten in den konventionellen und gut erprobten CMOS-Ablauf einzurichten. Beispielsweise sind zusätzliche epitaktische Wachstumsverfahren zu entwickeln und in dem Prozessablauf einzubinden, um die germaniumenthaltenden oder kohlenstoffenthaltenden Verspannungsschichten an geeigneten Position in oder unterhalb des Kanalgebiets vorzusehen. Somit wird die Prozesskomplexität deutlich erhöht, wodurch ebenfalls die Produktionskosten und die Gefahr einer Verringerung der Produktionsausbeute ansteigen.
  • Ein weiterer vielversprechender Ansatz ist das Erzeugen von Verspannung in dem dielektrischen Material, das nach der Fertigstellung der Transistorelemente gebildet wird, um die Transistoren einzubetten und „zu passivieren”, und das Metallkontakte erhält, um die elektrische Verbindung zu den Drain/Source-Gebieten und der Gateelektrode der Transistoren herzustellen. Typischerweise enthält dieses dielektrische Material mindestens eine Ätzstoppschicht und eine weitere dielektrische Schicht, die selektiv in Bezug auf die Ätzstoppschicht geätzt wird. Um einen effizienten Verspannungsübertragungsmechnismus in das Kanalgebiet des Transistors zu erzeugen, um dann die Verformung hervorzurufen, wird die Kontaktätzstoppschicht, die in der Nähe des Kanalgebiets angeordnet ist, möglichst nahe an dem Kanalgebiete vorgesehen. Auf Grund des komplexen Dotierstofprofils, das in modernsten Transistoren erforderlich ist, ist jedoch eine aufwendige Abstandshalterstruktur vorgesehen, die drei oder mehr einzelne Abstandshalterelemente enthält, die als Implantationsmasken in den jeweiligen Implantationsschritten zum geeigneten Positionieren der Dotiermittel in den Drain- und Sourcegebieten auf der Basis geeigneter Implantatiosnparameter verwendet werden. Eine Technik unter Anwendung dreier einzelner Abstandshalterelemente zum Definieren des Dotierstoffprofils in den Drain- und Sourcegebieten wird im Weiteren als ein Trippelabstandshalterverfahren bezeichnet.
  • In modernsten Transistorarchitekturen ist der Leistungszuwachs, der durch verformungshervorrufende Quelle und die Verringerung der gesamten Transistorabmessungen gewonnen wird, jedoch geringer als dies gewünscht ist auf Grund diverser Probleme, die mit der Größenreduzierung der Bauelemente verknüpft sind, wie dies im Folgenden mit Bezug zu den 1a und 1b detaillierter beschrieben ist.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 mit einem ersten Transistor 150a und einem zweiten Transistor 150b, die Transistoren unterschiedlicher Leitfähigkeitsart repräsentieren, oder andere benachbarte Transistoren, die einen Abstand 150d bilden, der ungefähr einige 100 nm oder deutlich weniger, etwa 100 nm und weniger für äußerst größenreduzierte Halbleiterbauelemente betragen kann. Die Transistoren 150a, 150b werden über einem Substrat 101 ausgebildet, etwa eine Siliziumvollsubstrat oder einem SOI-(Silizium-auf-Isolator)Substrat, wobei dies von den gesamten Bauteilkonfigurationen abhängt. Des weiteren ist ein siliziumbasierte Halbleiterschicht 102 über dem Substrat 101 ausgebildet und umfasst Isolationsstrukturen (nicht gezeigt), die zum Definieren von aktiven Gebieten verwendet sind, d. h. von Gebieten, die geeignete Dotierstoffkonzentrationen zur Strukturierung der Leitfähigkeit des Siliziumbasismaterials in einer erforderlichen Weise erhalten. Wie gezeigt, ist die siliziumbasierte Schicht 102 mit Drain- und Sourcegebieten 151a, 151b versehen, die ein komplexes laterales und vertikales Konzentrationsprofil aufweisen, um die Steuerbarkeit eines entsprechenden Kanalgebiets 152 zu verbessern, einem insgesamt geringen Reihenwiderstand beizubehalten, Leckströme zu verringern, und dergleichen. In der Abhängigkeit von der Leitfähigkeitsart der Transistoren 150a, 150b werden die Drain- und Sourcegebiete 151a, 151b auf der Grundlage von p-Dotiermitteln und n-Dotiermitteln hergestellt. Die Transistoren 150a, 150b umfassen eine Gateelektrode 153, die in der gezeigten Fertigungsphase typischerweise aus Polysilizium aufgebaut ist und die auf einer Gateisolationsschicht 154 ausgebildet ist, die die Gateelektrode 153 von einem Kanalgebiet 152 trennt. Die Gateisolationsschicht 154 kann auf der Grundlage von Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid und dergleichen hergestellt sein, wobei eine Dicke der Gateisolationsschicht 154 für Siliziumdioxid gestützte Materialien 2 nm und weniger aufweist, was in der Nähe der physikalischen Grenzen für die Dicke für Gatedielektrika auf der Grundlage von Siliziumdioxid im Hinblick auf statische Leckströme ist. Somit können andere Mechanismen für eine verbesserte Kanalsteuerung erforderlich sein, etwas das Anheben der Ladungsträgerbeweglichkeit in dem Kanalgebiet 152, sofern keine geeigneten dielektrischen Materialien mit einer moderat hohen Permittivität als zuverlässige Kandidaten für das Ersetzen von siliziumdioxidbasierten Materialien erweisen. Die Gateelektroden 153 besitzen an ihren Seitenwänden eine Abstandshalterstruktur 155, die in dem gezeigten Beispiel als eine Trippelabstandshalterstruktur mit einem Versatzabstandshalter 155a aus Siliziumdioxid, einem ersten Abstandshalterelement 155b und einem zweiten Abstandshalterelement 155c vorgesehen ist, die typischerweise aus Siliziumnitrid aufgebaut sind. Ferner umfasst die Abstandshalterstruktur 155 ein Beschichtungsmaterial, etwa Siliziumdioxid 155d, das das erste und das zweite Abstandselement 155b, 155c voneinander trennt. In ähnlicher Weise kann eine Beschichtung 155e zwischen dem Versatzabstandshalter 155a und dem ersten Abstandshalter 155b vorgesehen sein.
  • Das Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, die das Bilden von Isolationsstrukturen (nicht gezeigt) beinhalten, woran sich geeignete Implantationstechniken zur Definierung eines gewünschten vertikalen Dotierstoffprofils innerhalb und unterhalb der Kanalgebiete 152 anschließt. Danach wird die Gateisolationsschicht 154 in Verbindung mit der Gateelekrode 153 auf Basis anspruchsvoller Oxidations- und/oder Abscheideprozesse hergestellt, wenn siliziumdioxidbasiertes Material für die Schicht 154 verwendet wird, woran sich das Abscheiden eines geeigneten Gateelektrodenmaterials, etwa aus Polysilizium, anschließt. Als nächstes werden das Gateelektrodenmaterial und die Gateisolationsschicht auf der Grundlage moderner Lithographie- und Ätzprozesse strukturiert, so dass eine Länge der Gateelektrode 153 im Bereich von 50 nm oder weniger liegt, wobei auch der Abstand zwischen benachbarten Gateelektroden 153 auf ungefähr 200 nm und weniger in dicht gepackten Bauteilbereichen eingestellt wird, wie dies zuvor erläutert ist. Des weiteren wird ein Teil der Abstandshalterstruktur 155, d. h. der Versatzabstandshalter 155a mit einer geeigneten Abstandsbreite gebildet, um in Verbindung mit der Gateelektrode 153 als eine Implantationsmaske zum Definieren eines Teils der Drain- und Sourcegebiete 151a, 151b zu dienen. Der Versatzabstandshalter 155a kann gebildet werden, indem ein Siliziumdioxidmaterial in sehr konformer Weise abgeschieden wird und nachfolgend ein selektiver plasmagestützer Ätzprozess unter Anwendung gut etablierter Ätzchemien ausgeführt wird, wobei die Ätzprozessparameter so eingestellt werden, dass ein hohes Maß an Anisotropie erreicht wird. Danach werden entsprechende Implantationsprozesse ausgeführt, beispielsweise zum Amorphisieren der siliziumbasierten Schicht 102 bis hinab zu einer spezifizierten Tiefe, zum Einbau der speziellen Art an Dotierstoffsorte zum Bilden eines flachen Bereichs der Drain- und Sourcegebiete 151a, 151b und zum Erhöhen der Konzentration von Dotiermitteln mit entgegengesetzter Leitfähigkeitsart in Bezug auf die Drain- und Sourcegebiete 151a, 151b, um die entsprechenden Dotierstoffgradienten zum Bilden moderat scharf ausgebildeter pn-Übergänge steiler zu machen. Als nächstes wird das Beschichtungsmaterial 155e durch Abscheiden einer Siliziumdioxidschicht hergestellt, woran sich das Abscheiden eines Siliziumnitridmaterials mit einer spezifizierten Dicke anschließt, woraufhin ein anisotroper Ätzprozess unter Anwendung einer Ätzchemie erfolgt, der eine hohe Ätzselektivität zwischen dem Beschichtungsmaterial und den Abstandshaltermaterial aufweist. Nach dem anisotropen Ätzprozess werden die ersten Abstandshalterelemente 155b erhalten und dann als eine effiziente Implantationsmaske zum Ausführen eines weiteren Implantationsprozesses zum Einführen der Dotierstoffsorte mit geeignet ausgewählten Implantationsparametern, etwa Energie und Dosis, verwendet, um die gewünschte Eindringtiefe und Konzentration zu erhalten. Danach wird die Sequenz wiederholt, um die zweiten Abstandshalter 155c zu erhalten, um damit das endgültige Dotierstoffkonzentrationsprofil der Drain- und Sourcegebiete 151a, 151b zu erhalten. Zwischenzeitlich oder nach dem gesamten Implantationsprozess werden geeignete Ausheizprozesse ausgeführt, um das Material in den Drain- und Sourcegebieten 151a, 151b zu rekristallisieren und die implantierten Dotierstoffatome zu aktivieren. Wie zuvor erläutert ist, werden unter Anwendung der Trippelabstandshalterstruktur 155 die Drain- und Sourcegebiete 151a, 151b in vertikaler und lateraler Richtung so geformt, das ein gewünscht hohes Leistungsverhalten der Transistoren 150a, 150b erreicht wird. Andererseits führt das Bilden der Dotierstoffprofile der Drain- und Sourcegebiete 151a, 151b auf der Grundlage einer weniger komplexen Abstandshalterstruktur, beispielsweise durch Weglassen des ersten Abstandshalterelements 155b und des damit verknüpften Implantationsprozesses im Hinblick auf eine insgesamt größere Prozesseffizienz zu einem beeinträchtigten Leistungsverhalten, da eine geringere Leitfähigkeit der n-Kanaltransistoren beobachtet werden kann, während auch die Implantationsdosiswerte für die p- Kanaltransistoren zu erhöhen sind, so dass die gewünschte Tiefe der Drain- und Sourcegebiete erreicht wird. D. h. für n-Kanaltransistoren wird der zweite Implantationsprozess speziell so gestaltet, dass der Reihenwiderstand der Drain- und Sourcegebiete verringert wird, was auf der Grundlage eines einzelnen Implantationsprozesses unter Anwendung der Abstandshalterstruktur in ihren Endzustand schwierig zu erreichen ist. In ähnlicher Weise ist für p-Kanaltransistoren die Einstellung der gewünschten Tiefe der Drain- und Sourcegebiete in einem einzelnen Drain- und Source-Implantationsprozess schwer erreichbar, insbesondere, wenn eine SOI-Konfiguration betrachtet wird, in der das p-Dotiermittel so anzuordnen ist, dass es mit der vergrabenen isolierenden Schicht in Verbindung ist. Wenn somit die Vorteile im Hinblick auf eine geringere Komplexität der Prozessabfolge eines Doppelabstandhalteransatzes, d. h. mit einem Versatzabstandshalter plus einem einzelnen äußeren Abstandshalter, gegenüber dem Leistungsgewinn abgewogen wird, der durch die zuvor beschriebene Trippelabstandshalterlösung gewonnen wird, wird im Allgemeinen die Trippelabstandshalterlösung favorisiert.
  • Wie zuvor erläutert ist, kann ein zusätzlicher Leistungsgewinn erreicht werden, indem eine gewisse Art an Verformung in den Kanalgebieten 152 hervorgerufen wird, indem beispielsweise ein stark verspanntes Material über den Transistoren 150a, 150b bereitgestellt wird, wobei die Größe der Verformung von der Menge und dem inneren Verspannungspegel des entsprechenden Materials abhängt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 mit einer ersten verspannten dielektrischen Schicht 103a, die eine Kontaktätzstoppschicht über dem ersten Transistor 150a repräsentiert, während eine zweite Kontaktätzstoppschicht 103b mit einer hohen inneren Verspannung über dem zweiten Transistor 150b ausgebildet ist. In dem gezeigten Beispiel besitzt die Schicht 103a eine hohe kompressive Verspannung, um damit eine entsprechende kompressive Verformung in dem Kanalgebiet 152 des Transistors 150 hervorzurufen. In ähnlicher Weise erhält der Transistor 150b eine Zugverformung, die durch eine hohe innere Zugverspannung der Schicht 103b hervorgerufen wird. Des weiteren umfassen die Transistoren 150a, 150b Metallsilizidgebiete 105, die auf den Drain- und Sourcgebieten 150a, 150b ausgebildet sind, und enthält Metallsilizidgebiete 154, die auf der Gateelektrode 153 gebildet sind. Typischerweise werden die Metallsilizidgebiete 104, 105 in einer gemeinsamen Prozesssequenz hergestellt, beispielsweise auf Grundlage von Kobalt, Nickel und dergleichen, indem eine Metallschicht abgeschieden und eine chemische Reaktion in Gang gesetzt wird, während welcher die Abstandshalterstruktur 155 ein im Wesentlichen intertes Verhalten zeigt, so dass nicht reagiertes Metall effizient von der Abstandshalterstruktur 155 entfernt werden kann, wodurch das Erzeugen unerwünschter leitende Pfade zwischen den Metallsilizidgebieten 104 und 105 vermieden wird. Daraufhin werden die Ätzstoppschichten 103a, 103d auf Grundlage gut etablieter Abscheide- und Strukturterungsschemata hergestellt, beispielsweise unter Anwendung eines Siliziumnitridmaterials, das effizient durch plasmaunterstützte CVD mit einem gewünschten hohen inneren Verspannungspegel aufgebracht werden kann. Danach wird ein dielektrisches Zwischenschichtmaterial abgeschieden, etwa Siliziumdioxid, das dann strukturiert wird, um entsprechende Kontaktöffnungen zu erhalten, die sich hinab bis zu den Metallsilizidgebieten 105 erstrecken.
  • Somit wird für reduzierte Abstände 150d die Länge an verspanntem Material der Schichten 103a, 103b auf Grund der Beschränkungen der Spaltfülleigenschaften der jeweiligen Strukturierungssequenz zur Herstellung der verspannungsinduzierenden Schichten 103a, 103b begrenzt. Ferner wird der Verspannungsübertragungsmechanismus, der durch die Schichten 103a, 103b hervorgerufen wird, durch die nachfolgende Ausbildung von Kontaktöffnungen verringert, da die jeweiligen Öffnungen einen wesentlichen Anteil des verspannten dielektrischen Materials in dicht gepackten Bauteilbereichen entfernen. Somit wird für Halbleiterbauelernente mit kleinsten Abmessungen die Effizienz des Verspannungsübertragungsmechanismus deutlich verringert. Wie zuvor erläutert ist, ist ein wichtiger Faktor für die gesamte Transistorleistungsfähigkeit der Gate-Reihenwiderstand, der stark von der Leitfähigkeit und zur Dicke des Metallsilizidgebiets 104 abhängt. Damit ist für eine geringere Kanallänge die Gesamtmenge des Metallsilizids in dem Gebiet 104 ebenfalls verringert, wodurch der Reihenwiderstand der Gateelekrode 153 ansteigt, was sich wiederum in größeren Schaltzeiten und damit einem reduzierten Transistorleistungsverhalten für modernste Logikbauelemente ausdrückt.
  • Angesichts dieser Situation wurde vorgeschlagen, dem äußeren Abstandshalter der Abstandshalterstruktur 155 vor dem Ausführen des Silizidierungsprozesses zu entfernen, um zumindest die Menge des Metallsilizids in den Gebieten 105 zu erhöhen und auch um die Möglichkeit zu schaffen, eine größere Menge an stark verspanntem Material in der Nähe der Kanalgebiete 152 anzuordnen, so dass die Herstellung der Kontaktöffnungen in den weniger ausgeprägten Effekt auf den gesamten Verspannungsübertragungsmechanismus ausführt. Diese Lösung führ zu einem verbesserten Transistorverhalten, wobei jedoch zusätzliche Prozessschritte erforderlich sind, die die Gesamtherstellungskosten erhöhen.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelemente mit hohem Leistungsvermögen, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest deren Auswirkungen reduziert werden.
  • Überblick über die vorliegende Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Techniken zur Herstellung von Transistorelementen mit anspruchsvollen Drain- und Sourcedotierstoffprofilen, was auf der Grundlage eines sehr effizienten Strukturierungsschemas bewerkstelligt werden kann, um eine entsprechende Seitenwandabstandshalterstruktur zu bilden. Zu diesem Zweck wird ein einzelner Abscheideprozess angewendet, um geeignete Implantationsprofile zu schaffen, die vergleichbar sind mit Profilen, die durch eine Trippelabstandshalterlösung erreicht werden, wie sie zuvor erläutert ist. Ferner wird in einigen anschaulichen hierin offenbaren Aspekten die Anzahl der Schritte zum Strukturieren der Seitenwandabstandshalterstruktur vergleichbar gehalten zu konventionellen Trippelabstandshalterlösungen, wodurch eine deutlich geringere Prozesskomplexität geschaffen wird, während gleichzeitig das gewünschte Bauteilleistungsverhalten erreicht wird. Zu diesem Zweck wird die anfängliche Abstandshalterschicht mit einer Dicke vorgesehen, die zur Strukturierung eines Abstandshalterelements mit einer Breite geeignet ist, die der gewünschten Breite für die tiefe Drain- und Sourceimplantation für p-Kanaltransistoren und für eine entsprechende Implantation mit hoher Dosis für n-Kanalstransistoren entspricht. Danach wird die Breite des Abstandshalterelements effizient verringert durch geeignete Ätztechniken, um eine reduzierte Breite zu erreichen, die zum Definieren zwischenliegender Puffer-Drain- und Sourcegebiete entsprechend einem Dreifachabstandshalterprofil geeignet ist. Nach dem Bilden der jeweiligen komplexen Drain- und Dotierstoffprofile wird die weitere Bearbeitung fortgesetzt auf der Grundlage des Abstandshalterelements mit geringerer Breite, was ebenfalls zu einem verbesserten verformungserzeugenden Mechanismus auf der Grundlage eines verspannten dielektrischen Zwischenschichtmaterials beiträgt, das nunmehr näher an dem Kanalgebiete im Vergleich zu konventionellen Trippelabstandshalterverfahren angeordnet werden kann, das zum Gegensatz der vorliegenden Offenbarung im Hinblick auf Bauteilverbesserungen einen weiteren Ätzschritt erfordert, wenn eine höher Verformung in den Kanalgebiet gewünscht ist. Somit kann ein Leistungsverhalten gemäß Trippelabstandshalterlösungen auf der Grundlage einer weniger komplexen Prozess erreicht werden, während in anderen Fällen eine vergleichbare Komplexität der Prozesssequenz zu einem verbesserten Bauteilverhalten führt, da ein höheres Maß an Flexibilität beim geeigneten Einstellen der Abstandshalterbreite bei entsprechenden Fertigungsphasen gemäß dem hierin offenbarten Prinzipien erreicht wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Seitenwandabstandshalterelements an Seitenwänden einer Gateelektrodenstruktur eines Transistors, indem eine Ätzstoppschicht und eine Abstandshalterschicht gebildet werden und indem ein anisotroper Ätzprozess unter Anwendung der Ätzstoppschicht als ein Ätzstoppmaterial ausgeführt wird. Das Verfahren umfasst ferner das Bilden von äußerer Drain- und Sourcebereiche von Drain- und Sourcegebieten des Transistors unter Anwendung des Seitenwandabstandshalterelements als eine erste Implantationsmaske. Des weiteren umfasst das Verfahren das Entfernen eines Bereichs des Abstandshalterelements, um eine erste reduzierte Breite zu erhalten, und das Formen eines Zwischenbereichs der Drain- und Sourcegebiete unter Anwendung des Abstandshalterselements mit der ersten reduzierten Breite als eine zweite Implantationsmaske.
  • Ein weiteres hierin offenbartes anschauliches Verfahren umfasst das Bilden einer homogenen Abstandshalterschicht über einem Transistor und das Ätzen der homogenen Abstandshalterschicht, um einen Seitenwandabstandshalter an einer Seitenwand einer Gatelektrodenstruktur des Transistors zu bilden. Das Verfahren umfasst ferner das Ausführen eines ersten Implantationsprozesses, um einen ersten Bereich der Drain- und Sourcegebiete des Transistors zu bilden und umfasst das Verringern einer Breite des Seitenwandabstandshalterelements. Schließlich umfasst das Ausführen eines zweiten Implantationsprozesses, um einen zweiten Bereich der Drain- und Sourcegebiete des Transistors zu bilden.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bestimmen einer ersten Sollbreite eines Abstandshalterelements zum Definieren tiefer Drain- und Soucegebiete einer spezifizierten Art an Transistor. Es wird eine zweite Sollbreite eines Abstandshalterelements zum Definieren von Drain- und Sourcezwischengebieten der spezifizierten Art an Transistor bestimmt. Schließlich umfasst das Verfahren das Bilden einer Ätzstoppschicht über einem oder mehreren Substraten, wobei jedes der Substrate die spezifizierte Art an Transistoren aufweist. Des weiteren umfasst das Verfahren das Bilden einer Abstandshalterschicht auf der Ätzstoppschicht auf der Grundlage der ersten Sollbreite und das Ätzen der Abstandshalterschicht zur Herstellung des Abstandshalterelements unter Verwendung der Ätzstoppschicht als ein Ätzstoppmaterial. Auf der Grundlage des Abstandshalterelements werden die tiefen Drain- und Sourcegebiete gebildet, und es wird die Breite des Abstandshalterelements auf der Grundlage der zweiten Sollbreite verringert. Schließlich werden Drain- und Sourcezwischengebiete hergestellt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelement mit dichtliegenden Transistorelementen zeigen, die auf der Grundlage einer Trippelabstandshalterlösung und einem ersten dielektrischen Zwischenschichtmaterial sind, während diverser Fertigungsphasen gemäß konventioneller Fertigungstechniken;
  • 2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements mit Transistorelementen während diverser Fertigungsphasen zeigen, um ein komplexes laterales und vertikales Dotierstoffprofil auf der Grundlage einer Abstandshalterstruktur mit geringerer Komplexität zu bilden, wobei die Größe der Abstandshalterstruktur nach dem Definieren äußerer oder tiefer Drain- und Sourcgebiete gemäß anschaulicher Ausführungsformen verringert wird;
  • 2h schematisch eine Querschnittsansicht eines Halbleiterbauelements mit Transistoren unterschiedlicher Art zeigt, wobei eine Verringerung der Abstandshalterbreite unterschiedlich ausgeführt wird, um das gesamte Dotierstoffprofil gemäß noch weiterer anschaulicher Ausführungsformen individuell anzupassen;
  • 3a bis 3d schematisch Querschnittsansichten eines Transistorelements während diverser Fertigungsphasen zeigen, nachdem ein komplexes laterales und vertikales Dotierstoffprofil mit einer nachfolgenden Anpassung der Abstandshalterbreite für die weitere Bearbeitung des Transistors gemäß noch weiterer anschaulicher Ausführungsformen gebildet ist.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie die in der folgenden detaillierten Beschreibung sowie in den Zeichnungen gezeigt sind, sollte beachtet werden, das die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen bieten die hierin offenbarten Prinzipien eine verbesserte Technik, in der aufwendige Profilstoffprofile auf Grundlage einer Abstandshalterstruktur mit geringerer Komplexität hergestellt werden können, wodurch ein hohes Transistorleistungsvermögen erreicht wird, wobei gleichzeitig die Komplexität der Fertigungssequenz verringert ist. Zu diesem Zweck wird eine Abstandshalterstruktur auf Grundlage einer Abstandsschicht mit einer geeigneten Anfangsdichte geschaffen, die einer Abstandshalterbreite entspricht, wie sie zum Bilden der äußersten Drain- und Sourcebereiche des Transistors erforderlich ist, so dass die entsprechenden Drain- und Sourcebereiche auf der Grundlage eines Strukturierungsschema geschaffen werden können, das einen Abscheideprozess mit einem nachfolgenden anisotropen Ätzprozess enthält. Nach dem Bilden der äußeren oder tiefen Drain- und Sourcegebiete wird die Abstandshalterbreite auf Basis eines ätzzeitgesteuerten Prozesses verringert, der in einigen anschaulichen Ausführungsformen unter Anwendung gut steuerbarer selektiver Ätzrezepte auf Basis von nasschemischen Techniken ausgeführt wird, um damit eine gewünschte geringere Solldicke zur Bildung von Drain- und Sourcezwischengebieten zu erhalten, das im Wesentlichen den horizontalen und vertikalen Dotierstoffprofil entspricht, wie es in konventionellen Trippelabstandshalterlösungen erreicht wird. Folglich können durch Anwenden eines einzelnen Abscheideprozesses in Verbindung mit zwei Ätzprozesses ähnliche Drain- und Sourcegebiete erreicht werden, wie in aufwendigen Trippelabstandshalterlösungen, wobei zusätzlich eine weitere Transistorverbesserung auf Grund der hierin offenbarten Prinzipien erreicht werden kann, da der Reihenwiderstand des Drain- und Sourcestrompfades verringert werden kann, indem das gut leitende Metallsilizidgebiet näher an den pn-Übergängen angeordnet wird. In ähnlicher Weise wird ein verspanntes dielektrisches Material mit einem kleineren Abstand an dem Kanalgebiet des Transistors angeordnet, wodurch ebenfalls das Gesamtleistungsverhalten des Transistors verbessert wird. In konventionellen Trippelabstandshalterlösungen erfordert eine entsprechende Steigerung des Leistungsvermögens zumindest einen weiteren Ätzprozess, wodurch noch weiter zur Gesamtprozesskomplexität beigetragen wird.
  • Somit ist der hierin offenbarte Gegenstand äußerst vorteilhaft im Zusammenhang mit modernen Halbleiterbauelementen mit Transistorelementen mit einer Gatelänge von 50 nm und weniger, wobei das Transistorleistungsverhalten durch Vorsehen von verspannten dielektrischen Materialien über dem Transistorelement verbessert werden kann. In diesem Falle wird das aufwendige Dotierstoffprofil in Verbindung mit einem effizienten Verspannungsübertragungsmechanismus zusammen mit einem geringeren Widerstand in der Gateelektrode und auch in dem leitenden Pfad, der durch die Drain- und Sourcegebiete und das Kanalgebiet gebildet wird, erreicht, wobei ein oder mehrere komplexe Prozesse vermieden werden, etwa ein Abscheideprozess zur Herstellung einer Abstandshalterschicht und ein Ätzprozess und dergleichen. In Bauteilbereichen mit einer hohen Integrationsdichte kann ein Abstand zwischen benachbarten Schaltungselementen, der in der abschließenden Phase der Fertigungssequenz durch die Breite der jeweiligen Abstandshalterstruktur bestimmt ist, effizient verringert werden, wodurch auch das Strukturierungsschema zur Herstellung entsprechender Kontaktöffnungen verbessert wird, da der Metallsilizidbereich, mit dem die Kontaktöffnungen zu verbinden sind, vergrößert wird, wodurch die Anforderungen im Hinblick auf die Justiergenauigkeit reduziert werden. Des weiteren kann die Menge des verspannten dielektrischen Materials, das das Kontaktmetall umgibt, erhöht werden, wodurch ebenfalls die negative Auswirkung der Kontakte im Hinblick auf die Verspannungsrelaxation verringert wird, da das Verhältnis zwischen verspanntem dielektrischem Material und verspannungsrelaxierendem Metall in den Kontakten erhöht werden. Es sollte jedoch beachtet werden, dass die hierin offenbarten Prinzipien auch vorteilhaft auf eine beliebige Transistorkonfiguration angewendet werden können, unabhängig von den Abmessungen, sofern derartige Beschränkungen nicht explizit in den Patentansprüchen und/oder der Beschreibung dargelegt sind.
  • Mit Bezug zu den 2a bis 2i und den 3a bis 3d werden weiteren anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch ein Halbleiterbauelement 200, das ein oder mehrere Transistorelemente 250a, 250b in einer frühen Fertigungsphase aufweist. Die Transistoren 250a, 250b repräsentieren Transistoren unterschiedlicher Leitfähigkeitsart, etwa einen n-Kanaltransistoren und einen p-Kanaltransistoren oder repräsentieren ähnliche Transistoren, die in einem speziellen Bauteilgebiet ausgebildet sind, das individuelle Transistoren mit einem geringen Abstand dazwischen enthält. Das Halbleiterbauelement 200 umfasst ein Substrat 201, etwa ein Halbleitervollsubstrat mit einer darauf ausgebildeten geeigneten Halbleiterschicht 202, die aus einem siliziumbasierten Material aufgebaut sein kann, wobei auch andere Komponenten, etwa Germanium, Kohlenstoff, Zinn, oder geeignete Dotiermittel in der Halbleiterschicht 202 eingebaut sein können. In der gezeigten Ausführungsform ist eine vergrabene isolierende Schicht 203 vorgesehen, wodurch eine SOI-(Halbleiter-auf-Isolator-)Konfiguration gebildet wird, wobei die SOI-Konfiguration global über das gesamte Substrat hinweg 201 vorgesehen ist, während in anderen Fällen eine SOI-Konfiguration und eine Vollsubstratkonfiguration in dem gleichen Halbleiterbauelement in Abhängigkeit von den gesamten Bauteilerfordernissen vorgesehen sein kann. Des weiteren enthält in der gezeigten Fertigungsphase jeder der Transistoren 250a, 250b eine Gateelektroenstruktur 253, die eine Elektrodenbereich 253b und ein Versatzabstandselement 253a besitzt, der aus einem beliebigen geeigneten Material aufgebaut ist, wie dies zuvor auch mit Bezug zu dem Versatzabstandshalter 255a erläutert ist. In ähnlicher Weise ist das Elektrodenmaterial 253 aus Polysilizium und dergleichen aufgebaut, wobei dies von der gesamten Bauteilstrategie abhängt. Das Gateelektrodenmaterial 253b ist von einem Kanalgebiet 252 durch eine Gateisolationsschicht 254 getrennt. Des weiteren ist in dieser Fertigungsphase ein Teil der entsprechenden Drain- und Sourcegebiete 251, 251b der als 251e und auch als Erweiterungsgebiet bezeichnet ist, in der Halbleiterschicht 202 mit einer gewünschten Tiefe und Dotierstoffkonzentration entsprechend den Bauteilerfordernissen ausgebildet. D. h., wenn der Transistor 250a einen n-Kanaltransistor repräsentiert, sind entsprechende n-Dotierstoffe in dem Erweiterungsgebiet 251e des Transistors 250a vorgesehen, während ein p-Dotiermittel in dem Erweiterungsgebiet 2518 des Transistors 250b vorgesehen ist, wenn dieser einen p-Kanaltransistor repräsentiert.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 200 beschrieben sind. D. h., nach dem Strukturieren der Gateelektrodenstrukturen 253, die die Versatzabstandshalterelemente 253a enthalten, wird eine geeignet gestaltete Sequenz aus Implantationsprozessen ausgeführt, um die Erweiterungsgebiete 251 mit geeigneten Eigenschaften im Hinblick auf die Erfordernisse auf die Transistoren 250e, 250b zu schaffen.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Abstandshalterschicht 206 über den Transistoren 250a, 250b ausgebildet, wobei eine Dicke 206c der Abstandshalterschicht 206 geeignet im Hinblick auf eine Sollbreite eines aus der Abstandshalterschicht 206 in einer nachfolgenden Fertigungsphase herzustellenden Abstandselements ausgewählt ist, wobei die Sollbreite einen gewünschten Abstand des äußersten oder entferntesten Drain- und Sourcebereichs entspricht, der in den Gebieten 251a, 251b zu bilden ist. In der gezeigten Ausbildungsform ist eine Ätzstoppschicht 207 in Verbindung mit der Abstandshalterschicht 206 vorgesehen und ist aus einem beliebigen geeigneten Material in einer gewünschten hohen Ätzselektivität in Bezug auf das Material der Abstandshalterschicht 206 aufgebaut. Beispielsweise wird in einer anschaulichen Ausführungsform die Ätzstoppschicht 207 in Form eines Siliziumdioxidmaterials vorgesehen und die Abstandshalterschicht 206 wird in Form von Siliziumnitrid, Siliziumoxinitrid und stickstoffenthaltendem Siliziumkarbid und dergleichen vorgesehen, wobei eine Kombination aus Siliziumdioxid und Siliziumnitrid für ein hohes Maß an Kompatibilität mit konventionellen Abstandshaltertechniken sorgt. Die Abstandshalterschicht 206 kann in Form einer im Wesentlichen homogenen Materialzusammensetzung vorgesehen werden, d. h. die Abstandshalterschicht 206 repräsentiert in einigen anschaulichen Ausführungsformen eine einzelne Materialzusammensetzung, wobei jedoch durch prozesshervorgerufene Änderungen der Materialeigenschaften auftreten können. D. h., nach dem Abscheiden der Ätzstoppschicht 207 auf der Grundlage gut etablierter Abscheidetechniken, etwa plasmaunterstützter CVD, thermisch aktivierter CVD und dergleichen, wird die Abstandshalterschicht 206 auf Grundlage eines einzelnen und zusammenhängenden Prozesses aufgebracht, dessen Prozesszeit auf Grundlage einer gewünschten Solldicke oder anderweitig vorbestimmten Abscheideparameter gesteuert wird. Wie zuvor erläutert ist, wird eine Solldicke und damit eine Breite von Abstandshalterelementen, die aus der Abstandshalterschicht 206 herzustellen sind, im Voraus bestimmt, indem beispielsweise auf entsprechende Sollwerte Bezug genommen wird, die in konventionellen Viertelabstandslösungen verwendet werden, da das aus der Schicht 206 gewonnene Abstandshalterelement die Schicht repräsentiert, um die äußersten Abstandshalterelemente einer Drittelabstandshalterstruktur zu bilden. Somit können gut etablierte Abscheidetechniken, etwa CVD bei geringem Druck, Atomlagenabscheidung oder andere zyklische Abscheidetechniken eingesetzt werden, in denen Materialien mit unterschiedlichen Vorstufenmaterialien abwechselnd aufgebracht werden, um damit eine verbesserte Prozesssteuerung zu erreichen. Danach wird ein anisotroper Ätzprozess ausgeführt, was bewerkstelligt werden kann, indem gut etablierte Ätzrezepte angewendet werden, um jeweilige Abstandshalterelemente zu bilden, deren Breite im Wesentlichen durch die Anfangsschichtdicke 206t und die entsprechenden Ätzparameter bestimmt ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, umfasst jeder der Transistoren 250a, 250b Abstandshalterelemente 255 an Seitenwänden der Gateelektrodenstrukturen 253, wobei eine Breite 255w einen Abstand im Hinblick auf die Gateelektrodenstruktur 253 entspricht, wie dies zum Bilden äußerer oder tiefer Drain- und Sourcegebiete 253d erforderlich ist. Es sollte beachtet werden, dass die Tiefe der „tiefen” Drain- und Sourcegebiete 251d eine nicht endgültige Tiefe der Drain- und Sourcegebiete 251a, 251d entsprechen muss. D. h., in einigen Fällen werden die äußeren Gebiete 251b der Drain- und Sourcegebiete mit einer erhöhten Dotierstoffkonzentration vorgesehen, indem höhere Implantationsenergien verwendet werden, wie dies beispielsweise für n-Kanaltransistoren geeignet ist, während in anderen Fällen, beispielsweise in dem Transistor 250b die tiefen Drain- und Sourcegebiete 251d auf Grundlage geeigneter Implantationsenergie gebildet werden, so dass die Gebiete sich bis zu der vergrabenen isolierenden Schicht 203 erstrecken, wenn eine SOI-Konfiguration betrachtet wird. Es sollte jedoch beachtet wird, dass ein beliebiges anderes gewünschtes vertikales Profil erzeugt werden kann, wobei dies von den gesamten Bauteilerfordernissen abhängt. Zu beachten ist, dass die Abstandshalterbreite 255w ebenfalls die Dicke der Ätzstoppschicht 207 und des Versatzabstandshalters 253a der Gateelektrodenstruktur 253 beinhaltet.
  • In der gezeigten Fertigungsphase ist ferner eine Implantationsmaske 208 vorgesehen, beispielsweise um den Transistor 250a abzuschirmen, wenn die Dotierstoffspezies für das tiefe Drain- und Sourcegebiet 251d des Transistors 250b während eines Ionenimplantationsprozesses 209 gebildet wird. Somit ist in der gezeigten Ausführungsform ein entsprechender Implantationsprozess für den Transistor 250a ausgeführt, während in anderen Fällen eine umgekehrte Reihenfolge dieser Implantationsprozesse angewendet wird. Nach dem Implantationsprozess 209 wird, abhängig von den Prozesserfordernissen, ein oder mehrere Ausheizprozesse ausgeführt, oder eine entsprechende Ausheizsequenz wird während einer späteren Phase ausgeführt, nachdem weitere Implantationsprozesse durchgeführt werden, um die gesamten Drain- und Sourcegebiete 251a, 251b mit Ausnahme ein mögliches Feineinstellen des endgültigen Profils während des Ausheizens des Bauelements 200 zu bilden. Nach dem Entfernen der Implantationsmaske 208 wird in einer anschaulichen Ausführungsform das Bauelement 200 einem nasschemischen Ätzprozess unterzogen, der zur Verringerung der Breite der Abstandshalterelemente 255 gemäß einer spezifizierten Sollbreite gestaltet ist, die so gewählt ist, dass die weitere Profilierung der Drain- und Sourcegebiete 251a, 251b der Transistoren 250a, 250b gewährleistet ist.
  • 2d zeigt schematisch das Bauelement 200, wenn dieses einer nasschemischen Ätzumgebung 210 ausgesetzt ist, die ein im Wesentlichen isotropes Ätzverhalten aufweist, wodurch die Breite der Abstandshalterelemente 255 und auch deren Höhe verringert wird. In einer anschaulichen Ausführungsform wird die Ätzumgebung 210 mit einer Mischung aus Flusssäure (HF) und Ethylenglykol ausgeführt, wobei die Flusssäure in dem Ethylenglykol „verdünnt” wird, um damit eine Konzentration von ungefähr 1 bis 10% Flusssäure zu erhalten, was zu einer effizienten Ätzrate des Siliziumnitridmaterials führt, wobei ebenfalls Siliziumdioxid geätzt wird, jedoch bei einer wesentlich geringeren Ätzrate. Beispielsweise beträgt die Ätzrate für Siliziumdioxidmaterial ungefähr die Hälfte der Ätzrate des Siliziumnitrids innerhalb des oben spezifizierten Bereichs, wodurch die Dicke des Abstandshalters 255 effizient verringert wird, wobei das Freilegen des Gateelektrodenmaterials 253b und der Halbleiterschicht 202 in der Ätzumgebung 210 geeignet verzögert wird. D. h., auf Grund der höheren Ätzrate für Material des Abstandshalterelements 255 wird zunehmend dessen Breite verringert, wobei dennoch ein gewisser Grad an Abdeckung der Siliziumbereiche in Der Gateelektrodenstruktur 253 und der Halbleiterschicht 202 erreicht wird.
  • Es sollte jedoch beachtet werden, dass die Ätzumgebung 210 auch einer moderat hohe Selektivität in Bezug auf das Siliziummaterial aufweist, wodurch ausreichende Prozessgrenzen im Hinblick auf eine unerwünschte Materialentfernung freigelegter Siliziumbereiche erreicht wird. Des weiteren wird im Allgemeinen die Ätzumgebung 210 so eingestellt, dass eine moderat geringe Gesamtabtragsrate erreicht wird, wodurch die Gesamtsteuerbarkeit des Ätzprozesses 210 verbessert wird. Entsprechende Abtragsraten können durch Experimente ermittelt werden, indem beispielsweise die Verringerung der Breite für mehrere spezifizierte Ätzrezepte ermittelt wird, wobei ebenfalls geeignete Prozessbedingungen ausgewählt werden, um Mikroladeeffekte während des Prozesses 210 zu reduzieren. Mikroladeeffekte repräsentieren eine strukturabhängige Änderung der Abtragsrate während des Ätzprozesses 210, was zu einer Schwankung über das Substrat hinweg in Abhängigkeit von der Musterdichte führen kann, d. h. von einem Abstand zwischen benachbarten Strukturelementen, etwa den Transistoren 250a, 250b. Somit werden durch Auswahl geeigneter Prozessbedingungen sehr gleichmäßige Abtragsraten über das Substrat 201 hinweg erreicht, wodurch ebenfalls für ein hohes Maß an Gleichmäßigkeit der jeweiligen Transistoreigenschaften gesorgt wird, die von dem horizontalen und vertikalen Dotierstoffprofil der Drain- und Sourcegebiete 251, 251b abhängen, wie dies zuvor erläutert ist. In anderen anschaulichen Ausführungsformen umfasst der Ätzprozess 210 einen plasmagestützten Ätzprozess, der eine gewisse isotrope Komponente des Ätzprozesses enthalten kann, wodurch eine effiziente Verringerung der Abstandshalterbreite ermöglich wird. Wie in 2d gezeigt ist, wird eine reduzierte Breite 255r gemäß dem vorbestimmten Sollbreitenwert erreicht, der beispielsweise der Breite innerer Abstandshalterelemente einer Trippelabstandshalterstruktur entspricht, wie diese zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Freigelegte Bereich der Ätzstoppschicht 207 auf der Halbleiterschicht 202 und Seitenwände der Gateelektrodenstruktur 253 wurden entfernt, wobei ebenfalls ein oberer Bereich des Versatzhabstandshalters 253a in Abhängigkeit von der Materialzusammensetzung entfernt wird.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiterer Implantationsprozess 212 auf Grundlage einer geeigneten Implantationsmaske 211 ausgeführt wird, um Drain- und Sourcezwischengebiete 251i für den Transistor 250b zu schaffen. In der gezeigten Sequenz sind ebenfalls entsprechende Drain- und Sourcezwischengebiete 251i in dem Transistor 250a vorgesehen, was durch eine entsprechende Implantationssequenz bewerkstelligt werden kann, in der der Transistor 250b maskiert ist. In ähnlicher Weise kann auch in diesem Falle die entsprechende Sequenz aus Implantationsprozessen vertauscht werden, wobei dies von den gesamten Prozessbedingungen abhängt. Danach wird die Implantationsmaske 211 entfernt und das Bauelement 200 wird einem Ausheizprozess oder einem Zyklus aus Ausheizprozessen unterzogen, um die Dotierstoffe in den Drain- und Sourcegebieten 251a, 251b zu aktivieren und auch durch Implantation hervorgerufene Schäden zu rekristallisieren. Für die entsprechenden Ausheizprozesse werden in einigen Fällen gut etablierte Prozessparameter gemäß konventionellen Trippelabstandshalterlösungen eingesetzt, da die resultierenden Dotierstoffprofile sehr ähnlich sind zu entsprechenden Dotierstoffprofilen konventioneller Strategien. In einigen anschaulichen Ausführungsformen wir die reduzierte Höhe des Abstandshalterelements 255 mit der reduzierten Breite 255e in dem Transistor 255a durch geeignetes Verringern der Implantationsenergie kompensiert, wenn die innenblockierende Wirkung des Abstandshalterelements 255 als ungeeignet erachtet wird.
  • Danach wird die weitere Bearbeitung fortgesetzt auf der Grundlage des Abstandshalterelements 255, das die reduzierte Breit 255r aufweist, d. h. es wird ein Silizidierungsprozess ausgeführt, wobei die reduzierte Breite 255r für ein größeres Metallsilizidgebiet sorgt, wodurch Vorteile im Hinblick auf die elektrische Leitfähigkeit, die Justiertoleranzen während der Herstellung von Kontakten, wie dies zuvor erläutert ist, und dergleichen erreicht werden.
  • 2f zeigt schematisch das Halbleiterbauelement 200, wobei Metallsilizidgebiet 204 in den Gateelektrodenstrukturen 253 gebildet sind, wobei auf Grund der Reduzierung der Höhe der Abstandshalter 255 eine größere Oberfläche für den Silizidierungsprozess verfügbar ist. Folglich kann die Menge des Metallsilizids und damit die Gesamtleitfähigkeit der Gateelektrode 252b erhöht werden. In ähnlicher Weise sind Metaellsilizidgebiete 205 in den Drain- und Sourcegebieten 251a, 251b ausgebildet, wobei ein lateraler Abstand zum Kanalgebiet 252 auf Grund der geringeren Breite 255r reduziert ist. Die Metallsilizidgebiete 204, 205 können auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wie sie ebenfalls zuvor beschrieben sind.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein verformungsinduzierendes dielektrisches Material 213a über dem Transistor 250a ausgebildet ist, und wobei ein verformungsinduzierendes Material 213b über dem Transistor 250d ausgebildet ist, wobei in interner Verspannungspegel der Schichten 213a, 213b geeignet ausgewählt ist, um das Leistungsverhalten des darunter liegenden Transistorelements zu verbessern. Beispielsweise wird eine hohe innere Zugverspannung in der Schicht 213a vorgesehen, wodurch die Elektronenbeweglichkeit in dem Kanalgebiet 252 des Transistors 250a verbessert wird, wie dies zuvor erläutert ist. Andererseits wird die Schicht 213b mit einer hohen inneren kompressiven Verspannung vorgesehen, wodurch die Beweglichkeit von Löchern in dem Kanalgebiete 252 des Transistors 250b gesteigert wird. Auf Grund der reduzierten Breite 255r wird eine größere Menge an stark verspanntem dielektrischen Material lateral benachbart zu den Gateelektrodenstrukturen 253 angeordnet, wo verspannungsrelaxierende Wirkungen von Kontakten effizienter kompensiert werden, die so gebildet werden, dass sie eine Verbindung zu den Drain- und Sourcegebieten 251a, 251b herstellen. Ferner kann der hohe interne Verspannungspegel effizienter auf das benachbarte Kanalgebiet 252 auf Grund des geringeren Abstands einwirken, wobei auch die reduzierte Absorption der Verspannung der Abstandshalterelemente mit geringerer Breite 255r zu einer insgesamt größeren Zunahme des Leistungsverhaltens führt.
  • Folglich kann zusätzlich zur Verringerung der Gesamtkomplexität der Fertigungssequenz auch ein aufwendiges Dotierstoffprofil erreicht werden, wobei auch eine geringere Abstandshalterbreite während einer abschließenden Phase des Transistorfertigungsprozesses bereitgestellt wird, wodurch verbesserte elektrische Eigenschaften erreicht werden, indem der verformungsinduzierende Mechanismus und auch die Gesamtleitfähigkeit der Gateelektrodenstruktur 253 und der Drain- und Sourcegebiete 251a, 251b erhöht werden.
  • Mit Bezug zu 2h werden weitere anschauliche Ausführungsformen beschrieben, in denen ein größeres Maß an Flexibilität beim Einstellen der Breite des Abstandshalterelements 255 erreicht wird, während die Gesamtprozesskomplexität auf einem Niveau gehalten wird, das vergleichbar ist zu konventionellen Trippelabstandslösungen.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der die äußeren oder tiefen Drain- und Sourcegebiete 251d gebildet sind, beispielsweise auf der Grundlage von Prozesstechniken, wie sie zuvor beschrieben sind. Anschließend wird ein Ätzmaske 214 über einem der Transistoren 250a, 250b gebildet, um eine individuelle Anpassung des Grades an Verringerung der Abstandshalterbreite in den Transistoren 250a, 250b zu ermöglichen. In der gezeigten Ausführungsform wird der Transistor 250b durch die Maske 214 abgedeckt, und der Transistor 250a wird in Bezug auf eine Ätzumgebung 210a freigelegt, die auf der Grundlage von im Wesentlichen den gleichen Prozessparametern eingerichtet werden kann, wie sie zuvor mit Bezug zu dem Prozess 210 beschrieben sind. Somit wird eine geeignete nasschemische Ätzchemie eingesetzt, wie dies zuvor erläutert ist, oder es wird ein beliebiger isotroper plasmaunterstützter Ätzprozess eingesetzt. Während des Prozesses 210a wird die Breite und auch damit die Höhe des Abstandshalterelements 255 zu einem gewissen Grade verringert, wie dies durch die gestrichelte Linie 255r angegeben ist. Danach wird gemäß einer anschaulichen Ausführungsform ein Implantationsprozess ausgeführt, wobei die Ätzmaske 214 als eine Implantationsmaske verwendet wird, wodurch die Drain- und Sourcezwischengebiete 251i auf Grundlage der reduzierten Breite 255r gebildet werden, wie dies zuvor beschrieben ist. Nach dem Entfernen der Ätz/Implantationsmaske 214 wird eine entsprechende Ätz/Implantationsmaske über dem Transistor 250a gebildet und ein weiterer Ätzprozess wird eingerichtet, um in geeigneter Weise die Breite des Abstandshalterelements 255 des Transistors 250b zu reduzieren. Danach wird ein entsprechender Implantationsprozess eingesetzt, um das entsprechende Drain- und Sourcezwischengebiet 251i zu definieren. Danach wird die weitere Bearbeitung fortgesetzt, wie dies zuvor beschrieben ist.
  • Folglich wird eine zusätzliche Flexibilität bei der Formung des lateralen und vertikalen Dotierstoffprofils unterschiedlicher Transistorarten erreicht, ohne dass weitere Lithographieschritte eingeführt werden, wobei lediglich ein zusätzlicher Ätzschritt erforderlich ist, wodurch ein ähnlicher Grad an Komplexität im Vergleich zu konventionellen Trippelabstandshalterlösungen erreicht wird, wobei dennoch die Gesamtprozessflexibilität deutlich gesteigert wird.
  • Mit Bezug zu den 3a bis 3b werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen ein oder mehrere zusätzliche Ätzschritte zum geeigneten Anpassen der Abstandshalterbreite gemäß einer speziellen Fertigungsphase eingerichtet werden.
  • 3a zeigt schematisch einen Transistor 350 mit einem Substrat 301, über welchem eine Halbleiterschicht 302 ausgebildet ist. Des weiteren umfasst der Transistor 350 eine Gateelektrodenstruktur 353 mit einer Gateelektrode 353b und einem Versatzabstandshalterelement 253a. Eine Gateisolationsschicht 354 trennt die Gateelektreode 353b von einem Kanalgebiet 352, das lateral zwischen Drain- und Soucegebieten 351 eingeschlossen ist, die ein Erweiterungsgebiet 351e, ein Zwischengebiet 351i und ein tiefes oder äußeres Gebiet 351d aufweisen. Des weiteren ist ein Abstandshalterelement 255 in Verbindung mit einer Ätzstoppbeschichtung 307 vorgesehen. Im Hinblick auf die bislang beschriebenen Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 200 erläutert sind. Somit wird eine detaillierte Beschreibung der jeweiligen Komponenten hier weggelassen. Der Transistor 350 kann auf der Grundlage von Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu den Transistoren 250a, 250b beschrieben sind. Insbesondere können die Drain- und Sourcegebiete 251 auf der Grundlage einer anfänglichen Abstandshalterbreite des Elements 355 gebildet werden, die geeignet so gewählt ist, dass die Position des äußeren oder tiefen Bereichs 351d vor dem Bilden des Zwischenbereichs 351i definiert wird, wie dies zuvor erläutert wird. Danach wird die Breite des Abstandshalterelements 355 auf einen geeigneten Wert entsprechend der gewünschten lateralen Position des Zwischengebiets 351 verringert. Ferner wird der Transistor 250 einem weiteren Ätzprozess 310b unterzogen, der auf Basis ähnlicher Prozessparameter und Ätzchemien eingerichtet wird, wie dies zuvor mit Bezug zu den Ätzprozessen 210, 210a erläutert ist.
  • Somit wird in einer anschaulichen Ausführungsform Flusssäure in Verbindung mit Ethylenclykol eingesetzt, um die Breite und die Höhe des Abstandshalterelements 355 zu verringern, wobei ebenfalls freigelegte Bereiche der Ätzstoppschicht 307 und der Versatzabstandshalter 353a verringert werden, jedoch mit einer reduzierten Ätzrate, wodurch ein Unterätzen des Abstandshalterelements 355 im Wesentlichen vermieden wird. Somit wird das Freilegen von Seitenwandbereichen der Gateelektrode 353b sowie ein lateraler Abstand freigelegter Bereich der Drain- und Sourcegebiete 351 in Bezug auf de Gateelektrode 353b in einer gut steuerbare Weise mittels des Ätzprozesses 310 eingestellt.
  • 3b zeigt schematisch den Transistor 350 nach dem Ende des Ätzprozesses 310b. Folglich definiert die reduzierte Breite 355f die Größe und den lateralen Abstand von Metallsilizidgebieten 305, wobei auch die reduzierte Höhe des Abstandshalters 355 für ein größeres Volumen des Metallsilizidgebiets 304 in der Gateelektrode 353b sorgt. Danach wird die weitere Bearbeitung fortgesetzt, indem ein stark verspanntes dielektrisches Material abgeschieden wird, wie dies auch zuvor erläutert ist.
  • 3c zeigt schematisch den Transistor 350 gemäß weiterer anschaulicher Ausführungsformen, in denen die Metallsilizidgebiete 304, 305 auf Basis des Seitenwandabstandshalterelements 355 gebildet werden, wie die 3a gezeigt ist, bevor der Ätzprozess 310b durchgeführt wird, wenn die entsprechende Breite als geeignet erachtet wird, um die Metallsilizidgebiete 304, 305 herzustellen. In diesem Falle wird vor dem Abscheiden eines stark verspannten Materials ein weiterer Ätzprozess 310c ausgeführt, um zumindest das Abstandshalterelement 355 beispielsweise in selektiver Weise in Bezug auf die Ätzstoppschicht 307 vor dem Abscheiden eines stark verspannten dielektrischen Materials zu entfernen. Z. B. können selektive nasschemisch Ätzrezepte eingesetzt werden, etwa Phosphorsäure und dergleichen, um damit in effizienter Weise Siliziumnitridmaterial zu entfernen, ohne die Metallsilizidgebiete 304, 305 in unerwünschter Weise zu beeinflussen.
  • Folglich wird mit einem zusätzlichen Ätzschritt ein weiter verbessertes Bauteilverhalten erreicht, wobei die Gesamtprozesskomplexität auf einem geringen Niveau im Vergleich zu konventionellen Strategien gehalten wird. D. h., während der Herstellung des Transistors 350 werden ein Abscheideprozess und zwei Ätzprozesse zur Herstellung des Abstandshalterelements 355, wie es in 3c gezeigt ist, angewendet. Somit wird im Vergleich zu einer konventionellen Trippelabstandshalterlösung, in der Abstandshalterelemente vor dem Abscheiden eines verspannten dielektrischen Materials entfernt werden, eine geringere Komplexität erreicht. Beim Ausführen des Ätzprozesses 310c wird eine weitere Verbesserung des gesamten Verformungsübertragungsmechanismus erreicht, wodurch eine ähnliche Komplexität im Vergleich zu konventionellen Strategien erreicht wird, wobei zusätzlich eine deutlich verbesserte Leistungsfähigkeit ermöglicht wird.
  • 3d zeigt schematisch den Transistor 350 nach dem Abscheiden eines verspannten dielektrischen Materials 313, das nahe an dem Kanalgebiet 352 angeordnet wird, während andererseits die Metallsilizidgebiete auf Grundlage des Abstandshalterelements 355 positioniert sind, wie es in 3c gezeigt ist.
  • Es gilt also: Die hierin offenbarten Prinzipien bieten ein verbessertes Transistorleistungsverhalten bei einem geringeren Grade an Prozesskomplexität, indem ein Seitenwandabstandshalterelemente in einem einstufigen Abscheideschritt gebildet wird und das Seitenwandabstandshalterelement zum Definieren tiefer Drain- und Sourcegebiete oder den äußersten Bereichen der jeweiligen Drain- und Sourcebereiche verwendet wird. Danach wird der Abstandshalter in der Größe durch einen gut steuerbaren Ätzprozess verringert, etwa einen nasschemischen Ätzprozess beispielsweise auf der Grundlage von Flusssäure und Etylenglykol, wodurch eine Zwischenabstandshalterbreite für eine weitere Implantationssequenz bereitgestellt wird. Somit bietet ein einzelner Abscheideprozess in Verbindung mit zwei Ätzschritten ein komplexes laterales und vertikales Dotierstoffprofil das vergleichbar ist mit Trippelabstandshalterlösungen, während auch die Menge des Metallsilizid erhöht ist, das in den Drain- und Sourcegebieten und in der Gateelektrodenstruktur gebildet wird, wobei auch zusätzlich eine größere Menge an stark verspanntem dielektrischen Material bei einem geringeren Abstand zum Kanalgebiet bereitgestellt wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Offenbarung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (21)

  1. Verfahren mit: Bilden eines Abstandshalterelements an Seitenwänden einer Gateelektrodenstruktur eines Transistors durch Bilden einer Ätzstoppschicht und einer Abstandshalterschicht und Ausführen eines anisotropen Ätzprozesses unter Anwendung der Ätzstoppschicht als Ätzstopp; Bilden erster Drain- und Sourcebereiche für Drain- und Sourcegebiete des Transistors durch Verwenden des Seitenwandabstandhalterelements als eine erste Implantationsmaske; Entfernen eines Bereichs des Abstandshalterelements, um eine erste reduzierte Breite zu erreichen; und Bilden eines Zwischenbereichs der Drain- und Sourcegebiete durch Verwenden des Abstandshalterelements mit der ersten reduzierten Breite als eine zweite Implantationsmaske.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden von Drain- und Sourceerweiterungsgebieten der Drain- und Sourcegebiete vor dem Bilden des Seitenwandabstandshalterelements.
  3. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Metallsilizids in den Drain- und Sourcegebieten auf der Grundlage des Abstandhalterelements mit der ersten reduzierten Breite.
  4. Verfahren nach Anspruch 1, wobei Entfernen eines Bereichs des Abstandshalterelements umfasst: Ausführen eines nasschemischen Ätzprozesses.
  5. Verfahren nach Anspruch 4, wobei Ausführen des nasschemischen Ätzprozesses umfasst: Verwenden von Flusssäure (HF), die in Ethylenglykol verdünnt ist.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines verspannungsinduzierenden dielektrischen Materials über dem Abstandshalterelement mit der ersten reduzierten Breite.
  7. Verfahren nach Anspruch 1, wobei das Abstandshalterelement aus einem stickstoffenthaltenden Material aufgebaut und des Beschichtungsmaterial Siliziumdioxid aufweist.
  8. Verfahren nach Anspruch 1, wobei das Abstandshalterelement aus Siliziumdioxid aufgebaut ist und das Beschichtungsmaterial ein stickstoffenthaltendes Material aufweist.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen eines Bereichs des Abstandshalterelements mit der ersten reduzierten Breite, um das Abstandshalterelement mit einer zweiten reduzierten Breite zu bilden.
  10. Verfahren nach Anspruch 9, das ferner umfasst: Bilden von Metallsilizidgebieten in den Drian- und Sourcegebietn auf der Grundlage des Abstandshalterelements mit der zweiten reduzierten Breite.
  11. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines zweiten Seitenwandabstandshalterelements an Seitenwänden einer zweiten Gateelektrodenstruktur eines zweiten Transistors und des Seitenwandabstandshalterelements in einer gemeinsamen Prozesssequenz und Entfernen eines Bereichs des zweiten Seitenwandabstandshalterelements, um das zweite Seitenwandabstandshalterelement mit einer reduzierten Breite zu bilden, die sich von der ersten reduzierten Breite des Seitenwandabstandshalterelements unterscheidet.
  12. Verfahren nach Anspruch 11, wobei Entfernen eines Bereichs des zweiten Seitenwandabstandshalterelements umfasst: Implantieren einer Dotierstoffsorte in den zweiten Transistor, während der erste Transistor mit einer Implantationsmaske abgedeckt ist, und Ausführen eines Ätzprozesses in Anwesenheit der Implantationsmaske.
  13. Verfahren mit: Bilden einer zusammenhängenden Abstandshalterschicht über einem Transistor; Ätzen der zusammenhängenden Abstandshalterschicht, um einen Seitenwandabstandshalter an einer Seitenwand einer Gateelektrodenstruktur des Transistors zu bilden; Ausführen eines ersten Implantationsprozesses, um einen ersten Teil von Drain- und Sourcegebieten des Transistors zu bilden; Reduzieren einer Seite des Seitenwandabstandshalterelements; und Ausführen eines zweiten Implantationsprozesses um einen zweiten Teil der Drain- und Sourcegebiete des Transistors zu bilden.
  14. Verfahren nach Anspruch 13, wobei Reduzieren einer Breite des Seitenwandabstandshalterelements Ausführen eines nasschemischen Prozesses umfasst.
  15. Verfahren nach Anspruch 15, wobei der nasschemische Ätzprozess auf der Grundlage von Flusssäure und Ethylenglykol ausgeführt wird.
  16. Verfahren nach Anspruch 13, das ferner umfasst: Bilden von Drain- und Sourceerweiterungsgebieten vor dem Bilden der zusammenhängenden Abstandshalterschicht.
  17. Verfahren nach Anspruch 16, das ferner umfasst: Bilden von Metallsilizidgebieten auf der Grundlage des Seitenwandabstandshalterelements mit der reduzierten Breite.
  18. Verfahren nach Anspruch 13, das ferner umfasst: weiteres Reduzieren der Breite des Seitenwandabstandshalterelements nach dem Ausführen des zweiten Implantationsprozessses.
  19. Verfahren mit: Bestimmen einer ersten Sollbreite eines Abstandshalterelements zum Definieren tiefer Drain- und Sourcegebiete einer spezifizierten Art an Transistor; Bestimmen einer zweiten Sollbreite eines Abstandshalterelements zum Definieren von Drain- und Sourcezwischengebieten der spezifizierten Art an Transistor; Bilden einer Ätzstoppschicht über einem oder mehreren Substraten, wobei jedes der einen oder der mehreren Substrate die spezifizierte Art an Transistor aufweist; Bilden einer Abstandsschicht auf der Ätzstoppschicht auf der Grundlage der ersten Sollbreite; Ätzen der Abstandsschicht, um das Abstandshalterelement unter Anwendung der Ätzstoppschicht als Ätzstopp zu bilden; Bilden tiefer Drain- und Sourcegebiete; Reduzieren einer Breite des Abstandshalterelements auf der Grundlage der zweiten Sollbreite; und Bilden der Drain- und Sourcezwischengebiete.
  20. Verfahren nach Anspruch 19, das ferner umfasst: Bestimmen einer dritten Sollbreite des Abstandshalterelements, wobei die dritte Sollbreite kleiner ist als die zweite Sollbreite, und Einstellen einer Breite des Abstandshalterelements auf der Grundlage der dritten Sollbreite und Bilden eines verspannten dielektrischen Materials über dem einen oder den mehreren Substraten.
  21. Verfahren nach Anspruch 20, wobei eine Breite des Abstandshalterelements auf der Grundlage der dritten Sollbreite eingestellt wird, nachdem Metallsilizidgebiete in den Drain- und Sourcegebieten der spezifizierten Art an Transistor gebildet sind.
DE102008016512A 2008-03-31 2008-03-31 Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz Expired - Fee Related DE102008016512B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008016512A DE102008016512B4 (de) 2008-03-31 2008-03-31 Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
US12/271,162 US7923338B2 (en) 2008-03-31 2008-11-14 Increasing stress transfer efficiency in a transistor by reducing spacer width during the drain/source implantation sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008016512A DE102008016512B4 (de) 2008-03-31 2008-03-31 Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz

Publications (2)

Publication Number Publication Date
DE102008016512A1 true DE102008016512A1 (de) 2009-10-29
DE102008016512B4 DE102008016512B4 (de) 2009-12-03

Family

ID=41111477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008016512A Expired - Fee Related DE102008016512B4 (de) 2008-03-31 2008-03-31 Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz

Country Status (2)

Country Link
US (1) US7923338B2 (de)
DE (1) DE102008016512B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012825B2 (en) * 2009-01-08 2011-09-06 Eon Silicon Solutions Inc. Method of manufacturing the double-implant nor flash memory structure
DE102009006800B4 (de) * 2009-01-30 2013-01-31 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement
US8552503B2 (en) * 2010-11-30 2013-10-08 United Microelectronics Corp. Strained silicon structure
US9716044B2 (en) * 2011-08-18 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interlayer dielectric structure with high aspect ratio process (HARP)
US9076815B2 (en) * 2013-05-31 2015-07-07 Globalfoundries Inc. Spacer stress relaxation
US20150228546A1 (en) * 2014-02-11 2015-08-13 United Microelectronics Corp. Semiconductor device and method of removing spacers on semiconductor device
DE102018106268B4 (de) 2017-11-22 2024-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-abstandshalterstrukturen für halbleiter-bauelemente und verfahren dafür
US10312348B1 (en) 2017-11-22 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof
CN114613672A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012028B2 (en) * 2004-07-26 2006-03-14 Texas Instruments Incorporated Transistor fabrication methods using reduced width sidewall spacers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180472B1 (en) * 1998-07-28 2001-01-30 Matsushita Electrons Corporation Method for fabricating semiconductor device
KR100441682B1 (ko) * 2001-06-14 2004-07-27 삼성전자주식회사 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법
KR100396895B1 (ko) * 2001-08-02 2003-09-02 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
DE102004026142B3 (de) * 2004-05-28 2006-02-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102006009272B4 (de) * 2006-02-28 2013-01-03 Globalfoundries Inc. Verfahren zur Herstellung eines verspannten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012028B2 (en) * 2004-07-26 2006-03-14 Texas Instruments Incorporated Transistor fabrication methods using reduced width sidewall spacers

Also Published As

Publication number Publication date
US7923338B2 (en) 2011-04-12
DE102008016512B4 (de) 2009-12-03
US20090246927A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
DE102008059501B4 (de) Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008049732B4 (de) Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102008063399B4 (de) Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102007004859A1 (de) SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102005046978B4 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung
DE102007004862A1 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102008049723B4 (de) Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102010064291A1 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee