DE102007004862A1 - Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust - Google Patents

Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust Download PDF

Info

Publication number
DE102007004862A1
DE102007004862A1 DE102007004862A DE102007004862A DE102007004862A1 DE 102007004862 A1 DE102007004862 A1 DE 102007004862A1 DE 102007004862 A DE102007004862 A DE 102007004862A DE 102007004862 A DE102007004862 A DE 102007004862A DE 102007004862 A1 DE102007004862 A1 DE 102007004862A1
Authority
DE
Germany
Prior art keywords
protective layer
silicon
type transistor
germanium
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007004862A
Other languages
English (en)
Other versions
DE102007004862B4 (de
Inventor
Andreas Gehring
Maciej Wiatr
Andy Wei
Thorsten Kammler
Roman Boschke
Casey Scott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007004862.0A priority Critical patent/DE102007004862B4/de
Priority to US11/778,930 priority patent/US8652913B2/en
Priority to TW097103411A priority patent/TWI478287B/zh
Priority to PCT/US2008/001292 priority patent/WO2008094653A2/en
Priority to SG2011089059A priority patent/SG177171A1/en
Priority to KR1020097018206A priority patent/KR101428766B1/ko
Priority to JP2009548303A priority patent/JP2010517323A/ja
Priority to GB0914567A priority patent/GB2459601A/en
Priority to CN2008800053158A priority patent/CN101675508B/zh
Publication of DE102007004862A1 publication Critical patent/DE102007004862A1/de
Application granted granted Critical
Publication of DE102007004862B4 publication Critical patent/DE102007004862B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch Vorsehen einer Schutzschicht auf einem Silizium/Germanium-Material mit hoher Germaniumkonzentration kann ein entsprechender Verlust eines verformten Halbleitermaterials deutlich reduziert oder sogar vollständig vermieden werden. Die Schutzschicht kann vor kritischen Reinigungsprozessen ausgeführt werden und kann beibehalten werden, bis Metallsilizidgebiete gebildet werden. Somit kann ein hoher Leistungszuwachs für p-Transistoren erreicht werden, ohne dass eine massive Überfüllung während des selektiven epitaktischen Wachstumsprozesses erforderlich ist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung integrierter Schaltungen und betrifft insbesondere Transistoren mit einem verbesserten Leistungsvermögen durch Verwenden von Silizium/Germanium (Si/Ge) in den Drain/Source-Gebieten, um damit die Ladungsträgerbeweglichkeit in dem Kanalgebiet eines PMOS-Transistors zu verbessern.
  • Beschreibung des Stands der Technik
  • Die Herstellung integrierter Schaltungen erfordert das Ausbilden einer großen Anzahl an Schaltungselementen, wobei der Feldeffekttransistor eine wichtige Komponente in modernen Logikschaltungen repräsentiert. Gegenwärtig werden mehrere Prozesstechnologien zur Herstellung von Feldeffekttransistoren eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, und dergleichen, die CMOS-Technologie aktuell eine der vielversprechendsten Lösungen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder die Leistungsaufnahme und/oder die Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte PN-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Ausbilden eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Ausdehnung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Kombination mit der Fähigkeit, rasch einen leitenden Kanal und der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die Gesamtleitfähigkeit des Kanalgebiets im Wesentlichen das Leistungsverhalten der MOS-Transistoren. Damit wird die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – zu einem wesentlichen Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Die ständige Verringerung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um nicht die Vorteile unerwünschterweise aufzuheben, die durch das ständige Reduzieren der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise wird es mit abnehmender Kanallänge zunehmend schwierig, das Kanalgebiet zu steuern, was auch als Kurzkanaleffekte bezeichnet wird. Daher wurden diverse Entwurfsmaßnahmen, etwa anspruchsvolle Dotierstoffprofile, eine erhöhte kapazitive Kopplung der Gateelektrode an das Kanalgebiet, und dergleichen entwickelt, wobei einige dieser Eigenschaften die Ladungsträgerbeweglichkeit in dem Kanalgebiet negativ beeinflussen können. Angesichts dieser Situation und da die ständige Reduzierung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, das Anpassen und möglicherweise das Neuentwickeln äußert komplexer Prozesstechniken erfordert, wurde auch vorgeschlagen, die Leitfähigkeit der Transistorelemente zu erhöhen, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine gegebene Kanallänge erhöht wird, wodurch die Möglichkeit geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar mit dem Fortschreiten zu einem zukünftigen Technologiestandard ist, während viele der zuvor genannten Prozessanpassungen, die mit der Größenreduzierung der Bauelemente verknüpft sind vermieden oder zumindest hinausgeschoben werden können.
  • Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem beispielsweise eine Zugverspannung oder Druckverspannung erzeugt wird, um damit eine entsprechende Verformung in dem Kanalgebiet zu erzeugen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer uniaxialen Zugverformung in dem Kanalgebiet entlang des Kanals die Beweglichkeit von Elektronen, was sich wiederum direkt in einem entsprechenden Anstieg der Leitfähigkeit von n-Kanaltransistoren ausdrückt. Andererseits wird durch eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöht, wodurch die Möglichkeit geboten wird, das Leistungsverhalten von p-Transistoren zu verbessern. Das Einführen einer Verspannungs- oder Verformungstechnologie in den Herstellungsablauf integrierter Schaltungen ist ein äußerst vielversprechender Ansatz für künftige Bauteilgenerationen, da beispielsweise verformtes Silizium als eine „neue Art" an Halbleitermaterial betrachtet werden kann, das die Herstellung schneller leistungsfähiger Halbleiterbauelemente ermöglicht, ohne dass neue teuere Halbleitermaterialien und für diese neue Materialien angepasste Fertigungstechnologien erforderlich sind.
  • Ein effizienter Mechanismus zum Verbessern der Löcherbeweglichkeit von PMOS-Transistoren kann vorgesehen werden, indem eine verformte Silizium/Germanium-Schicht in den Drain- und Sourcegebieten der p-Kanaltransistoren ausgebildet wird, wobei die kompressiv verformten Drain- und Sourcegebiete eine uniaxiale Verformung in dem benachbarten Siliziumkanalgebiet hervorrufen. Dazu werden die Drain- und Sourcegebiete der PMOS-Transistoren selektiv ausgespart, während die NMOS-Transistoren maskiert sind, und nachfolgend wird die Silizium/Germaniumschicht selektiv in dem PMOS-Transistor durch epitaktisches Aufwachsen gebildet. Obwohl diese Technik deutlich Vorteile im Hinblick auf einen Leistungszuwachs des PMOS-Transistors und damit des gesamten CMOS-Bauelements bietet, wenn eine geeignete Gestaltung verwendet wird, die den Leistungszuwachs des PMOS-Transistors in geeigneter Weise ausgleicht, erhält man dennoch einen Leistungszuwachs, der in anspruchsvollen Anwendungen kleiner als erwartet ist, wenn höhere Germaniumkonzentrationen verwendet werden, um damit den Verformungspegel in dem Kanalgebiet zu erhöhen und damit die Löcherbeweglichkeit zu verbessern.
  • Mit Bezug zu 1a bis 1c wird nunmehr ein typischer Prozessablauf detaillierter beschrieben, um die in der konventionellen Prozessstrategie beteiligten Probleme darzustellen, wenn moderat hohe Germaniumkonzentrationen verwendet werden.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentieren kann, um darauf eine im Wesentlichen kristalline Siliziumschicht 102 zu bilden. Beispielsweise repräsentieren das Substrat 101 und die Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration, wobei die Halbleiterschicht 102 direkt auf einer entsprechenden vergrabenen isolierenden Schicht (nicht gezeigt) gebildet ist, die aus einem beliebigen geeigneten Material aufgebaut ist, etwa Siliziumdioxid, und dergleichen. Ferner umfasst in dieser Fertigungsphase das Halbleiterbauelement 100 einen ersten Transistor 110p und einen zweiten Transistor 110n, die einen p-Transistor bzw. einen n-Transistor repräsentieren. In dieser Fertigungsphase umfassen der erste und der zweite Transistor 110p, 110n jeweils eine Gateelektrode 111, die auf einer entsprechenden Gateisolationsschicht 112 gebildet ist, die die Gateelektroden 111 von entsprechenden Kanalgebieten 113 trennt, die einen Teil eines entsprechenden „aktiven Gebiets" der Halbleiterschicht 102 repräsentieren, in denen Drain- und Sourcegebiete in einer späteren Phase zu bilden sind. Somit sollte der Begriff „aktives Gebiet" im Zusammenhang mit einem Transistorelement als ein Halbleitergebiet verstanden werden, das ein spezielles Dotierstoffprofil zum Einstellen der Gesamtleitfähigkeit des Halbleitermaterials aufweist, wobei mindestens ein PN-Übergang vorgesehen wird. Des weiteren besitzen die entsprechenden Gateelektroden 111 an ihren oberen Flächen entsprechende Deckschichten 104, etwa Siliziumnitridschichten, und dergleichen.
  • Wie zuvor erläutert ist, kann das Leistungsverhalten von p-Transistoren deutlich verbessert werden, indem ein entsprechendes Silizium/Germanium-Material in dem aktiven Gebiet des Transistors vorgesehen wird, um damit eine entsprechende Verformung in dem jeweiligen Kanalgebiet hervorzurufen. Um das Silizium/Germanium-Material in dem entsprechenden aktiven Gebiet in geeigneter Weise zu positionieren, wird das Bauelement 100 vorbereitet, um damit entsprechende Vertiefungen in dem ersten Transistor 110p benachbart zu der Gateelektrode 111 zu bilden. Zu diesem Zweck werden entsprechende Abstandselemente 103s an Seitenwänden der Gateelektrode 111 des Transistors 110p vorgesehen, um zusammen mit der entsprechenden Deckschicht 104 einen zuverlässigen Einschluss der Gateelektrode 111 während eines nachfolgenden Ätzprozesses zu ermöglichen. Da eine entsprechende Vertiefung und das Silizium/Germanium-Material in dem n-Kanaltransistor 110n nicht erforderlich sind, wird eine entsprechende Abstandsschicht 103 gebildet, um damit die Gateelektrode 111 und die entsprechenden Bereiche der Halbleiterschicht 102 benachbart zu der Gateelektrode 111 in dem Transistor 110n abzudecken. Ferner kann eine entsprechende Lackmaske 105 vorgesehen werden, um den zweiten Transistor 110n einschließlich der Abstandsschicht 103 abzudecken.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Ausbildung entsprechender Isolationsstrukturen (nicht gezeigt) und dem Erzeugen eines gewünschten vertikalen Dotierstoffprofils in der Halbleiterschicht 102, wie dies für das Transistorverhalten des ersten und des zweiten Transistors 110p, 110n erforderlich ist, wird die Gateisolationsschicht durch Abscheiden und/oder Oxidation gebildet, woran sich das Abscheiden eines geeigneten Gateelektrodenmaterials anschließt. Danach werden anspruchsvolle Strukturierungsprozesse ausgeführt, die moderne Photolithographieprozesse, anspruchsvolle Ätztechniken und dergleichen enthalten, um damit die Gateelektroden 111 und die Gateisolationsschichten 112 zu erhalten. In der gleichen Prozesssequenz können auch die Deckschichten 104 strukturiert werden, die auch als eine antireflektierende Beschichtung (ARC) während der entsprechenden anspruchsvollen Lithographiesequenzen verwendet werden können. Danach wird die Abstandsschicht 103 abgeschieden, beispielsweise auf der Grundlage gut etablierter plasmaunterstützter CVD-(chemische Dampfabscheide-)Verfahren, wodurch die Abstandsschicht 103 mit einer geeigneten Schichtdicke bereitgestellt wird. Die Abstandsschicht 103 kann auf der Grundlage eines geeigneten Materials mit einer hohen Ätzselektivität für einen nachfolgenden Ätzprozess zur Herstellung entsprechender Vertiefungen oder Aussparungen in dem ersten Transistor 110p gebildet werden, wobei z. B. Siliziumnitrid effizient eingesetzt werden kann. Als nächstes wird die Lackmaske 105 unter Anwendung von Lithographieverfahren hergestellt, und anschließend wird ein anisotroper Ätzprozess 106 ausgeführt, um das Material der Abstandsschicht 103 von horizontalen Bereichen des ersten Transistors 110p zu entfernen, wodurch die Abstandshalter 103s geschaffen werden, deren Breite somit im Wesentlichen durch die anfängliche Schichtdicke der Abstandsschicht 103 und die Prozessparameter des Ätzprozess 106 bestimmt ist.
  • Danach wird ein weiterer Ätzprozess auf der Grundlage eines gut etablierten Ätzrezepts ausgeführt, um freiliegendes Siliziummaterial von der Halbleiterschicht 102 selektiv zu dem Material der Abstandsschicht 103 und den Abstandshaltern 103s zu entfernen. Der entsprechende Ätzprozess kann als ein im Wesentlichen anisotroper Prozess ausgeführt werden oder kann ein gewisses Maß an Isotropie zumindest in einer fortgeschrittenen Phase des Ätzprozesses in Abhängigkeit von den Bauteilerfordernissen aufweisen. Somit wird entsprechendes Siliziummaterial entfernt, wie dies durch die gestrichelten Linien angegeben ist, wobei in einer SOI-Konfiguration zumindest ein Minimum an kristallinem Siliziummaterial beibehalten wird, das dann als eine Wachstumsschablone während der weiteren Bearbeitung des Bauelements 100 dient.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Das Halbleiterbauelement 100 ist der Einwirkung einer Abscheideumgebung ausgesetzt, in der entsprechende Prozessparameter geeignet eingestellt sind, um damit ein selektives epitaktisches Aufwachsen von Silizium/Germanium-Material 117 zu erreichen, wobei eine Abscheidung auf dielektrischen Materialien, etwa der Abstandsschicht 103 und den Abstandshaltern 103s und der Deckschicht 104 im Wesentlichen vermieden wird. Folglich wird das entsprechende Silizium/Germanium-Material im Wesentlichen innerhalb der zuvor gebildeten Vertiefungen oder Aussparungen aufgewachsen, wobei das Silizium/Germanium-Material 117 im Wesentlichen die gleiche Gitterkonstante wie das verbleibende Siliziummaterial, das als eine Wachstumsschablone dient, annimmt. Folglich wird nach dem Auffüllen der Vertiefungen das entsprechende Silizium/Germanium-Material 117 in Form eines verformten Materials bereitgestellt, da die natürliche Gitterkonstante des Silizium/Germaniums geringfügig größer ist im Vergleich zu dem Gitterabstand im Silizium. Daher wird eine entsprechende Verspannungskomponente auf das Kanalgebiet 113 ausgeübt, wodurch eine entsprechende kompressive Verformung darin erzeugt wird. Da das Maß an Gitterfehlanpassung zwischen der natürlichen Gitterkonstante des Silizium/Germanium-Materials 117 und dem Siliziummaterial im Wesentlichen die schließlich erreichte Verformung in dem Kanalgebiet 113 bestimmt, wird typischerweise eine moderat hohe Germaniumkonzentration von ungefähr 20 Atomprozent oder höher in dem Material 117 im Hinblick auf eine weitere Leistungssteigerung für den Transistor 110p erzeugt. Danach werden die entsprechenden Abstandshalter 103s und die Abstandsschicht 103 entfernt und es werden weitere Bearbeitungsprozesse ausgeführt, um die Transistoren 100n, 100p fertigzustellen.
  • 1c zeigt schematisch das Bauelement 100 in einem weiter fortgeschrittenen Herstelldungsstadium. Dabei umfassen die Transistoren 110n, 110p entsprechende Drain- und Source-Gebiete 114, die ein geeignetes laterales und vertikales Dotierstoffprofil entsprechend den Bauteilerfordernissen aufweisen. Zu diesem Zweck wird eine entsprechende Abstandshalterstruktur 115 vorgesehen, um als eine geeignete Implantationsmaske während vorhergehender Implantationssequenzen zu dienen, um die Drain- und Sourcegebiete 114 zu bilden. Jedoch kann in dem p-Kanaltransistor 110p das Drain- und Sourcegebiet 114 ein deutlich geringeres Höhenniveau im Vergleich zu dem n-Kanaltransistor 110n aufweisen. Die entsprechende Vertiefung 117r kann daher zu einer deutlich geringeren Leistungszunahme oder sogar zu einem beeinträchtigten Leistungsverhalten im Vergleich zu einem Bauelement mit einer geringeren Germanium-Konzentration für ansonsten identischen Aufbau führen, da im Allgemeinen der Betrag an Verformung, der in dem Kanalgebiet 113 hervorgerufen wird, deutlich geringer ist, da die horizontale Verspannungskomponente, die durch das verformte Silizium/Germanium-Material 117 hervorgerufen wird, bei einem deutlich geringeren Höhenniveau ausgeübt wird, wodurch die entsprechende Verformung, die unmittelbar unter der entsprechenden Gateisolationsschicht 112 auftritt, verringert wird. Ferner kann mit dem fehlenden Silizium/Germaniummaterial auch ein merklicher Anteil an Dotierstoffen verloren gehen, wodurch die erwartete Leistungssteigerung auf Grund der geringeren Leitfähigkeit der Drain- und Source-Gebiete 114 weiter verringert wird. Es zeigt sich, dass die Größe der entsprechenden Vertiefung 117r mit dem Betrag der Konzentration an Germanium in dem Material 117 korreliert sein kann, wodurch die vorteilhafte Wirkung einer erhöhten Gitterfehlanpassung zwischen dem Silizium/Germanium-Material 117 und dem anfänglichen Siliziummaterial bei hohen Germaniumkonzentrationen kompensiert oder sogar überkompensiert werden kann.
  • Die vorliegende Offenbarung richtet sich an diverse Bauelemente und Verfahren, die einige oder alle der zuvor genannten Probleme lösen oder zumindest verringern können.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand eine verbesserte Technik zur Herstellung von Transistorbauelementen auf der Grundlage eines verformten Silizium/Germanium-Materials, wobei der unerwünschte Materialverlust während der Fertigungsprozesse verringert werden kann. Es wurde erkannt, dass gewisse Fertigungsprozesse und insbesondere entsprechende Reinigungsschritte für einen merklichen Materialverlust in Bereichen verantwortlich sind, in denen eine moderat hohe Germaniumkonzentration in das Siliziummaterial eingebaut wird. Beispielsweise kann für Germaniumkonzentrationen über 20 Atomprozent ein deutlich geringerer Leistungsgewinn auftreten, was durch eine beeinträchtigte Verformungsübertragung und einen entsprechenden Dotierstoffverlust hervorgerufen wird. Gemäß der hierin offenbarten Strategie können der entsprechenden Materialverlust und die damit verknüpften Vorteile im Wesentlichen vermieden oder zumindest reduziert werden, indem eine geeignete Schutzschicht vor dem Ausführen kritischer Prozessschritte gebildet wird, etwa vor Reinigungsprozessen, um damit das darunter liegende Silizium/Germanium-Material vor entsprechenden aggressiven Chemikalien zu schützen. Somit kann ein entsprechender Verlust von Dotierstoffen deutlich reduziert oder vermieden werden, während gleichzeitig das Höhenniveau des verspannungsinduzierenden Silizium/Germanium-Materials an das Höhenniveau des Kanalgebiets angepasst werden kann.
  • Gemäß einer anschaulichen Ausführungsform umfasst ein Verfahren das Bilden eines verformten Silizium/Germanium-Materials in einer Vertiefung, die benachbart zu einer maskierten Gateelektrode eines p-Transistors ausgebildet ist. Das Verfahren umfasst ferner das Bilden einer Schutzschicht auf dem verformten Silizium/Germanium-Material und das Bilden von Drain- und Sourcegebieten in dem p-Transistor bei Anwesenheit der Schutzschicht.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform umfasst ein Verfahren das selektive Bilden einer Schutzschicht auf einem Silizium/Germaniummaterial, das in einem aktiven Gebiet eines p-Transistors gebildet ist. Das Verfahren umfasst ferner das Bilden von Drain- und Sourcegebieten in dem aktiven Gebiet des p-Transistors und in einem aktiven Gebiet eines n-Transistors, während die Schutzschicht selektiv das Silizium/Germanium-Materials bedeckt.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform umfasst ein Verfahren das Abscheiden einer Schutzschicht auf einem Silizium/Germaniummaterial, das in einem aktiven Gebiet eines p-Transistors ausgebildet ist. Ferner werden zumindest einige Fertigungsprozesse in Anwesenheit der Schutzschicht ausgeführt. Danach wird die Schutzschicht vor dem Herstellen eines Metallsilizids in dem p-Transistor entfernt.
  • Kurze Beschreibung der Zeichnungen
  • Diverse Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements mit einem p-Transistor und einem n-Transistor während eines konventionellen Prozessablaufs zeigen, in welchem ein verformtes Silizium/Germanium-Material in dem p-Transistor eingebaut wird, wodurch sich ein deutlicher Materialverlust ergibt;
  • 2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements mit einem p-Kanaltransistor zeigen, der ein verformtes Silizium/Germanium-Material erhält, das selektiv von einer Schutzschicht gemäß anschaulicher Ausführungsformen bedeckt wird.
  • 2c bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements mit einem p-Transistor zeigen, der ein Silizium/Germanium-Material mit hoher Konzentration erhält, wobei eine Schutzschicht durch Oxidation in freiliegenden n-Transistoren und p-Transistoren mit einem nachfolgenden Entfernen von Oxid gemäß anschaulicher Ausführungsformen gebildet wird.
  • 2f bis 2h schematisch Querschnittsansichten eines p-Transistors während diverser Fertigungsphasen bei der Herstellung eines Silizium/Germanium-Materials mit einer moderat geringen Überschusshöhe zeigen, um einen Materialverlust, der durch die Herstellung einer Schutzschicht hervorgerufen wird, gemäß noch weiterer anschaulicher Ausführungsformen zu kompensieren;
  • 3a bis 3c schematisch Querschnittsansichten eines p-Transistors während diverser Fertigungsphasen bei der Herstellung eines Silizium/Germanium-Materials auf Grundlage einer effizienten Schutzschicht zeigen, die durch einen Abscheideprozess gemäß noch weiterer anschaulicher Ausführungsformen gebildet wird.
  • Detaillierte Beschreibung
  • Obwohl der hierin offenbarte Gegenstand in Bezug auf Ausführungsformen beschrieben wird, die in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügte Patentansprüche definiert ist.
  • Im Allgemeinen bietet der hierin offenbarte Gegenstand effiziente Fertigungsverfahren, die eine deutliche Verringerung der nachteiligen Auswirkungen auf das Leistungsverhalten von p-Transistoren ermöglichen, wenn Silizium/Germanium- Materialien in den entsprechenden Drain- und Sourcebereichen in einer hohen Konzentration an Germanium verwendet werden. Wie zuvor erläutert ist, kann man bei Germaniumkonzentrationen von 20% und höher, was im Hinblick auf das Verbessern des entsprechenden verformungsinduzierenden Mechanismus wünschenswert ist, in konventionellen Techniken eine deutliche geringere Leistungszunahme oder sogar eine geringere Leistung beobachten. Um den entsprechenden Materialverlust während der Ausbildung von p-Transistoren zu reduzieren, wird hierin eine effiziente Schutzschicht in einem geeigneten Fertigungsstadium vorgesehen, um damit einen unerwünschten Dotierstoffverlust und eine Beeinträchtigung des entsprechenden verformungsinduzierenden Mechanismus zu verringern oder im Wesentlichen zu vermeiden. In einigen Aspekten wird die entsprechende Schutzschicht in einer selbstjustierenden Weise gebildet, um damit die relevanten Bereiche in dem p-Transistor mit der Schutzschicht zu bedecken, während andere Bauteilbereiche im Wesentlichen nicht beeinflusst werden, etwa in n-Transistoren und dergleichen. Auf diese Weise können gut etablierte Prozessstrategien für die n-Transistoren verwendet werden, während gleichzeitig eine deutliche Verbesserung des p-Transistorleistungsverhaltens mit nur geringen Prozessanpassungen erreicht werden kann. Beispielsweise kann in einigen Ausführungsformen ein entsprechendes selbstjustierendes Verhalten des Prozesses zur Herstellung der Schutzschicht auf der Grundlage eines geeignet gestalteten Oberflächenmodifizierungsprozesses erreicht werden, etwa eines Oxidationsprozesses, wobei ein entsprechendes Maskierungsmaterial, wie es typischerweise während des selektiven epitaktischen Wachstumsprozesses vorgesehen wird, auch effizient als eine Oxidationsmaske verwendet werden kann. In anderen Aspekten kann die deutlich unterschiedliche Oxidationsrate von Silizium/Germanium-Material, das eine hohe Germanium-Konzentration enthält, im Vergleich zu Silizium und Polysiliziummaterialien ausgenutzt werden, um Oxidschichten mit unterschiedlicher Dicke in einem p-Transistor und einem n-Transistor zu bilden. In einigen anschaulichen Ausführungsformen kann ein minimaler zusätzlicher Verbrauch von Silizium/Germanium-Material während einer entsprechenden Oberflächenbehandlung des Silizium/Germanium-Materials durch eine moderate Zunahme der Füllhöhe während des epitaktischen Wachstumsprozesses kompensiert werden. Da der entsprechende Verbrauch des Silizium/Germanium-Materials während der Oberflächenmodifizierung, etwa während einer Oxidation, deutlich kleiner ist als in konventionellen Strategien, wie dies beispielsweise mit Bezug zu den 1a bis 1c beschrieben ist, kann dennoch eine deutliche Prozessmodifizierung und ein Durchsatzverlust im Wesentlichen vermieden werden, da die zusätzliche Prozesszeit, die für die Kompensation des Materialverbrauchs bei der Herstellung der Schutzschicht erforderlich ist, deutlich kleiner sein kann im Vergleich zu einer entsprechenden Kompensation des Materialverlust ohne eine Schutzschicht, wie dies in der konventionellen Prozesstechnik der Fall ist. In noch anderen anschaulichen Ausführungsformen kann eine effiziente Schutzschicht durch Abscheideverfahren erreicht werden, die im Wesentlichen kein Silizium/Germanium-Material nach dem Abscheiden verbrauchen, wodurch ein hohes Maß an Kompatibilität mit einer konventionellen Prozessstrategie erreicht wird, wobei negative Einflüsse auf das p-Transistorverhalten bei Verwendung hoher Germaniumkonzentrationen vermieden oder zumindest deutlich reduziert werden können.
  • Mit Bezug zu den 2a bis 3c werden nunmehr weitere anschauliche Ausführungsformen der Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einem ersten Transistor 210p, der einen p-Transistor repräsentieren kann, und einem Transistor 210n, der einen n-Transistor oder ein anderes Transistorelement oder Bauelement repräsentieren kann, das kein Silizium/Germanium-Material erhält. Das Halbleiterbauelement 200 umfasst ein Substrat 201 in Form eines beliebigen geeigneten Trägermaterials zur Herstellung einer entsprechenden siliziumbasierten Halbleiterschicht 202, die auch andere Komponenten, etwa Germanium, und dergleichen in Abhängigkeit von dem Bauteilerfordernissen aufweisen kann. In einigen anschaulichen Ausführungsformen repräsentieren die Halbleiterschicht 202 und das Substrat 201 eine SOI-Konfiguration, wobei der Einfachheit halber ein entsprechende vergrabene isolierende Schicht, etwa eine Siliziumdioxidschicht, und dergleichen, in 2a nicht gezeigt ist. In anderen Fällen repräsentiert das Halbleiterbauelement 200 eine Vollsubstartkonfiguration, wobei die Halbleiterschicht 202 in einem oberen Bereich eines im Wesentlichen kristallinen Substratmaterials repräsentiert. Es sollte beachtet werden, dass das Halbleiterbauelement 200 unterschiedliche Bauteilgebiete mit unterschiedlicher Architektur entsprechend den Bauteilerfordernissen aufweisen kann. Beispielsweise können SOI-Gebiete und Vollsubstratgebiete gemeinsam in dem Halbleiterbauelement 200 vorgesehen sein, wobei beispielsweise Transistoren mit hohem Leistungsvermögen in einer SOI-Konfiguration vorgesehen werden, während andere Bauteilbereiche, etwa statische RAM-Bereiche moderner Mikroprozessoren, und dergleichen auf der Grundlage einer Vollsubstratarchitektur gebildet werden können.
  • Die Transistoren 210p, 210n enthalten in dieser Fertigungsphase entsprechende Gateelektroden 211, die auf entsprechenden Gateisolationsschichten 212 ausgebildet sind, die die Gateelektroden 211 von entsprechenden Kanalgebieten 213 trennen. Wie zuvor erläutert ist, repräsentiert das Kanalgebiet 213 einen Teil eines entsprechenden aktiven Gebiets entsprechend dem jeweiligen Transistorelement, wobei das aktive Gebiet in der Halbleiterschicht 202 beispielsweise auf der Grundlage geeigneter Isolationsstrukturen (nicht gezeigt), etwa flacher Grabenisolationen, und dergleichen, definiert ist. Des weiteren bedecken entsprechende Deckschichten die oberen Flächen der Gateelektroden 211, wobei die Gateelektrode 211 des p-Transistors 210 durch entsprechende Seitenwandabstandshalter 203s bedeckt ist, während der zweite Transistor 210n vollständig von einer Abstandsschicht 203 bedeckt ist.
  • Die Komponenten des ersten und des zweiten Transistors 210p, 210n, die bislang beschrieben sind, können auf der Grundlage von im Wesentlichen den gleichen Prozessverfahren hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. D. h., nach der Herstellung der Gateisolationsschichten 212 und der Gateelektroden 211 einschließlich der entsprechenden Deckschichten 204 wird die Abstandsschicht 203a abgeschieden und in dem ersten Transistor 210p so geätzt, dass die Abstandshalter 203s gebildet werden, die in Verbindung mit der Abstandsschicht 203 als eine Wachstumsmaske nach der Herstellung entsprechender Vertiefungen in dem ersten Transistor 210p dienen, wie dies zuvor beschrieben ist, woran sich ein selektiver epitaktischer Wachstumsprozess zur Herstellung eins Silizium/Germanium-Materials 217 anschließt. In einigen anschaulichen Ausführungsformen ist die Germaniumkonzentration des Materials 217 höher als ungefähr 20 Atomprozent, um eine moderat hohe Verformung in dem benachbarten Kanalgebiet 213 zu erzielen. Nach dem entsprechenden selektiven epitaktischen Wachstumsprozess wird das Bauelement 200 mittels eines Oberflächenmodifizierungsprozesses 221 behandelt, um eine entsprechende Schutzschicht 220 selektiv auf dem Silizium/Germanium-Material 217 zu bilden. In einer anschaulichen Ausführungsform repräsentiert der Oberflächenmodifizierungsprozess 221 einen Oxidationsprozess, der in einer oxidierenden Umgebung auf der Grundlage einer entsprechenden Gasatmosphäre ausgeführt wird. Beispielsweise kann der Prozess 221, wenn er als ein Oxidationsprozess ausgeführt wird, eine Behandlung bei erhöhten Temperaturen in einer entsprechenden Gasumgebung mit Sauerstoff umfassen, um damit ein entsprechendes Silizium/Germanium-Oxidwachstum zur Bildung der Schutzschicht 220 in Gang zu setzen. Da entsprechende Oxidationwachstumsraten für kristallines Silizium/Germanium- Material für diverse Germaniumkonzentrationen im Voraus bekannt sind oder die entsprechenden Werte auf der Grundlage entsprechender Experimente bestimmt werden können, kann eine Dicke der Schutzschicht 220, wenn diese auf der Grundlage eines Oxidationsprozesses gebildet wird, effizient durch die Prozessparameter des Prozesses 221 gesteuert werden. Beispielsweise kann für ansonsten gut definierte Prozessparameter, etwa Temperatur, Sauerstoffkonzentration, die entsprechende Behandlungszeit gesteuert werden, um eine gewünschte Schichtdicke für die Schicht 220 zu erreichen. In einigen anschaulichen Ausführungsformen wird eine Dicke von ungefähr 20 Angstrom bis 100 Angstrom in Abhängigkeit von den Prozesserfordernissen eingestellt. Geeignete Werte für die Dicke der Schicht 220, abhängig von deren Materialzusammensetzung, können durch entsprechende Testmessungen bestimmt werden, in denen mehrere Fertigungsprozesse, die zuvor als Ursache für einen signifikanten Materialverlust in dem Silizium/Germanium-Gebiet 217 erkannt wurden, bei Anwesenheit einer entsprechenden Testschicht ausgeführt werden, um einen entsprechenden Materialabtrag während dieser Fertigungsprozesse zu bestimmen, wodurch ein geeigneter Solldickenwert für die entsprechende Fertigungssequenz und die Materialzusammensetzung der Schicht der betreffenden Schicht 220 erhalten wird.
  • In anderen anschaulichen Ausführungsformen wird der Oberflächenmodifizierungsprozess 221 als ein beliebiger anderer geeigneter Oxidationsprozess ausgeführt, beispielsweise auf der Grundlage eines Sauerstoffplasmas, und dergleichen. In noch anderen Fällen wird die Oxidation 221 auf der Grundlage eines nasschemischen Prozesses ausgeführt, wobei sogar im Wesentlichen selbstbegrenzende Prozesse verwendet werden können, wodurch ebenso für ein hohes Maß an Steuerbarkeit für die entsprechende Dicke der Schicht 220 gesorgt ist. Folglich wird lediglich ein geringer Anteil des Silizium/Germaniummaterials 217 im Vergleich zu dem Materialverlust, der bei nicht geschütztem Silizium/Germanium auftritt, durch die Oberflächenmodifizierung 221 „verbraucht". In anderen anschaulichen Ausführungsformen umfasst der Modifizierungsprozess 221 zusätzlich oder alternativ zu einem Oxidationsprozess weitere Prozesse, um der Schutzschicht 220 eine deutlich größere Widerstandsfähigkeit in Bezug auf den Materialabtrag während der nachfolgenden Fertigungsprozesse zu verleihen. Beispielsweise kann die Behandlung 221 eine entsprechende Implantation oder Plasmabehandlung zum Einbau von Kohlenstoff in den Oberflächenbereich des Silizium/Germanium-Materials beinhalten, um ein Siliziumkarbid-artiges Material zu schaffen, das eine hohe Widerstandsfähigkeit gegen eine Vielzahl nasschemischer Ätzrezepte aufweist. Des weiteren kann eine Sauerstoffplasmabehandlung ausgeführt werden, um den entsprechenden Oberflächenbereich zu verdichten, wobei lediglich ein sehr kleiner Anteil an Silizium/Germanium-Material 217 verbraucht wird.
  • Nach dem Bilden der Schutzschicht 220 auf dem Silizium/Germanium-Material 217 in selektiver Weise, können weitere Verarbeitungsprozesse entsprechend den Prozesserfordernissen ausgeführt werden. D. h., die maskierenden Materialien, d. h. die Abstandshalter 203s, die Deckschichten 204 und die Abstandsschicht 203 können selektiv zu Silizium und der Schutzschicht 220 entfernt werden. Z. B. sind äußerst selektive Ätzrezepte im Stand der Technik für Silizium, Siliziumdioxid und Siliziumnitrid bekannt. Auch ein geringes Maß an Materialabtrag der Schutzschicht 220 beeinflusst die weitere Verarbeitung nicht negativ, da ein entsprechender Materialverlust berücksichtigt werden kann, wenn die entsprechende Solldicke der Schutzschicht 220 in geeigneter Weise festgelegt wird. Danach können weitere Fertigungsprozesse ausgeführt werden, die beispielsweise entsprechende Reinigungsprozesse, Sequenzen mit Lackherstellung und Lackentfernung enthalten können, die einen deutlichen Einfluss auf nicht geschützte Silizium/Germaniummaterialien ausüben können, insbesondere wenn hohe Germaniumkonzentrationen vorhanden sind, wie dies zuvor erläutert ist. Es sollte beachtet werden, dass viele dieser Prozesse eine ausgeprägte Variabilität aufweisen, insbesondere bei entsprechenden Reinigungsprozessen, die in konventionellen Strategien zu einer deutlichen Variation des beobachteten Materialverlust führen können, wodurch auch entsprechende Bauteilfluktuationen auftreten, selbst wenn der Materialverlust durch eine deutliche Erhöhung der Dicke des anfänglich epitaktisch aufgewachsenen Silizium/Germanium-Materials kompensiert werden soll. Folglich können gemäß dem Vorsehen der Schutzschicht 220 entsprechende Variationen in den Fertigungsprozessen durch die Schichten 220 aufgenommen werden, ohne im Wesentlichen das darunter liegende Silizium/Germanium-Material 217 zu beeinflussen. Somit kann ein gut definierter und geringer Materialabtrag während der Behandlung 221 vor weiteren kritischen Prozessen im Vergleich zu einem signifikanten Materialverlust in dem konventionellen Prozessablauf für deutlich verbesserte Prozessstabilität und Leistungsgleichmäßigkeit des Bauelements 210p sorgen.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem die entsprechenden Transistoren 210p, 210n entsprechende Seitenwandabstandshalterstrukturen 215 und Drain- und Sourcegebiete 214 entsprechend den Bauteilerfordernissen aufweisen. Die Drain- und Sourcegebiete 214 können auf der Grundlage entsprechender Implantationssequenzen gebildet werden, wobei in dem p-Kanaltransistor 210p entsprechende Prozessparameter, etwa die Implantationsenergie und Dosis angepasst werden, um damit der Anwesenheit der Schutzschicht 220 Rechnung zu tragen. Es sollte beachtet werden, dass eine Dicke 220t der Schicht 220 nach entsprechenden aggressiven Reinigungsprozessen in anderen Fertigungsschritten im Vergleich zu anfänglichen Schichtdicken auf Grund des entsprechenden Materialabtrags reduziert sein kann, wobei eine derartige geringere Dicke berücksichtigt werden kann, wenn geeignete Prozessparameter für den Implantationsprozess ermittelt werden. Beispielsweise kann der tatsächliche Materialabtrag während der vorhergehenden Prozesse effizient auf der Grundlage einer Schichttiefenmessung bestimmt werden, die an entsprechenden Messstellen ausgeführt wird, auf denen die Schutzschicht 220 ausgebildet ist. Somit können selbst stark variierende Bedingungen während vorhergehender Prozesse kompensiert werden, wodurch die Prozess- und Bauteilgleichmäßigkeit weiter verbessert werden.
  • Folglich kann das in 2b gezeigte Halbleiterbauelement 200 auf der Grundlage gut etablierter Prozessstrategien hergestellt werden, wobei geringe Modifizierungen entsprechender Implantationssequenzen angewendet werden können, um damit in geeigneter Weise das Dotierstoffprofil der Drain- und Sourcegebiete 214 des Transistors 210p zu gestalten. Danach wird die Schutzschicht 220 beispielsweise auf der Grundlage eines selektiven isotropen oder anisotropen Ätzprozesses entfernt, wofür entsprechende Ätzchemien im Stand der Technik gut etabliert sind. In einigen anschaulichen Ausführungsformen wird die Schutzschicht 220 durch einen stark isotropen Ätzprozess entfernt, wodurch ein gewisses Maß an Unterätzung der Abstandshalterstruktur 215 erreicht wird. Folglich kann ein entsprechendes Metallsilizid, das in den Drain- und Sourcegebieten 214 und der Gateelektrode 211 in einer späteren Fertigungsphase hergestellt wird, näher an dem Kanalgebiet 213 angeordnet werden, ohne dass eine Entfernung der Abstandshalterstruktur 215 erforderlich ist. In anderen anschaulichen Ausführungsformen wird die Abstandshalterstruktur 215 oder zumindest ein Teil davon vor oder nach dem Entfernen der Schutzschicht 220 entfernt und nachfolgend werden entsprechende Metallsilizidgebiete gebildet.
  • Mit Bezug zu den 2c bis 2e werden weitere anschauliche Ausführungsformen beschrieben, in denen die Schutzschicht selektiv in dem p-Transistor nach dem Entfernen eines maskierenden Materials gebildet wird.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der das Silizium/Germanium-Material 217 gebildet wird und wobei ein entsprechendes maskierendes Material, d. h. die Abstandshalter 203s, die Deckschichten 204 und die Abstandshalterschicht 203 (siehe 2a) entfernt sind.
  • 2d zeigt schematisch das Halbleiterbauelement 200 während des Oberflächenmodifizierungsprozesses 221, der nun auf beide Transistoren 210p, 210n einwirkt. Die Behandlung 221 kann einen Oxidationsprozess enthalten, wobei, wie zuvor erläutert ist, die Oxidationsrate des Silizium/Germanium-Materials höher ist im Vergleich zu reinem Siliziummaterial, wobei eine erhöhte Konzentration an Germanium die entsprechende Oxidationsrate weiter erhöht. Folglich wird für vorgegebene Prozessparameter der Behandlung 221, die so eingestellt sind, dass eine Dicke 220a der entsprechenden Schutzschicht 220 gemäß einer Solldicke in dem Transistor 210p erreicht wird, eine entsprechende Schicht 220s auch in dem zweiten Transistor 210n gebildet, jedoch mit einer deutlich geringeren Dicke 220b. Während in einigen anschaulichen Ausführungsformen die weitere Bearbeitung auf der Grundlage beider Schichten 220s und 220 fortgesetzt wird, wird in anderen anschaulichen Ausführungsformen die Schicht 220s von dem zweiten Transistor 210n entfernt, wodurch ein hohes Maß an Prozesskompatibilität mit konventionellen Prozessverfahren bei der Bearbeitung von n-Transistoren erreicht wird. In diesem Falle wird die anfängliche Dicke 220a der Schutzschicht 220 so ausgewählt, das eine entsprechender erwarteter Materialverlust während eines nachfolgenden Prozesses zum Entfernen der Schicht 220s von dem Transistor 210n berücksichtigt wird, um damit die schließlich gewünschte Solldicke für das Erreichen einer ausreichenden Schutzwirkung während der weiteren Bearbeitung zu erhalten.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während eines entsprechenden selektiven Ätzprozesses 222, um Siliziumdioxid beispielsweise auf der Grundlage nasschemischer Ätzrezepte, plasmabasierter Ätzrezepte und dergleichen zu entfernen. Somit wird die Schicht 220s im Wesentlichen vollständig entfernt, wodurch ähnliche Prozessbedingungen für den Transistor 210n während der weiteren Bearbeitung wie in konventionellen Strategien geschaffen werden, wie dies zuvor beschrieben ist, während die Schutzschicht 220 in dem ersten Transistor 210p auf die Solldicke 220c verringert wird, die geeignet festgelegt ist, um den Transistor 210p während der weiteren Bearbeitung zu schützen, wie dies zuvor beschrieben ist. Danach werden die folgenden Fertigungsschritte in der zuvor beschriebenen Weise ausgeführt.
  • Folglich kann die Schutzschicht 220 in einer selektiven Weise auf freiliegenden Bereichen des ersten Transistors 210p gebildet werden, ohne dass im Wesentlichen der Transistor 210n beeinflusst wird, wobei die selbstjustierende Natur der entsprechenden Prozesssequenzen keine Lithographieschritte erfordert, wodurch die Prozesseffizienz gesteigert wird.
  • Mit Bezug zu den 2f bis 2h werden weitere anschauliche Ausführungsformen beschrieben, in der ein geringfügiger Materialverlust, der durch die Herstellung der Schutzschicht 220 hervorgerufen wird, durch einen entsprechend angepassten epitaktischen Wachstumsprozess kompensiert wird.
  • 2f zeigt schematisch den Transistor 210p nach einem entsprechenden Ätzprozess zur Herstellung entsprechender Aussparungen oder Vertiefungen 209 benachbart zu dem Kanalgebiet 213 und entsprechenden Isolationsstrukturen 208.
  • 2g zeigt schematisch den Transistor 210p, wenn dieser einem entsprechenden selektiven epitaktischen Wachstumsprozess 207 unterzogen wird, um das Silizium/Germanium-Material 217 mit der gewünschten hohen Konzentration an. Germanium zu bilden. In dem Prozess 207 werden die entsprechenden Prozessparameter, etwa die Abscheidezeit, so gesteuert, dass eine gewisse Menge an überschüssigem Material 217e über dem Höhenniveau, das durch eine untere Oberfläche der Gateisolationschicht 212 definiert ist, gebildet wird. Somit wird eine entsprechende zusätzliche Höhe 217t während des Abscheideprozesses 207 geschaffen, wobei die Höhe 217t auf einen entsprechenden Materialverbrauch eingestellt wird, der durch den Oberflächenmodifizierungsprozess 221 hervorgerufen wird, wie dies zuvor beschrieben ist. Da der entsprechende Materialverlust im Voraus bekannt ist oder auf der Grundlage entsprechender Untersuchungen bestimmt werden kann, kann die Dicke 217t des Überschussmaterials 217 effizient eingestellt werden. Da das überschüssige Material 217e mit einer geringen Dicke vorgesehen wird, ist eine entsprechende zusätzliche Aufwachszeit klein und beeinflusst im Wesentlichen den Gesamtdurchsatz nicht.
  • Es sollte beachtet werden, dass das überschüssige Material 217e nicht notwendigerweise mit der gleichen Materialzusammensetzung wie das Silizium/Germanijum-Material 217 vorgesehen werden muss, da das überschüssige Material 217e ein Opfermaterial repräsentiert, das für die Ausbildung einer entsprechenden Schutzschicht verwendet wird, die während der weiteren Bearbeitung entfernt wird. Beispielsweise kann das überschüssige Material 217e in Form eines Silizium/Germanium-Materials mit einer deutlich geringen Konzentration an Germanium vorgesehen werden, oder das überschüssige Material 217e kann als ein im Wesentlichen reines Siliziummaterial vorgesehen werden, wenn die entsprechenden Eigenschaften des Siliziums während des Modifizierungsprozesses 221 als günstiger im Vergleich zu den Eigenschaften des Silizium/Germanium-Materials eingestuft werden. In einigen anschaulichen Ausführungsformen dient das Überschussmaterial selbst als die Schutzschicht 220, wenn ein im Wesentlichen reines Siliziummaterial in der abschließenden Phase des Prozesses 207 abgeschieden wird.
  • 2h zeigt schematisch den Transistor 210p während des Modifizierungsprozesses 221, in welchem das überschüssige Material 217e in die Schutzschicht 220 umgewandelt wird, wobei im Wesentlichen eine plane Konfiguration erreicht wird. D. h., das Silizium/Germanium-Material 217 kann in lateraler Richtung auf das Kanalgebiet 213 bei einem Höhenniveau einwirken, das im Wesentlichen dem Höhenniveau der Gateisolationsschicht 212 entspricht, wenn die Dicke 217t so gewählt ist, dass diese im Wesentlichen dem Materialverbrauch während der Behandlung 221 entspricht. Somit kann ein noch größerer Leistungszuwachs auf Grund eines effizienteren Verspannungstransfermechanismus erreicht werden, wobei lediglich moderat zu einem höheren Aufwand im Hinblick auf die Abscheidezeit während des Prozesses 207 beigetragen wird.
  • Danach kann die weitere Bearbeitung fortgesetzt werden, wie dies zuvor beschrieben ist, wobei das Silizium/Germanium-Material 217 im Wesentlichen sein Höheniveau auf Grund der Schutzschicht 220 beibehält.
  • Mit Bezug zu den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen eine entsprechende Schutzschicht auf der Grundlage eines Abscheideprozesses gebildet wird.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem p-Transistor 310p, dessen Leistungsverhalten auf der Grundlage eines verformten Silizium/Germaniummaterials zu verbessern ist, wie dies zuvor erläutert ist. Das Bauelement 300 umfasst ein Substrat 301 und eine entsprechende Halbleiterschicht 302, in der ein entsprechendes aktives Gebiet für einen Transistor 310p definiert ist. Ferner ist eine entsprechende Gateelektrode 311, die über einem Kanalgebiet 313 ausgebildet und davon durch eine Gateisolationsschicht 312 getrennt ist, vorgesehen. Ferner ist eine Schutzschicht 320 auf dem Transistor 310p ausgebildet und ist aus einem geeigneten Material aufgebaut, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen. Die Schutzschicht 320 kann auf der Grundlage einer geeigneten Abscheidetechnik hergestellt werden, etwa plasmaunterstütztem CVD unter Anwendung geeigneter Vorstufengase, etwa TEOS, wenn eine Siliziumdioxidschicht betrachtet wird. Die Dicke der Schutzschicht 320 wird so gewählt, dass die Schicht den nachfolgenden Bearbeitungsprozessen widersteht, ohne dass im Wesentlichen Silizium/Germaniummaterial 317 freigelegt wird, wie dies zuvor erläutert ist. Somit wird die entsprechende Dicke der Schicht 320 entsprechend den Prozesserfordernissen und den Materialzusammensetzungen der Schicht 320 ausgewählt. In anderen anschaulichen Ausführungsformen wird die Dicke der Schutzschicht 320 gemäß den Prozesserfordernissen für einen nachfolgenden Implantationsprozess ausgewählt, um entsprechende Erweiterungsgebiete in der Halbleiterschicht 302 zu bilden, wobei die Schutzschicht 320 somit als ein Versatzabstandshalter dient, während in anderen anschaulichen Ausführungsformen entsprechende Seitenwandabstandshalter zusätzlich bei Bedarf hergestellt werden.
  • 3b zeigt schematisch das Bauelement 300 während nachfolgender Fertigungsphasen, beispielweise während einem Implantationsprozess 330 zum Einführen von Dotiermitteln in die Halbleiterschicht 302 und das Material 317 entsprechend den Prozess- und Bauteilerfordernissen. Während vorhergehender Reinigungsprozesse zum Vorbereiten des Bauelements 300 für den Implantationsprozess 330 verhindert die Schutzschicht 320 zuverlässig ein unerwünschtes Freilegen des Silizium/Germanium-Materials 317, wie dies zuvor erläutert ist. Ferner sind die Implantationsparameter des Prozesses 330 so eingestellt, dass die Ionenblockiereigenschaften der Schutzschicht 320 kompensiert werden und auch ein Abwandern von Dotiermitteln von der Halbleiterschicht 302 und dem Material 317 in die Schutzschicht 320 kompensiert wird. In anderen anschaulichen Ausführungsformen wird die Schutzschicht 320 als ein hoch dotiertes dielektrisches Material vorgesehen, um damit einen möglichen Dotierstoffgradienten während der weiteren Bearbeitung des Bauelements 300 zu reduzieren, wodurch ein unerwünschter Dotierstoffverlust während weiterer Prozessschritte vermieden wird, ohne dass erhöhte Implantationsdosiswerte während des Prozesses 330 und während weiterer Implantationsprozesse erforderlich sind. Ferner können die Dicke und die Materialzusammensetzung der Schutzschicht 320 so gewählt werden, dass, zusätzlich zum im Wesentlichen Verhindern des Freilegens des Materials 317, ein unerwünschtes laterales Aufstreuen des Ionenbeschusses während der Implantation 330 nicht wesentlich auftritt. Wie zuvor erläutert ist, kann eine geeignete Solldicke für die Schutzschicht 320 auf der Grundlage entsprechender Testverfahren bestimmt werden, wobei eine minimale Dicke effizient so bestimmt werden kann, dass den nachfolgenden Fertigungsprozessen widerstanden wird, wobei ein gewisses Maß an Variabilität in diesen Prozessen berücksichtigt ist.
  • 3c zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium. Eine Abstandshalterstruktur 315 ist an Seitenwänden der Gateelektrode ausgebildet, und entsprechende Drain- und Sourcegebiete 314 sind durch Ionenimplantation hergestellt, wobei entsprechende Kriterien, zumindest im Hinblick auf die Implantationsenergie berücksichtigt werden, um damit das gewünschte laterale und vertikale Dotierstoffprofil zu erhalten. Somit kann das Silizium/Germanium-Material 317 die entsprechende Verspannung vertikal über das gesamte Kanalgebiet 313 hinweg auf Grund des Vorhandenseins der Schutzschicht 320 in den vorhergehenden Fertigungsprozessen bereitstellen. Die weitere Bearbeitung kann dann fortgesetzt werden, indem freiliegende Bereiche der Schutzschicht 320 entfernt werden, beispielsweise auf der Grundlage gut etablierter selektiver Ätzverfahren, und indem entsprechende Metallsilizidgebiet bei Bedarf gebildet werden.
  • Folglich kann die Schutzschicht 320 durch ein beliebiges geeignetes Material gebildet werden, wodurch sich ein hohes Maß an Flexibilität bei der Gestaltung des gesamten Prozessablaufs ergibt, wobei ein Materialverlust des Silizium/Germanium-Materials 317 zuverlässig unterdrückt werden kann. Das zusätzliche Material während der weiteren Bearbeitung kann effizient berücksichtigt werden, indem die Implantationsparameter angepasst werden, wobei diese Anpassungen für n-Transistoren ebenso ausgeführt werden können, wenn die Schutzschicht 320 nicht von dem n-Transistor entfernt wird.
  • Es gilt also: Der hierin offenbarte Gegenstand stellt ein verbessertes Verfahren für die Anwendung von Silizium/Germanium-Material mit hohem Germanium-Anteilen bereit, ohne dass ein merklicher Materialverlust hervorgerufen wird und ohne dass deutlich längere Abscheidezeiten während des entsprechenden selektiven Wachstumsprozesses erforderlich sind, die ansonsten erforderlich werden, wenn ein entsprechender Materialverlust durch zusätzliches Silizium/Germanium-Material kompensiert werden muss. Zu diesem Zweck wird eine effiziente Schutzschicht vorgesehen, beispielsweise in einer selbstjustierenden Weise oder in Form einer abgeschiedenen Schicht, wodurch ein hohes Maß an Prozesskompatibilität in Bezug auf Transistorelemente geschaffen wird, die geringe Germaniumkonzentrationen enthalten, wobei dennoch für eine deutliche Leistungssteigerung gesorgt wird. Somit kann eine übermäßige Überfüllung mit Silizium/Germanium, die den Durchsatz des epitaktischen Wachstumsprozesses in konventionellen Lösungen reduzieren kann, und deutliche Änderungen in den Implantationseinstellungen, die mit der übermäßigen Verfüllung mit Silizium/Germanium verknüpft sind, vermieden werden. Das Vorsehen einer entsprechenden Schutzschicht kann deutlich den Materialverlust reduzieren oder kann für eine im Wesentlichen plane Konfiguration sorgen, ohne dass substanzielle Änderungen im Hinblick, auf den Gesamtprozessablauf erforderlich sind, mit der Ausnahme „milder" Anpassungen des entsprechenden Implantationsprozesses und bei Bedarf des epitaktischen Wachstumsprozesses.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Bilden eines Maskenmaterials über einer Gateelektrode eines p-Transistors; Bilden eines verformten Silizium/Germanium-Materials in einer Vertiefung, die benachbart zu der maskierten Gateelektrode des p-Transistors ausgebildet ist; Bilden einer Schutzschicht auf dem verformten Silizium/Germanium-Material; und Bilden von Drain- und Sourcegebieten zumindest teilweise in dem Silizium/Germanium-Material bei Anwesenheit der Schutzschicht.
  2. Verfahren nach Anspruch 1, wobei die Schutzschicht vor dem Entfernen des Maskenmaterials, das auf der maskierten Gateelektrode gebildet ist, gebildet wird.
  3. Verfahren nach Anspruch 2, wobei die Schutzschicht in einer oxidierenden Umgebung gebildet wird.
  4. Verfahren nach Anspruch 3, wobei die oxidierende Umgebung in einer gasförmigen Umgebung errichtet wird.
  5. Verfahren nach Anspruch 1, wobei die Schutzschicht nach dem Entfernen des Maskierungsmaterials, das auf der maskierten Gateelektrode gebildet ist, hergestellt wird.
  6. Verfahren nach Anspruch 5, wobei Bilden der Schutzschicht umfasst: Bilden eines Oxids auf dem p-Transistor und einem n-Transistor und Entfernen des Oxids von dem n-Transistor, während ein Teil des Oxids auf dem Silizium/Germanium-Material beibehalten wird.
  7. Verfahren nach Anspruch 3, wobei das Silizium/Germanium-Material mit einer zusätzlichen Höhe im Vergleich zu einer unteren Fläche einer Gateisolationsschicht des p-Transistors so vorgesehen wird, dass ein Materialverlust beim Bilden der Schutzschicht in der oxidierenden Umgebung kompensiert wird,
  8. Verfahren nach Anspruch 5, wobei Bilden der Schutzschicht Abscheiden eines dielektrischen Materials umfasst.
  9. Verfahren nach Anspruch 8, wobei das dielektrische Material Siliziumdioxid aufweist.
  10. Verfahren nach Anspruch 1, wobei die Schutzschicht auf der Silizium/Germanium-Schicht mit einer Anfangsdicke von ungefähr 20 Angstrom oder mehr gebildet wird.
  11. Verfahren nach Anspruch 1, das ferner Entfernen der Schutzschicht zum Bilden eines Metalisilizids auf den Drain- und Sourcegebieten des p-Transistors umfasst.
  12. Verfahren mit: selektives Bilden einer Schutzschicht auf einem Silizium/Germaniummaterial, das in einem aktiven Gebiet eines p-Transistors gebildet ist; und Bilden von Drain- und Sourcegebieten in dem aktiven Gebiet des p-Transistors und in einem aktiven Gebiet eines n-Transistors, während die Schutzschicht selektiv das Silizium/Germanium-Material bedeckt.
  13. Verfahren nach Anspruch 12, wobei die Schutzschicht durch einen Oxidationsprozess gebildet wird.
  14. Verfahren nach Anspruch 13, wobei selektives Bilden der Schutzschicht umfasst: Oxidieren des Silizium/Germanium-Materials während der n-Transistor und eine Gateelektrode des p-Transistors maskiert sind.
  15. Verfahren nach Anspruch 13, wobei selektives Bilden der Schutzschicht umfasst: Entfernen des Materials über dem n-Transistor und einer Gateelektrode des p-Transistors nach dem Bilden des Silizium/Germanium-Materials, Einbringen des p-Transistors und des n-Transistors in eine oxidierende Umgebung und Entfernen von Oxidmaterial in dem n-Transistor.
  16. Verfahren nach Anspruch 13, das ferner umfasst: Bilden des Silizium/Germanium-Materials mit einer Überschusshöhe in dem aktiven Gebiet des p-Transistors, wobei die Überschusshöhe im Wesentlichen einen Materialverlust des Silizium/Germanium-Materials kompensiert, wenn es der oxidierenden Umgebung ausgesetzt ist.
  17. Verfahren mit: Abscheiden einer Schutzschicht auf einem Silizium/Germanium-Material, das in einem aktiven Gebiet eines p-Transistors gebildet ist; Ausführen mindestens eines Fertigungsprozesses in Anwesenheit der Schutzschicht; und Entfernen der Schutzschicht vor dem Bilden eines Metallsilizids, das zumindest teilweise in dem Silizium/Germanium-Material, das in dem p-Transistor gebildet ist, hergestellt wird.
  18. Verfahren nach Anspruch 17, wobei die Schutzschicht nach dem Entfernen eines maskierenden Materials gebildet wird, das auf einer Gateelektrode des p-Transistors vorgesehen ist und zur Herstellung des Silizium/Germanium-Materials verwendet wurde.
  19. Verfahren nach Anspruch 17, wobei eine Dicke der Schutzschicht in einem Bereich von 20 Angstrom bis 100 Angstrom liegt.
  20. Verfahren nach Anspruch 17, wobei der mindestens eine Fertigungsprozess einen Implantationsprozess auf der Basis von Prozessparametern umfasst, die auf der Grundlage einer Dicke und Materialzusammensetzungen der Schutzschicht ausgewählt sind.
DE102007004862.0A 2007-01-31 2007-01-31 Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust Active DE102007004862B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102007004862.0A DE102007004862B4 (de) 2007-01-31 2007-01-31 Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
US11/778,930 US8652913B2 (en) 2007-01-31 2007-07-17 Method for forming silicon/germanium containing drain/source regions in transistors with reduced silicon/germanium loss
TW097103411A TWI478287B (zh) 2007-01-31 2008-01-30 用於在電晶體中形成含矽／鍺之汲極／源極區域以減少矽／鍺損失之方法
SG2011089059A SG177171A1 (en) 2007-01-31 2008-01-31 Method for forming silicon/germanium containing drain/source regions in transistors with reduced silicon/germanium loss
PCT/US2008/001292 WO2008094653A2 (en) 2007-01-31 2008-01-31 Method for forming silicon/germanium containing drain/source regions in transistors with reduced silicon/germanium loss
KR1020097018206A KR101428766B1 (ko) 2007-01-31 2008-01-31 실리콘/게르마늄 손실을 줄이면서 트랜지스터들 내에 실리콘/게르마늄 함유 드레인/소스 영역들을 형성하는 방법
JP2009548303A JP2010517323A (ja) 2007-01-31 2008-01-31 トランジスタにシリコン／ゲルマニウム（Ｓｉ／Ｇｅ）含有ドレイン／ソース領域をシリコン／ゲルマニウム損失を削減して形成する方法
GB0914567A GB2459601A (en) 2007-01-31 2008-01-31 Method for forming silicon/germanium containing drain/source regions in transistors with reduced silcon/germanium loss
CN2008800053158A CN101675508B (zh) 2007-01-31 2008-01-31 用于在晶体管中形成含硅/锗的漏极/源极区域以减少硅/锗损失的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007004862.0A DE102007004862B4 (de) 2007-01-31 2007-01-31 Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust

Publications (2)

Publication Number Publication Date
DE102007004862A1 true DE102007004862A1 (de) 2008-08-14
DE102007004862B4 DE102007004862B4 (de) 2014-01-30

Family

ID=39597379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007004862.0A Active DE102007004862B4 (de) 2007-01-31 2007-01-31 Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust

Country Status (9)

Country Link
US (1) US8652913B2 (de)
JP (1) JP2010517323A (de)
KR (1) KR101428766B1 (de)
CN (1) CN101675508B (de)
DE (1) DE102007004862B4 (de)
GB (1) GB2459601A (de)
SG (1) SG177171A1 (de)
TW (1) TWI478287B (de)
WO (1) WO2008094653A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
KR101648072B1 (ko) * 2009-07-03 2016-08-12 삼성전자 주식회사 유기 반도체 고분자 및 이를 포함하는 트랜지스터
TWI473156B (zh) * 2009-10-09 2015-02-11 United Microelectronics Corp 選擇性形成溝渠的方法
US8377784B2 (en) * 2010-04-22 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
KR101730617B1 (ko) 2010-11-22 2017-04-27 삼성전자주식회사 유기 반도체 소자용 조성물 및 이로부터 얻어지는 고분자를 포함하는 트랜지스터와 전자 소자
US20140220756A1 (en) * 2013-02-01 2014-08-07 Globalfoundries Inc. Methods of forming semiconductor devices by forming a semiconductor layer above source/drain regions prior to removing a gate cap layer
US9147710B2 (en) * 2013-07-23 2015-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Photodiode gate dielectric protection layer
US9224734B2 (en) * 2013-09-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices with reduced leakage and methods of forming the same
US9673757B2 (en) 2014-01-16 2017-06-06 Globalfoundries Inc. Modified tunneling field effect transistors and fabrication methods
US9659960B1 (en) * 2015-12-09 2017-05-23 International Business Machines Corporation Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794713B2 (en) * 1999-05-06 2004-09-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same including a dual layer raised source and drain
DE102004033147A1 (de) * 2004-07-08 2006-02-09 Infineon Technologies Ag Planarer Doppel-Gate-Transistor und Verfahren zum Herstellen eines planaren Doppel-Gate-Transistors
US7071014B2 (en) * 2002-10-30 2006-07-04 Amberwave Systems Corporation Methods for preserving strained semiconductor substrate layers during CMOS processing
DE102005030583A1 (de) * 2005-06-30 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
KR20020091886A (ko) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 실리콘-게르마늄 선택적 에피택셜 성장을 이용한 샬로우정션 형성 방법
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
CN101359598B (zh) * 2003-09-04 2010-06-09 台湾积体电路制造股份有限公司 应变沟道半导体结构的制造方法
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4361886B2 (ja) * 2005-02-24 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
CN100463143C (zh) * 2005-07-07 2009-02-18 中芯国际集成电路制造(上海)有限公司 具有氧化物间隔层的应变源漏cmos的集成方法
US7405131B2 (en) * 2005-07-16 2008-07-29 Chartered Semiconductor Manufacturing, Ltd. Method and structure to prevent silicide strapping of source/drain to body in semiconductor devices with source/drain stressor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794713B2 (en) * 1999-05-06 2004-09-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same including a dual layer raised source and drain
US7071014B2 (en) * 2002-10-30 2006-07-04 Amberwave Systems Corporation Methods for preserving strained semiconductor substrate layers during CMOS processing
DE102004033147A1 (de) * 2004-07-08 2006-02-09 Infineon Technologies Ag Planarer Doppel-Gate-Transistor und Verfahren zum Herstellen eines planaren Doppel-Gate-Transistors
DE102005030583A1 (de) * 2005-06-30 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften

Also Published As

Publication number Publication date
DE102007004862B4 (de) 2014-01-30
CN101675508B (zh) 2011-08-03
WO2008094653A2 (en) 2008-08-07
JP2010517323A (ja) 2010-05-20
TWI478287B (zh) 2015-03-21
US8652913B2 (en) 2014-02-18
US20080182371A1 (en) 2008-07-31
KR101428766B1 (ko) 2014-08-08
WO2008094653A3 (en) 2008-09-12
KR20100014885A (ko) 2010-02-11
SG177171A1 (en) 2012-01-30
GB2459601A (en) 2009-11-04
CN101675508A (zh) 2010-03-17
GB0914567D0 (en) 2009-09-30
TW200839950A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102008035816B4 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102005051994A1 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102007063270A1 (de) Verringerung der Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009006886A1 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102006030264B4 (de) Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102005046978B4 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010040064A1 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE102008016426A1 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102006041006A1 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007009915A1 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil
DE102008044983A1 (de) Strukturiertes verformtes Substrat zur Herstellung verformter Transistoren mit geringerer Dicke der aktiven Schicht
DE102011090165B4 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Bewahren eines Lackmaterials über Endbereichen von Gateelektrodenstrukturen
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823800

Ipc: H01L0021336000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823800

Ipc: H01L0021336000

Effective date: 20130930

R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141031

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE