CN100474535C - 具局部源极/漏极绝缘场效晶体管及其制造方法 - Google Patents

具局部源极/漏极绝缘场效晶体管及其制造方法 Download PDF

Info

Publication number
CN100474535C
CN100474535C CNB038239167A CN03823916A CN100474535C CN 100474535 C CN100474535 C CN 100474535C CN B038239167 A CNB038239167 A CN B038239167A CN 03823916 A CN03823916 A CN 03823916A CN 100474535 C CN100474535 C CN 100474535C
Authority
CN
China
Prior art keywords
depression
layer
source electrode
effect transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038239167A
Other languages
English (en)
Other versions
CN1689149A (zh
Inventor
J·霍滋
K·舍弗
H·图斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1689149A publication Critical patent/CN1689149A/zh
Application granted granted Critical
Publication of CN100474535C publication Critical patent/CN100474535C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate

Abstract

本发明涉及一种具有局部源极/漏极绝缘的场效晶体管，以及一种相关的制造方法，其中，一源极凹陷(SV)以及一源极凹陷(DV)乃于一半导体基板(1)中彼此间隔的方式形成，一凹陷绝缘层(VI)乃至少会形成于该等源极以及漏极凹陷(SV，DV)的一底部区域中，以及一导电填充层(F)，其用于实现源极以及漏极区域(S，D)并填满该等源极以及漏极凹陷(SV，DV)。并且，伴随者一栅极介电质(3)以及一栅极层(4)而具有降低的接面电容的场效晶体管乃可由所述方法中获得。

Description

具局部源极/漏极绝缘场效晶体管及其制造方法
技术领域
本发明相关于一种具有局部源极/漏极绝缘之场效晶体管，以及一种相关的制造方法，并且，特别地是，相关于一种具有可以被使用于所谓的混合信号电路之中、且于次100nm范围内之结构的场效晶体管。
背景技术
场效晶体管的电性特性会受到多数参数的影响，特别是，会在该场效晶体管中引起不想要之寄生效应的所谓的接面电容(junctioncapacitances)，而如此的接面电容，特别是，会形成于半导体基板中之源极以及漏极区域的pn接面处，这是因为在此处会由于空间电荷、或空乏区(depletion zones)而有相对而言较高的寄生电容上升的关系。
所以，为了避免、或减少如此的接面电容，习知的技术中已使用了所谓的SOI基板(silicon on insulator，绝缘体上硅)，藉此，至少源极以及漏极分别的一下部区域会直接地接界于该SOI基板、或晶圆的绝缘区域，不过，有关在一SOI基板中之如此的半导体电路的缺点却是，显著增加的成本，以及尚有于所谓之混合信号电路中的相关缺点，再者，当短信道场效晶体管中通常会需要一完全空乏的信道区域的同时，具有长信道之场效晶体管则是会需要一连接可能性，以避免这些被充电，以及以了解特征曲线的最高可能线性，而利用同样的方法，为了，举例而言，致能在一半导体电路中之两个相同晶体管的一相同行为，该信道区域的连接可能性对晶体管的该所谓的相符行为而言也是很重要，因此，对混和信号电路而言，特别是，使用SOI基板仅会产生不适当的结果。
文件JP 021 28 430 A揭示一种用于制造一场效晶体管的方法，而在此例子中，为了产生局部源极/漏极绝缘，一氧植入是利用氧离子会直接被植入于该半导体基板中之所述源极以及漏极区域下方、且会接续地转变成为一埋藏二氧化硅层的方式而加以实行，不过，在此例子中的缺点却是，这些埋藏绝缘区域之相对而言较不准确的形成，例如，举例而言，在已植入以及未植入区域之间的一不明显区域，以及，特别地，如此之方法缺乏对于具有于次100nm范围之结构的场效晶体管的适用性。
发明内容
本发明作为基础的目的即在于，提供一种具有局部源极/漏极绝缘的场效晶体管，以及一相关的制造方法，而其有可能可以利用特别简单的方式而降低接面电容。
根据本发明，上述目的可经由本发明所提出的具有局部源极-漏极绝缘的场效应晶体管及其制造方法达成，该场效应晶体管具有一半导体基板；一源极凹陷以及一漏极凹陷，其以彼此间隔的方式形成在该半导体基板中；一凹陷绝缘层，其至少形成于该源极凹陷以及该漏极凹陷的一底部区域中；一导电填充层，其形成以用于实现源极以及漏极区域，以及用于填充位于该凹陷绝缘层表面的所述源极以及漏极凹陷；一栅极介电质，其形成于位于所述源极以及漏极凹陷间的该基板表面；以及一栅极层，其形成在该栅极介电质的表面，其中，所述源极以及漏极凹陷于一上部区域中有一个具有一预定深度的展宽，且所述展宽超过所述底部区域邻近于该栅极介电质的一侧，以用于实现已定义的信道连接区域。
特别是，通过使用至少在一底部区域中具有一凹陷绝缘层的一源极凹陷以及一漏极凹陷，以及使用用于实现源极以及漏极区域与用于填充位在该凹陷绝缘层之表面处之所述凹陷的导电填充层，即可以获得一具有已降低之接面电容的场效晶体管，而其是可以简单地加以实现，并且，对混合信号电路以及对少于100nm之特征尺寸而言皆具有成本效应。
除了该凹陷底部绝缘层之外，该凹陷绝缘层亦可以具有一凹陷侧壁绝缘层，不过，却不会接触该栅极介电质，因此，会造成更进一步降低的接面电容，以及用于该信道区域的浅、或准确定义的延伸、或连接区域。
为了实现高度准确定义的信道连接区域，所述源极以及漏极凹陷会于上部区域中具有一预先决定的宽度，以及一预先决定之深度，而利用此方法，所述用于所述信道区域的所需浅连接区域即可以非常精准地加以实现，并且，通常所使用的所述非常浅植入，由于缺口的扩散促进效应(diffusion-promoting effects)以及非常短的RTP回火步骤(快速热程序)与它们的缺乏再现性、或是一预先非晶化所造成的问题，以及缺陷植入会被排除，不过，由于所述凹陷侧壁绝缘层，其有可能显著地降低经常发生在此区域中的所述高漏电流以及接面电容。
为了改善在所述源极以及漏极区域之中的一沉积程序，该导电填充层可以具有一种子层，而如此的结果则是，即使是非常窄以及深的源极以及漏极凹陷、或是孔洞也可以充分地被填满。
再者，该凹陷侧壁绝缘层亦可以延伸进入一位在该栅极介电质下方、或是位在该信道区域下方的区域，而藉此所可以达成的是，短信道晶体管与该基板相隔离，以及位在相同之晶圆上的长信道晶体管则是会获得一连接至该基板的可能性，因此，即产生了用于数字电路以及用于混合信号电路两者的等理想装置，而此特别具有优势地是用于一SoC(system on chip，芯片系统)集成的时候。
本发明将利用以图式做为参考的示范性实施例而于之后进行更详尽的解释。
附图说明
图1：其显示依照一第一示范性实施例，一具有局部源极/漏极绝缘之场效晶体管的一简化剖面图；
图2：其显示依照一第二示范性实施例，一具有局部源极/漏极绝缘之场效晶体管的一简化剖面图；
图3A至图3I：其显示用于举例说明制造依照一第三示范性实施例之一具有局部源极/漏极绝缘之场效晶体管的必要方法步骤的简化剖面图；
图4：其显示依照该第三示范性实施例之一场效晶体管的一部份放大剖面图；以及
图5A至图5B：其显示用于举例说明制造依照一第四示范性实施例之一具有局部源极/漏极绝缘之场效晶体管的必要方法步骤的简化剖面图。
具体实施方式
图1显示依照一第一示范性实施例之一具有局部源极/漏极绝缘之场效晶体管的一简化剖面图，而在该例子之中，一半导体基板1，较佳地是由一硅半导体材质所构成，之中的主动区域是通过一STI方法(shallowtrench isolation，浅沟渠隔离)所加以形成，以用于形成浅沟渠隔离2，而所述浅沟渠隔离2则是可以，举例而言，利用条带之形式，而具体呈现于该半导体基板1之中，因而造成位在其间的条带形式主动区域。
在此状况下，该场效晶体管会具有形成在该半导体基板1之表面上的一栅极堆栈G，且该栅极堆栈必须要具有一栅极介电质，例如，举例而言，一栅极氧化层3，以及还要具有一实际栅极或控制层4，再者，于该栅极堆栈G的侧边处，一源极凹陷SV以及一漏极凹陷DV会接着利用彼此相间隔的方式而形成于该半导体基板1之中，并且，一位在该栅极介电质3下方的区域即代表一信道区域，在此状况下，所述所形成的凹陷可以是在该半导体基板1中具有一相对应深度的花样(cutout)，孔洞，沟渠等。
依照图1，一凹陷绝缘层VI会被形成在每一个该源极凹陷SV以及该漏极凹陷DV的一底部区域之中，而该层则是代表了相关于该半导体基板1的一局部源极以及漏极绝缘，以及因此，会显著地降低一分别之源极以及漏极区域的一接面电容，相对于习知通过氧植入所形成的凹陷绝缘层，根据本发明的该局部源极以及漏极绝缘是利用严格受限地方式、且非常精准地加以形成于该凹陷之中，再者，该场效晶体管具有一导电填充层F，以用于实现该实际源极以及漏极区域S以及D，且该填充层F是被形成在该凹陷绝缘层的表面，并且，会填满所述源极以及漏极凹陷SV以及DV。
此造成了一具有局部源极以及漏极绝缘的场效晶体管，而其会于源极以及漏极区域S以及D处具有显著降低的接面电容，并且，更进一步地，会致能位在所述源极以及漏极区域之间之信道区域的一连接可能性，而在此方法中，具有长信道以及高线性，还有显著之相符特性的场效晶体管也将可以获得实现，特别是，在混合信号电路之中，再者，相较于SOI基板，如此的一局部源极以及漏极绝缘也会造成获得显著改善之所述信道区域到达该半导体基板1的一热连结，因此，特别是在具有于次100nm范围内、或<100nm之侧向结构的场效晶体管的例子中，其有可能利用一相对而言较简单的方式而制造具有更进一步获得改善之电性特性的场效晶体管，另外，依照制造该凹陷绝缘层VI以及该场效晶体管之分别尺寸的分别形式，所述源极以及漏极凹陷可以具有一大约为50至300nm的深度，在此状况下，该场效晶体管的所述电性特性即可以非常正确地进行设定，特别是，在所述凹陷SV以及DV之垂直侧臂之中。
二氧化硅，举例而言，被使用作为该栅极介电质，但是，也可以使用其它的介电质层，另外，较佳地是，非晶硅、或多晶硅被使用作为该栅极层4，不过，金属栅极、或其它材质也是可以被使用，特别地是，对该栅极堆栈G而言，其有可能实现其它的层结构，正如，举例而言，由非挥发性内存组件(快闪EPROM，E2PROM等)领域所得知者。
图2显示依照一第二示范性实施例之一具有局部源极/漏极绝缘的场效晶体管的一简化剖面图，其中，相同的参考符号代表相同于、或对应于在图1中之该些符号的组件、或层。
在依照图2的该示范性实施例中，该凹陷绝缘层VI不仅具有形成在所述源极以及漏极凹陷SV以及DV之底部区域之中的一凹陷底部绝缘层，也更进一步地会具有一凹陷侧壁绝缘层，不过，其并不会接触该栅极介电质3，且因此会致能用于一位在该栅极介电质3下方的信道区域之连接的一已定义信道连接区域KA，而此则是会造成具有非常低漏电流以及更进一步降低之接面电容的信道连接区域KA，因此，其有可能避免所述通过浅沟渠植入、预先非晶化植入(Pre-amorphization Implantations)、还有短RTP回火步骤(快速热程序)之通常被用于形成如此之浅沟渠连接区域的方法，此外，所述源极以及漏极凹陷之尺寸可以进行非常准确之设定的事实即就表示，所述场效晶体管所伴随形成的电性特性亦可以进行非常精准的定义，因此，也就可以造成具有显著降低之接面电容的半导体构件。
当多晶硅被使用作为该填充层F时，该延伸、或连接区域KA可以通过向外扩散而加以实现，并藉此而会产生具有一最大梯度的掺质轮廓。
图3A至图3I显示用于举例说明制造依据有局部源极/漏极绝缘之场效晶体管之必要方法步骤的简化剖面图，并且，再次地，相同的参考符号是代表相同于、或相似于在图1以及图2中之该些符号的组件、或层。
依照图3A，首先，在一准备方法中，一具有一栅极层4以及一栅极介电质3的栅极堆栈会被形成在一半导体基板1之上，而在一如此之方法，通常被称之为一栅极程序，的例子之中，首先，一衬垫氧化物(未显示)会被沉积于该半导体基板1的表面，以及，接续地，一衬垫氮化物(未显示)会被形成在该衬垫氧化物的表面，之后，一浅沟渠隔离2会通过一习知的STI方法(shallow trench isolation，浅沟渠隔离)而被形成在该半导体基板1之中，并且，接着至少该衬垫氮化层会再次地被移除，然后，用于在该半导体基板1中形成井(well)及/或信道掺杂区域的一或多个植入会加以实现，且根据待形成的半导体电路，其也是有可能实现多个井架构，接下来，较佳地是，实行该基板表面S0???的一热氧化，以形成该栅极介电质3，而如此的结果则是，会形成，举例而言，一高品质栅极氧化物，之后，举例而言，会实现具有，举例而言，一100nm之厚度的多晶硅沉积，以形成该栅极层4，以及将，举例而言，一具有一大约50nm厚度的TEOS绝缘层沉积于其表面，以形成一硬屏蔽层5，接下来，为了图案化至少该栅极层4，首先，一光微影方法会被施加于该硬屏蔽层5，接续地，该栅极层4会利用该已图案化的硬屏蔽层5而进行图案化，较佳地是通过一非等向性蚀刻方法(RIE，reactive ion etching，活性离子蚀刻)，最后，一另一热氧化、或氧化物沉积可以加以实行，以用于在该栅极层4的所述侧壁处形成一栅极侧壁绝缘层6，而如此的结果则是，会获得一具有一大约为6nm之厚度的保护层，在此状况下，该栅极侧壁绝缘层6是作用为用于稍后蚀刻步骤的一蚀刻停止层，以及作用为用于该相对而言较敏感之栅极介电质3的一侧向保护层。
在图3A中所举例说明的该剖面图即是利用此方法所获得，不过，其也是有可能实行用于在一半导体基板1上形成以及图案化一具有一栅极层4以及一栅极介电质3的栅极堆栈的替代方法。
之后，源极以及漏极凹陷会被形成于位在该栅极堆栈处的该半导体基板1之中。
依照图3B，其有可能，举例而言，一开始先在该半导体基板1中形成用于实现信道连接区域KA的第一凹陷V1，且一具有一深度d1＝10至50nm的花样是较佳地通过一非等向性蚀刻方法，例如，举例而言，RIE(活性离子蚀刻)、或是通过湿化学手段而加以形成，而在此状况下，此第一凹陷V1的该深度则是会作用为用于制造该延伸或信道连接区域的一最佳化参数。
在此时点上，其有可能，可选择地，形成一第一薄半导体保护层(未显示)，至少在该信道连接区域KA之中，以及，较佳地，覆盖该整个面积，以保护该半导体表面(硅)不受通常会对硅半导体材质产生问题的一接续之氮化物沉积的影响，据此，此第一半导体保护层是较佳地包括一氧化硅层。
之后，依照图3B，间隙壁7被形成于该栅极堆栈处，其中，该栅极堆栈实质上由该栅极介电质3，该栅极层4，该硬屏蔽层5，以及该栅极侧壁绝缘层6(有可能出现)所构成，较佳地是，所述间隙壁7通过在可获得表面上的一致的，亦即，均匀厚度的，氮化硅沉积以及接续的非等向性回蚀所加以形成，而其中，一LPCVD方法(low pressure chemical vapordeposition，低压化学气相沉积)，举例而言，会被使用于该沉积，再次地，所述间隙壁7的该厚度亦为用于该信道连接区域KA的一最佳化参数，较佳地是，会产生特别有利之连接特性的介于大约10至30nm之间的间隙壁厚度。
较佳地是，该第一凹陷V1是利用该栅极堆栈以及该浅沟渠隔离1作为一屏蔽而加以形成，因此，实质上会产生用于一第一凹陷V1的自行对准方法。
依照图3C，接着，第二凹陷V2会利用被形成在该栅极堆栈处的所述间隙壁7、还有被形成在该浅沟渠隔离2处的所述另外间隙壁作为一屏蔽，而被形成于位在该半导体基板1中的该第一凹陷V1的范围内，更精确地说，一具有一深度d2大约为40至250nm的第二凹陷V2会通过，举例而言，一硅RIE方法而加以形成，因而会产生一用于所述源极以及漏极凹陷SV以及DV的总体深度d1+d2＝大约50至300nm，自该基板表面SO测量起。
最后，为了至少在所述源极以及漏极凹陷SV以及DV的一底部区域之中形成一凹陷绝缘层，首先，会形成一绝缘屏蔽层8，在此状况下，较佳地是，该已暴露的半导体材质、或硅利用NH3、且在介于600至900℃之间的温度范围内进行氮化，不过，作为一替代方案，其亦有可能实现一用于实现该绝缘屏蔽层8的氮化沉积，而所追求的氮化硅厚度、或该绝缘屏蔽层8的厚度则是，举例而言，大约为1至5nm，并且，原则上，一额外的薄氧化缓冲层(未显示)可以再次地被产生于该为了保护该半导体材质所沉积之氮化物的下方。
依照图3D，在一接续步骤中，该绝缘屏蔽层8至少在所述源极以及漏极凹陷SV以及DV的该底部区域中的部分会被移除，较佳地是，实行一RIE氮化蚀刻方法，以用于除去所述底部区域的覆盖物，而在该绝缘屏蔽层8的一全面积沉积的例子中，则是仅有所述水平面积会在此状况下被除去覆盖物。
之后，一凹陷底部绝缘层9会被形成在所述源极以及漏极凹陷SV以及DV之所述去除覆盖底部区域的每一个之中，且一热氧化，举例而言，会于该去除覆盖半导体材质之上加以实行，而此则是会造成于所述源极以及漏极凹陷的该底部区域中形成一，举例而言，具有一大约20至40nm之厚度的氧化硅层的结果。
作为该热氧化的一替代方案，其亦有可能实行一所谓的SELEX方法(selective oxide deposition process，选择性氧化物沉积程序)，以用于选择性地仅在所述源极以及漏极凹陷的该底部区域中沉积一绝缘层，据此，用于所述源极以及漏极凹陷的深度即可以依据分别为了该凹陷底部绝缘层9所选择的一制造方法而进行选择。特别地是，有关该SELOX方法的更进一步详细技术内容，则是可以特别地以参考文献N.Elbel，et al.，“A new STI-process based on selective oxide deposition”at Symposiumon VLSI-Technology 1998做为参考。
据此，该绝缘屏蔽层8不仅可以允许水平以及垂直面积分开地进行氧化，也可以更进一步地降低该信道区域之中的机械应力。
再者，依照图3E，其亦有可能可选择地移除位在所述源极以及漏极凹陷之所述侧壁处的该剩余绝缘屏蔽层8，以及形成位在所述凹陷之该去除覆盖侧壁区域中的凹陷侧壁绝缘层8A，更精确地说，为了移除位在所述侧壁处的该薄氮化层8，会实行一短暂的蚀刻步骤，以及接着，会于大约800℃的温度实行一热氧化、或一湿氧化，以制造一具有一大约5至20nm之厚度的凹陷侧壁绝缘层8A，而较佳地是，该凹陷底部绝缘层9，还有该凹陷侧壁绝缘层8A被形成为二氧化硅层。
之后，所述已至少部分被绝缘的源极以及漏极凹陷SV以及DV会接着被一填充层所填满，较佳地是，首先，先形成一种子层10，以用于实现稍后的一多晶硅选择性沉积，举例而言，沈积一薄的已掺杂、或未掺杂非晶形、或多晶形半导体层，且较佳地是，使用硅、或硅锗，虽然说也可以使用替代的材质来作为该种子层10，之后，为了形成一种子保护层11，该种子层10会简短地进行氧化、或氮化，并且，最后，形成一种子屏蔽层12，且较佳地是，实行一阻抗沉积来覆盖整个面积，而在该种子屏蔽层12已经通过，举例而言，利用该种子保护层11作为一停止层的一化学机械研磨方法(CMP)而完成平面化之后，即会获得在图3E中所举例说明的剖面图。
依照图3F，该种子屏蔽层12会接续地被造成正好退回(recede)进入所述源极以及漏极凹陷SV以及DV之中，而一阻抗蚀刻则是会在，举例而言，一预先决定的时间之后加以实行，其中，由于该栅极堆栈的高度通常可以非常精确地获知，因此，如此的一退回程序即可以相对而言较精确地加以实行，并且，利用该已被造成退回进入所述源极以及漏极凹陷SV以及DV的种子屏蔽层12，该种子保护层11会接着被部分移除，亦即，该氧化及/或氮化层除了被该种子屏蔽层12覆盖的区域之外，都会被移除，接续地，该已经被造成退回的种子屏蔽层12会被移除，且较佳地是，实行阻抗剥离。
之后，依照图3G，该种子层10接着会利用剩余在所述源极以及漏极凹陷SV以及DV之中的该种子保护层11作为一屏蔽，而进行部分移除，举例而言，实行一湿化学硅蚀刻方法，最后，该剩余的种子保护层11亦会被完全移除，再次地，为了移除该种子保护层11，会实行一氮化物及/或氧化物蚀刻方法。
接着，剩余在所述源极以及漏极凹陷SV以及DV之中的该非晶形、多晶形种子层10会允许在该层上的一选择性沉积、或是一半导体材质的成长，至于氧化物所覆盖区域的其余部分则是维持为不具有该成长层13。
依照图3H，首先，位在该栅极堆栈处的所述间隙壁7，以及位在该浅沟渠隔离2处的所述间隙壁7A会被移除，以去除所述信道连接区域KA的覆盖，而较佳地是，此是通过一湿化学氮化物蚀刻而加以实行。
此外，为了避免于一接续的成长程序期间在该信道连接区域中形成晶粒，其有可能可选择地形成，举例而言，由二氧化硅、或氮化硅所制成的一非常薄的接口层(未显示)，接续地，该成长层13会被形成在该种子层10之上，正好进入该基板表面SO的一区域之中，特别地是，已掺杂、或未掺杂非晶形、或多晶形半导体材质会(相关于二氧化硅)选择性地被沉积到一大约50至400nm的厚度，并且，特别地是，用于在不同的基板上沉积非晶形、或多晶形硅的各种程序条件会于此步骤期间加以利用，因此，即会产生一所谓的“凸起的源极/漏极(raised source/drain)”结构。
依照图3I，在一接续的步骤中，植入间隙壁14会被形成在该栅极堆栈的所述侧壁处、或是该栅极侧壁绝缘层6处，其中，再次地，所述植入间隙壁14较佳地包括一氮化硅层，之后，该硬屏蔽层5可以利用一氧化物蚀刻而加以移除，且所述沟渠隔离2以及该TEOS硬屏蔽层会被造成退回，但所述栅极侧壁绝缘层6却是受到所述植入间隙壁14的保护，最后，会实现一掺质植入I，以用于掺杂该去除覆盖的栅极层4，还有该成长层13，以及，若是适当的话，该种子层10，而如往常一样，此植入是通过阻抗屏蔽技术而加以实现，且其有可能更进一步地实行一热回火步骤，以活化所述掺质。
接着，源极以及漏极的所述连接是通过来自这些已高度掺杂之多晶硅层的向外扩散而加以实现，且由于沿着所述晶粒边界的高扩散常数，该已掺杂多晶形、或非晶形半导体材质会作用为类似一无限掺质源(infinitedopant source)，而此所产生的优点是，非常陡峭的扩散侧翼以及高掺杂，再者，由于所述源极以及漏极区域S以及D的该植入I会直接地发生进入该非晶形、或多晶形半导体材质之中，因此，所述信道连接区域KA的下方扩散(underdiffusion)将会因为稍后于所述多晶硅晶粒边界的重新结合而并不会受到植入缺陷的影响，所以，由于此事实，其有可能使用较大的温度预算，以达成较佳的过程控制以及所述掺质的较高活化。
作为沉积未掺杂半导体材质、或硅的一替代方案，其亦有可能沈积在原位的已掺杂半导体材质(in situ-doped semiconductor material)，因此，为了这个目的，该晶圆会被一屏蔽层所覆盖，以及，接着，用于，例如，NFET晶体管的区域会选择性地被打开，然后，已掺杂半导体材质就仅会于此区域中进行沉积，此外，为了PFET晶体管，该程序会相应地加以重复。
图4显示依照上述的该第三示范性实施例，用于举例说明在使用未掺杂、或已掺杂半导体材质时，所述信道连接区域的一简化的部分剖面图。
图5A以及图5B显示制造依照一第四示范性实施例之一具有局部源极/漏极绝缘之场效晶体管的必要方法步骤的简化剖面图，其中，相同的参考符号是代表相同于、或对应于在图1至图4中之该些符号的组件、或层，以及一重复的叙述即于之后被省略。
依照本发明的第四示范性实施例，为相关于所谓之具有“全空乏(fully depleted)”信道区域的场效晶体管的叙述，而此型态的场效晶体管则是在实现快速短信道晶体管时特别的需要，因为显著增加的速度以及时脉频率可以加以实现以作为结果。
在例子中，图5A以及图5B是对应于依照图3D以及图3E的所述方法步骤，其中，会形成极为延伸进入该栅极介电质3下方之一区域的一凹陷侧壁绝缘层8A，以实现所述全空乏信道区域，更精确地说，该凹陷侧壁绝缘层8A之介于一20至30nm范围之内的一大厚度，是通过，举例而言，对于所述源极以及漏极凹陷SV以及DV之所述去除覆盖侧壁的氧化所加以产生，而由于此高的厚度会产生该所谓的主体(body)、或信道区域的修剪(pinch-off)，因此会造成在该信道区域中的一全空乏结构。
此型态之一场效晶体管，特别是，在实现具有不同信道长度之晶体管的电路时，
所具有的优点为，具有一短信道长度的晶体管会具有在图5B中所举例说明之所述全空乏结构，以及它们的相关功率优点，正如亦可从SOI半导体电路得知一样，在此同时，所述具有一长信道长度的晶体管，正如用于混合信号电路者一样，会更进一步地展现体晶体管(bulk transistors)的行为，以及，据此，利用一习知的方式，会具有用于定义在该信道区域中之一电位的一井连接，据此，在此方法中，当利用一自行对准、或自动的方式时，其有可能在不使用额外屏蔽的情形下，于一个芯片上，同时制造准SOI晶体管(quasi-SOI transistors)以及所谓的体晶体管。
虽然，本发明于前述是以半导体电路作为基础，不过，本发明并不受限于此，并且，相同的，亦包括具有替代半导体材质的半导体电路，相同的，替代的材质也是可以被用于，特别是，该栅极层以及该填充层。
参考符号列表
1     半导体基板
2     浅沟渠隔离
3     栅极介电质
4     栅极层
5     硬屏蔽层
6     栅极侧壁绝缘层
7，7A 间隙壁
8     绝缘屏蔽层
8A    凹陷侧壁绝缘层
9     凹陷底部绝缘层
10    种子层
11    种子保护层
12    种子屏蔽层
13    成长层
14    植入间隙壁
S     源极区域
D     漏极区域
G     栅极堆栈
F     填充层
VI    凹陷绝缘层
SV    源极凹陷
DV    漏极凹陷
I     植入

Claims (19)

1.一种具有局部源极-漏极绝缘的场效晶体管，具有：
一半导体基板(1)；
一源极凹陷(SV)以及一漏极凹陷(DV)，其以彼此间隔的方式形成在该半导体基板(1)中；
一凹陷绝缘层(VI)，其至少形成于该源极凹陷(SV)以及该漏极凹陷(DV)的一底部区域中；
一导电填充层(F)，其形成以用于实现源极以及漏极区域(S，D)，以及用于填充位于该凹陷绝缘层(VI)表面的所述源极以及漏极凹陷(SV，DV)；
一栅极介电质(3)，其形成于位于所述源极以及漏极凹陷(SV，DV)间的该基板表面(S0)；以及
一栅极层(4)，其形成在该栅极介电质(3)的表面，
其中，所述源极以及漏极凹陷(SV，DV)于一上部区域中有一个具有一预定深度(d1)的展宽(V1)，且所述展宽(V1)超过所述底部区域邻近于该栅极介电质(3)的一侧，以用于实现已定义的信道连接区域(KA)，该凹陷绝缘层(VI)还具有一侧壁绝缘层(8A)延伸进入位于该栅极介电质(3)下方的一区域并与该栅极介电质(3)重叠。
2.根据权利要求1所述的场效晶体管，其中，该凹陷侧壁绝缘层(8A)，其形成于所述源极以及漏极凹陷(SV，DV)的侧壁区域中，但不接触该栅极介电质(3)。
3.根据权利要求1所述的场效晶体管，其中，该导电填充层(F)具有一种子层(10)，以用于改善在所述源极以及漏极凹陷(SV，DV)中的沉积。
4.根据权利要求1所述的场效晶体管，其中，该栅极层(4)具有一栅极绝缘层(6)，该栅极绝缘层(6)形成在该栅极层(4)的侧壁。
5.根据权利要求1至4任一项所述的场效晶体管，其中，该场效晶体管由浅沟渠隔离(2)限制边界。
6.根据权利要求1至4任一项所述的场效晶体管，其中，该场效晶体管具有小于100nm的侧向结构。
7.根据权利要求1至4任一项所述的场效晶体管，其中，所述源极以及漏极凹陷(SV，DV)具有一介于50nm至300nm间的深度(d1+d2)。
8.一种用于制造具有局部源极/漏极绝缘的场效晶体管的方法，包括下列步骤：
a)在一半导体基板(1)上形成以及图案化一栅极堆栈，所述栅极堆栈具有一栅极层(4)以及一栅极介电质(3)；
b)在该半导体基板(1)中的该栅极堆栈(3，4，5，6)处形成源极以及漏极凹陷(SV，DV，V1，V2)；
c)至少在所述源极以及漏极凹陷的一底部区域中形成一凹陷绝缘层(8，8A，9)，该凹陷绝缘层(VI)还具有一侧壁绝缘层(8A)延伸进入位于该栅极介电质(3)下方的一区域并与该栅极介电质(3)重叠；以及
d)利用一填充层(F)填满已至少部分绝缘的所述源极以及漏极凹陷(SV，DV)，以用于实现源极以及漏极区域(S，D)，
其中，在步骤b)中，
形成第一凹陷(V1)以实现在该半导体基板(1)中的信道连接区域(KA)；
于该栅极堆栈(3，4，5，6)形成间隙壁(7)；以及
利用所述间隙壁(7)作为一屏蔽而在所述第一凹陷(V1)以及该半导体基板(1)中形成第二凹陷。
9.根据权利要求8所述的方法，其中，在步骤a)中，
实行一STI方法以形成浅沟渠隔离(2)；
实行一植入以形成在该半导体基板(1)中的井及/或信道掺杂区域；
实行一热氧化以形成该栅极介电质(3)；
实行一半导体材质的沉积，以形成该栅极层(4)；
实行一TEOS沉积以形成一硬屏蔽层(5)；
实行一蚀刻方法以利用该硬屏蔽层(5)来图案化至少该栅极层(4)；以及
实行另一热氧化以形成位于该栅极层(4)的侧壁处的一栅极侧壁绝缘层(6)。
10.根据权利要求9所述的方法，其中，所述第一凹陷(V1)利用该栅极堆栈(3，4，5，6)以及该浅沟渠隔离层(2)作为一屏蔽，并由非等向性蚀刻而向下形成一个自该基板表面(SO)开始10至50nm的第一深度(d1)。
11.根据权利要求8所述的方法，其中，所述第一凹陷(V1)利用该栅极堆栈(3，4，5，6)以及该浅沟渠隔离层(2)作为一屏蔽，并由非等向性蚀刻而向下形成一个自该基板表面(SO)开始10至50nm的第一深度(d1)。
12.根据权利要求10所述的方法，其中，在步骤c)中，
于所述源极以及漏极凹陷(SV，DV)中形成一绝缘屏蔽层(8)，并且，再次地在至少该底部区域中移除该绝缘屏蔽层(8)；以及
于已去除覆盖的所述底部区域中形成一凹陷底部绝缘层(9)。
13.根据权利要求12所述的方法，其中，更进一步地，
移除位于所述凹陷的所述侧壁处的剩余绝缘屏蔽层(8)；以及
在所述凹陷的未覆盖的侧壁区域中形成凹陷侧壁绝缘层(8A)。
14.根据权利要求12或13所述的方法，其中，形成一氮化硅层作为绝缘屏蔽层(8)；以及
形成一二氧化硅层作为凹陷底部及/或侧壁绝缘层(9，8A)。
15.根据权利要求8所述的方法，其中，在步骤d)中，
d1)形成一种子层(10)，一种子保护层(11)，以及一种子屏蔽层(12)以覆盖整个面积；
d2)该种子屏蔽层(12)正好退回进入所述源极以及漏极凹陷(SV，DV)；
d3)利用该种子屏蔽层(12)作为一屏蔽而部分地移除该种子保护层(11)；
d4)移除退回的种子屏蔽层(12)；
d5)利用该种子保护层(11)作为一屏蔽而部分地移除该种子层(10)；
d6)完全移除该种子保护层(11)；以及
d7)在正好进入该基板表面(SO)的一区域中的该种子层(10)上形成一成长层(13)。
16.根据权利要求15所述的方法，其中，
在步骤d6)中，更进一步地，移除所述间隙壁(7)；以及
在步骤d)中，
d8)于该栅极堆栈(3，4，6)处形成植入间隙壁(14)；
d9)移除该硬屏蔽层(5)；以及
d10)实行一植入(I)以掺杂该栅极层(4)还有该成长层(13)。
17.根据权利要求8至11任一项所述的方法，其中，在形成所述间隙壁(7)前，至少在所述信道连接区域(KA)处形成一第一半导体保护层。
18.根据权利要求8至11任一项所述的方法，其中，所述间隙壁(7)是由保角氮化硅沉积以及非等向性回蚀所形成。
19.根据权利要求8至11任一项所述的方法，其中，所述第二凹陷(V2)是由非等向性蚀刻而向下形成一个自该基板表面(SO)起50至300nm的第二深度(d2)。
CNB038239167A 2002-10-07 2003-09-19 具局部源极/漏极绝缘场效晶体管及其制造方法 Expired - Fee Related CN100474535C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10246718.8 2002-10-07
DE10246718A DE10246718A1 (de) 2002-10-07 2002-10-07 Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
PCT/DE2003/003130 WO2004034458A1 (de) 2002-10-07 2003-09-19 Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN1689149A CN1689149A (zh) 2005-10-26
CN100474535C true CN100474535C (zh) 2009-04-01

Family

ID=32038290

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038239167A Expired - Fee Related CN100474535C (zh) 2002-10-07 2003-09-19 具局部源极/漏极绝缘场效晶体管及其制造方法

Country Status (8)

Country Link
US (4) US7528453B2 (zh)
EP (2) EP1550154B1 (zh)
JP (1) JP2006502573A (zh)
KR (1) KR100657098B1 (zh)
CN (1) CN100474535C (zh)
DE (1) DE10246718A1 (zh)
TW (1) TWI227563B (zh)
WO (1) WO2004034458A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246718A1 (de) * 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
US7135391B2 (en) * 2004-05-21 2006-11-14 International Business Machines Corporation Polycrystalline SiGe junctions for advanced devices
US7413957B2 (en) * 2004-06-24 2008-08-19 Applied Materials, Inc. Methods for forming a transistor
US7078722B2 (en) 2004-09-20 2006-07-18 International Business Machines Corporation NFET and PFET devices and methods of fabricating same
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7358025B2 (en) * 2005-03-11 2008-04-15 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4664760B2 (ja) * 2005-07-12 2011-04-06 株式会社東芝 半導体装置およびその製造方法
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
TWI343625B (en) * 2006-03-09 2011-06-11 Nanya Technology Corp A semiconductor device and manufacturing method of the same
US7572691B2 (en) * 2006-05-16 2009-08-11 Macronix International Co., Ltd Non-volatile memory and method of fabricating the same
US7541239B2 (en) 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
KR100843880B1 (ko) * 2007-03-20 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US9136329B2 (en) * 2007-04-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with dielectric-sealed doped region
US8415749B2 (en) * 2007-04-19 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with dielectric-sealed doped region
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7928474B2 (en) * 2007-08-15 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd., Forming embedded dielectric layers adjacent to sidewalls of shallow trench isolation regions
US7781838B2 (en) * 2008-04-21 2010-08-24 Qimonda Ag Integrated circuit including a body transistor and method
US7880210B2 (en) * 2008-05-23 2011-02-01 Qimonda Ag Integrated circuit including an insulating structure below a source/drain region and method
JP2010171144A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置
US8203188B2 (en) * 2009-05-22 2012-06-19 Broadcom Corporation Split gate oxides for a laterally diffused metal oxide semiconductor (LDMOS)
KR101097469B1 (ko) * 2009-07-31 2011-12-23 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
WO2011042965A1 (ja) * 2009-10-07 2011-04-14 富士通セミコンダクター株式会社 半導体装置および半導体論理回路装置
US8274114B2 (en) * 2010-01-14 2012-09-25 Broadcom Corporation Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region
KR101120174B1 (ko) * 2010-02-10 2012-02-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US8492234B2 (en) * 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
CN102437183B (zh) * 2010-09-29 2015-02-25 中国科学院微电子研究所 半导体器件及其制造方法
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
JP5720244B2 (ja) * 2010-12-28 2015-05-20 富士通セミコンダクター株式会社 半導体基板の製造方法及び半導体装置の製造方法
US8361847B2 (en) * 2011-01-19 2013-01-29 International Business Machines Corporation Stressed channel FET with source/drain buffers
CN102956493A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
JP5742631B2 (ja) 2011-09-28 2015-07-01 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103137490B (zh) * 2011-12-05 2016-02-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103426753B (zh) * 2012-05-14 2016-06-22 中芯国际集成电路制造(上海)有限公司 源漏区的制备方法和mos器件
CN103779224A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法
CN104701164A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件和半导体器件的制作方法
US9484461B2 (en) * 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
CN106328707A (zh) * 2015-07-06 2017-01-11 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
US9536945B1 (en) 2015-07-30 2017-01-03 International Business Machines Corporation MOSFET with ultra low drain leakage
US10141426B2 (en) * 2016-02-08 2018-11-27 International Business Macahines Corporation Vertical transistor device
US10074563B2 (en) 2016-07-29 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
CN107958935B (zh) * 2016-10-18 2020-11-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
KR102356492B1 (ko) 2017-03-10 2022-01-28 에스케이하이닉스 주식회사 트랜지스터를 포함하는 전자 장치 및 그 제조 방법
US10629679B2 (en) * 2017-08-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) * 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11869972B2 (en) * 2018-11-26 2024-01-09 Etron Technology, Inc. Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof
US11264499B2 (en) * 2019-09-16 2022-03-01 Globalfoundries U.S. Inc. Transistor devices with source/drain regions comprising an interface layer that comprises a non-semiconductor material
CN111341663A (zh) * 2020-03-12 2020-06-26 上海华虹宏力半导体制造有限公司 射频器件的形成方法
US11978774B2 (en) * 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
WO2022076043A1 (en) * 2020-10-05 2022-04-14 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11450768B2 (en) 2020-10-05 2022-09-20 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
CN113327848B (zh) * 2021-05-28 2024-03-08 上海华力微电子有限公司 闪存器件及其制造方法
CN115602648A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 半导体结构及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US620912A (en) * 1899-03-14 Rail-fastener
JPH067596B2 (ja) * 1984-02-01 1994-01-26 株式会社日立製作所 半導体装置の製造方法
JPS62143472A (ja) 1985-12-18 1987-06-26 Hitachi Ltd 半導体装置
US5043778A (en) 1986-08-11 1991-08-27 Texas Instruments Incorporated Oxide-isolated source/drain transistor
JPH01268061A (ja) 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
JPH02128430A (ja) 1988-11-08 1990-05-16 Oki Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
KR0135147B1 (ko) 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
TW328650B (en) 1996-08-27 1998-03-21 United Microelectronics Corp The MOS device and its manufacturing method
US5908313A (en) * 1996-12-31 1999-06-01 Intel Corporation Method of forming a transistor
JPH10326837A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
JPH118379A (ja) 1997-06-16 1999-01-12 Toshiba Corp 半導体装置及びその製造方法
DE19749378B4 (de) 1997-11-07 2006-10-26 Infineon Technologies Ag MOS-Transistor und Verfahren zu dessen Herstellung
DE19812643C1 (de) 1998-03-23 1999-07-08 Siemens Ag Schaltungsstruktur mit einem MOS-Transistor und Verfahren zu deren Herstellung
KR100261170B1 (ko) * 1998-05-06 2000-07-01 김영환 반도체소자 및 그 제조방법
US6207515B1 (en) * 1998-05-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Method of fabricating buried source to shrink chip size in memory array
US6071783A (en) 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
US6541343B1 (en) 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
US6403482B1 (en) 2000-06-28 2002-06-11 International Business Machines Corporation Self-aligned junction isolation
JP2002016246A (ja) 2000-06-28 2002-01-18 Sharp Corp Ｍｏｓ型半導体トランジスタの製造方法
WO2002043109A2 (de) 2000-11-21 2002-05-30 Infineon Technologies Ag Verfahren zum herstellen eines planaren feldeffekttransistors und planarer feldeffekttransistor
US6399973B1 (en) * 2000-12-29 2002-06-04 Intel Corporation Technique to produce isolated junctions by forming an insulation layer
US6649481B2 (en) 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
US6649460B2 (en) * 2001-10-25 2003-11-18 International Business Machines Corporation Fabricating a substantially self-aligned MOSFET
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
TW506064B (en) * 2001-12-10 2002-10-11 Macronix Int Co Ltd Structure of semiconductor device and its manufacturing method
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6794313B1 (en) * 2002-09-20 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation process to improve polysilicon sidewall roughness
DE10246718A1 (de) * 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren

Also Published As

Publication number Publication date
WO2004034458A1 (de) 2004-04-22
EP2657961A1 (de) 2013-10-30
TW200408129A (en) 2004-05-16
US7824993B2 (en) 2010-11-02
US7528453B2 (en) 2009-05-05
US20050280052A1 (en) 2005-12-22
EP2657961B1 (de) 2016-03-23
DE10246718A1 (de) 2004-04-22
KR100657098B1 (ko) 2006-12-13
US20110012208A1 (en) 2011-01-20
TWI227563B (en) 2005-02-01
US20090227083A1 (en) 2009-09-10
JP2006502573A (ja) 2006-01-19
EP1550154B1 (de) 2015-02-18
US20160118477A1 (en) 2016-04-28
US9240462B2 (en) 2016-01-19
KR20050048675A (ko) 2005-05-24
EP1550154A1 (de) 2005-07-06
CN1689149A (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
CN100474535C (zh) 具局部源极/漏极绝缘场效晶体管及其制造方法
US6548859B2 (en) MOS semiconductor device and method of manufacturing the same
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
US8021943B2 (en) Simultaneously formed isolation trench and through-box contact for silicon-on-insulator technology
US20070164443A1 (en) Semiconductor array and method for manufacturing a semiconductor array
US7939863B2 (en) Area efficient 3D integration of low noise JFET and MOS in linear bipolar CMOS process
CN101842902A (zh) 半导体结构及其制造方法
CN107452738A (zh) 包括伪栅极结构的集成电路及其形成方法
US20080096354A1 (en) Vertical MOS transistor with embedded gate and its fabrication process
KR20070072928A (ko) 반도체 장치 및 그 제조 방법
CN101842883A (zh) 半导体结构及其制造方法
US5872044A (en) Late process method for trench isolation
CN1332424C (zh) 制造多晶－多晶电容器的方法及相应的半导体器件
CN105990374A (zh) 集成电路和用于制造在集成电路内的至少一个晶体管的方法
US20130189818A1 (en) Trench isolation and method of fabricating trench isolation
US8946805B2 (en) Reduced area single poly EEPROM
CN101855721B (zh) 半导体结构及其制造方法
US7531872B2 (en) High voltage transistor and method for fabricating the same
US7071044B1 (en) Method of making a test structure for gate-body current and direct extraction of physical gate length using conventional CMOS
KR100922557B1 (ko) Ｃｍｏｓ 트랜지스터 및 그 제조 방법
US6391698B1 (en) Forming complementary metal-oxide semiconductor with gradient doped source/drain
US20220231163A1 (en) Semiconductor Transistor Device and Method of Manufacturing the Same
CN100578813C (zh) 高压半导体器件及其制造方法
KR20010039964A (ko) Ｍｏｓｆｅｔ를 제조하기 위한, 치환 게이트로서 실리콘게르마늄 및 기타 합금의 용도

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20180919

CF01 Termination of patent right due to non-payment of annual fee