JP2006502573A - ソース／ドレイン部分絶縁部を有する電界効果トランジスタ、および、その製造方法 - Google Patents

ソース／ドレイン部分絶縁部を有する電界効果トランジスタ、および、その製造方法 Download PDF

Info

Publication number
JP2006502573A
JP2006502573A JP2004542177A JP2004542177A JP2006502573A JP 2006502573 A JP2006502573 A JP 2006502573A JP 2004542177 A JP2004542177 A JP 2004542177A JP 2004542177 A JP2004542177 A JP 2004542177A JP 2006502573 A JP2006502573 A JP 2006502573A
Authority
JP
Japan
Prior art keywords
layer
source
drain
depression
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004542177A
Other languages
English (en)
Inventor
ホルツ，ユルゲン
シュリューファー，クラウス
テヴス，ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006502573A publication Critical patent/JP2006502573A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタ、および、その製造方法に関するものである。間隔の空いたソース凹部（ＳＶ）とドレイン凹部（ＤＶ）とを半導体基板（１）の中に形成し、ソース・ドレイン凹部（ＳＶ・ＤＶ）の少なくとも下部領域に、凹部絶縁層（ＶＩ）を形成し、上記ソース・ドレイン凹部（ＳＶ・ＤＶ）に、導電性充填層（Ｆ）を配置することにより、ソース・ドレイン領域（Ｓ・Ｄ）を形成する。したがって、接合容量が低減された電界効果トランジスタが、ゲート誘電体（３）およびゲート層（４）とともに得られる。

Description

発明の詳細な説明
本発明は、ソース／ドレイン部分絶縁部（lokaler Source-/Drainisolation）を備えた電界効果トランジスタ、および、その製造方法に関するものであり、特に、いわゆるミクスドシグナル回路（Mixed-Signal-Schaltungen）に用いられる、１００ｎｍ以下の電界効果トランジスタに関するものである。
電界効果トランジスタの電極特性は、多数のパラメータの影響を受ける。特にいわゆる接合容量によって、この電界効果トランジスタに対する望ましくない寄生的影響が生じてしまう。このような接合容量は、特に、半導体基板のソース・ドレイン領域のｐｎ接合において、空間電荷または空乏層に起因して寄生容量が増すことにより、引き起こされる。
このような接合容量をゼロにするか、または低減するために、従来、いわゆるＳＯＩ基板（Silicon On Insulator）が用いられてきた。これにより、ソース・ドレイン領域の少なくとも下部領域の範囲が、直接ＳＯＩ基板またはウェハーの絶縁領域によって限られた。しかしながら、ＳＯＩ基板のこのような半導体回路においては、コストが著しくかかるという点で不利である。そして、これに関連して、いわゆるミクスドシグナル回路においても不利である。短チャネル電界効果トランジスタでは、多くの場合、チャネル領域が完全に空乏化されていることが望ましい。一方、チャネル領域への電荷の蓄積（Aufladung）を回避するために、および、特性曲線の線形性をできる限り上げるために、電界効果トランジスタを長チャネル領域に接続する必要がある。同様に、例えば半導体回路の２つの同じトランジスタが同じ特性を有することができるように、チャネル領域を接続することが、トランジスタのいわゆる整合特性（Matchingverhalten）にとっても重要である。したがって、特にミクスドシグナル回路に関しては、ＳＯＩ基板を使用しても、十分な結果が生じず、さらに、ＳＯＩ基板の活性領域の熱連結（thermische Anbindung）は悪い。
明細書ＪＰ０２１２８４３０Ａは、電界効果トランジスタの製造方法を開示している。この明細書では、ソース／ドレイン部分絶縁部を製造するために、酸素を注入する。この酸素注入は、酸素イオンを、半導体基板のソース・ドレイン領域のすぐ下に注入し、次に、埋設された二酸化シリコン層に転化させるといった方法で行われる。しかしながら、この場合、例えば、注入された領域と注入されなかった領域との間の水平の変わり目（lateraler Uebergang）があいまいであるといったように、埋設されたこれらの絶縁領域の形成が余り正確には行われないという点、および、特に、このような方法が１００ｎｍ以下の電界効果トランジスタにあまり適していないという点で不都合である。
したがって、本発明の目的は、接合容量を非常に容易に低減できる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタ、および、その製造方法を提供することにある。
この目的を、本発明にしたがって、電界効果トランジスタについては特許請求項１の特徴部分、および、製造方法については特許請求項１０の方法に基づいて、達成する。
特に、ソース窪みおよびドレイン窪み（これらの窪みの少なくとも下部領域には窪み絶縁層が備えられている）と、ソース領域およびドレイン領域を実現し、窪みを充填するために窪み絶縁層の表面に形成された導電性充填層とを用いて、ミクスドシグナル回路および１００ｎｍ未満の形状を簡単でコストをかけずに実現できる、接合容量の少ない電界効果トランジスタが得られる。
窪み絶縁層は、窪み下部絶縁層と共に、ゲート誘電体に接触しない窪み側壁絶縁層を有していてもよい。これにより、接合容量がさらに低減され、チャネル領域の、浅くまたは正確な拡大領域または接続領域を実現できる。
正確度の高いチャネル接続領域を実現するために、ソース窪みおよびドレイン窪みの上部領域は、規定の幅および規定の深さを有していてもよい。このように、チャネル領域の所望の浅い接続領域を非常に正確に実現できるので、通常用いられる非常に浅い注入は使用しない。これにより、欠陥の拡散促進効果、および、再現性の低い非常に短いＲＴＰ熱処理工程（Rapid Thermal Process）またはプリアモルファス化、および、欠陥注入（Defektimplantationen）、による問題を防止できる。また、窪み側壁絶縁層があるので、高い漏れ電流と、この領域で通常発生する接合容量とを十分に低減できる。
また、ソース窪みおよびドレイン窪みでの堆積プロセスを改善するために、導電性充填層は種層を備えていてもよい。これにより、非常に狭くて深いソース窪みおよびドレイン窪み、または、ホールを、十分に充填できる。
さらに、窪み側壁絶縁層は、ゲート誘電体の下またはチャネル領域の下の領域に拡張してもよい。これにより、短チャネルトランジスタを基板から絶縁し、同じウェハー上にある長チャネルトランジスタを基板に接続できるようになるので、デジタル回路およびミクスドシグナル回路に適した装置となる。このことは、ＳｏＣ（システムオンチップ）への搭載に特に有効である。
本発明の他の有効な改良点については、他の請求項に特徴を記載する。
本発明を、図面を参照しながら模範的な実施形態を用いていかに詳述する。
図１は、模範的な第１実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタを示す簡略化した断面図である。
図２は、模範的な第２実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタを示す簡略化した断面図である。
図３Ａ〜図３Ｉは、模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。
図４は、模範的な第３実施形態にかかる電界効果トランジスタを示す、部分拡大断面図である。
図５Ａおよび図５Ｂは、模範的な第４実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。
図１は、模範的な第１実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタを示す簡略化した断面図である。この図には、半導体基板１（シリコン半導体材料からなることが好ましい）には、トレンチ分離部（Grabenisolierungen）２を形成するＳＴＩ法（トレンチ分離（Shallow Trench Isolation））により、活性領域が形成されている。このトレンチ分離部２を、半導体基板１の中に、例えば細片の形状に形成してもよい。こうすると、トレンチ分離部２間に細片型の活性領域が生じる。
この場合、電界効果トランジスタは、ゲート積層Ｇを備えている。このゲート積層は、半導体基板１の表面に形成され、基本的には、ゲート誘電体（例えばゲート酸化物層）３と、実際のゲート層（または制御層）４とを備えている。ゲート積層Ｇの横には、ソース窪みＳＶおよびドレイン窪みＤＶが半導体基板１の中に互いに間隔をあけて形成されている。また、ゲート誘電体３の下の領域は、チャネル領域である。この場合、形成された窪みは、半導体基板１にしかるべき深さを有する、カットアウト（Aussparungen）、ホール、および、トレンチ等であってもよい。
図１では、ソース窪みＳＶとドレイン窪みＤＶとの下部領域には、それぞれ窪み絶縁層ＶＩが形成されている。この層は、半導体基板１のソース／ドレイン部分絶縁部であり、ソース領域およびドレイン領域の接合容量を著しく低減する。酸素注入によって形成された従来の窪み絶縁層と比べて、本発明のソース／ドレイン部分絶縁部は、幅を狭く、窪みの中に非常に正確に形成されている。さらに、電界効果トランジスタは、本来のソース・ドレイン領域Ｓ・Ｄを実現するために、導電性充填層Ｆを備えている。この充填層Ｆは、窪み絶縁層の表面に形成されており、ソース・ドレイン窪みＳＶ・ＤＶを充填している。
その結果、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタのソース・ドレイン領域Ｓ・Ｄでの接合容量は十分に低くなり、さらに、上記トランジスタのソース領域とドレイン領域との間に位置するチャネル領域が接続可能な状態になる。このようにして、特にミクスドシグナル回路において、長チャネル、高い線形性、および、抜群の適合性を有する、電界効果トランジスタをも実現できる。さらに、このようなソース／ドレイン部分絶縁部では、ＳＯＩ基板と比べてはるかに改善された、半導体基板１のチャネル領域の熱連結をも得られる。したがって、特に側面の幅が１００ｎｍ以下または未満の電界効果トランジスタについては、さらに改善された電気特性を有する電界効果トランジスタを比較的簡単に製造できる。窪み絶縁層ＶＩの各製造方法、および、電界効果トランジスタの各寸法に応じて、ソース・ドレイン窪みの深さは約５０〜３００ｎｍである。この場合、電界効果トランジスタの電気特性を、窪みＳＶ・ＤＶの側壁が垂直である場合は特に、非常に正確に設定できる。
また、ゲート誘電体としては、例えば二酸化シリコンを使用するが、他の誘電体層を用いてもよい。また、ゲート層４として、アモルファスシリコンまたはポリシリコンを用いることが好ましいが、金属ゲートまたは他の材料を用いてもよい。特に、ゲート積層Ｇとして、例えば不揮発性記憶素子の分野で知られているような、他の層構造を実現してもよい（フラッシュＥＰＲＯＭ、Ｅ２ＰＲＯＭ、等）。
図２は、模範的な第２実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタを示す簡略化した断面図である。図１の部材および層と同じまたは類似したものには、図１と同じ参照符号を付け、以下での説明を省略する。
図２にかかる模範的な実施形態では、窪み絶縁層ＶＩは、ソース・ドレイン窪みＳＶ・ＤＶの下部領域に窪み下部絶縁層を備えているだけではなく、さらに、窪み側壁絶縁層を備えている。この窪み側壁絶縁層は、ゲート誘電体３に接触していないので、規定のチャネル接続領域ＫＡを、ゲート誘電体３の下に位置するチャネル領域に接続させることができる。これにより、チャネル接続領域ＫＡの漏れ電流は非常に少なくなり、その接合容量はさらに低減される。したがって、このような浅い接続領域を形成するために通常用いられる方法を、浅い注入、プリアモルファス化または欠陥注入および短いＲＴＰ熱処理工程（Rapid Thermal Process）を用いて回避できる。ソース窪みおよびドレイン窪みの寸法を非常に正確に設定できるので、形成された電界効果トランジスタの電気特性も、非常に正確に確定できる。これにより、接合容量が著しく減少した半導体素子が得られる。
また、充填層Ｆとしてポリシリコンを使用すると、拡張領域または接続領域ＫＡが拡散によって得られる。これにより、傾度（Gradienten）が最大のドーパントの特性（Dotierstoffprofile）が生じる。
図３Ａ〜図３Ｉは、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。再度、図１および図２の部材および層と同じまたは類似したものには、これらの図と同じ参照符号を付け、以下での説明を省略する。
図３Ａによれば、準備段階として（vorbereitenden Verfahren）、初めに、半導体基板１に、ゲート層４とゲート誘電体３とを備えたゲート積層を形成する。通常ゲートプロセスと呼ばれるこのような方法の場合、初めに、半導体基板１の表面にパッド酸化物（図示せず）を堆積し、その後、パッド酸化物の表面にパッド窒化物（図示せず）を形成する。そして、従来のＳＴＩ法（Shallow Trench Isolation）を用いて半導体基板１にトレンチ分離部２を形成し、次に、少なくともパッド窒化物を除去する。その後、半導体基板１にウェルおよび／またはチャネルドーピング領域を形成するために、１回または複数回の注入がなされる。ここで、形成される半導体回路に応じて、多数のウェル構造をも実現できる。その後、基板表面ＳＯの熱酸化を行うことによって、ゲート誘電体３を形成することが好ましい。その結果、例えば、質の高いゲート酸化物が形成される。その後、一例として、厚さ１００ｎｍのポリシリコンを堆積することにより、ゲート層４を形成し、厚さがほぼ５０ｎｍのＴＥＯＳ絶縁層をゲート層の表面に堆積することにより、ハードマスク層５を形成する。その後、少なくともゲート層４をパターン形成するために、初めに、フォトリソグラフィー法をハードマスク層５に適用する。次に、このゲート層４を、好ましくは異方性エッチング法（ＲＩＥ、反応性イオンエッチング）を用いてパターン形成されたハードマスク層５を用いてパターン形成する。最後に、ゲート層４の側壁にゲート側壁絶縁層６を形成するために、他の熱酸化または酸化物の堆積を行ってもよい。その結果、厚さ約６ｎｍの保護層が得られる。この場合、ゲート側壁絶縁層６は、後のエッチング工程でのエッチング停止層として機能し、比較的影響を受けやすい（empfindliche）ゲート誘電体３の側面保護層としても機能する。
このようにして、図３Ａに示した断面図が得られる。また、半導体基板１上にゲート層４とゲート誘電体３とを備えたゲート積層を形成・パターン形成するための、他の方法を実施してもよい。
次に、ゲート積層付近の半導体基板１の中に、ソース・ドレイン窪みを形成する。
図３Ｂによれば、例えば、初めに、第１窪みＶ１を形成することにより、半導体基板１のチャネル接続領域ＫＡを実現することが可能になる。深さｄ１＝１０〜５０ｎｍであるカットアウトを、好ましくは例えばＲＩＥ（反応性イオンエッチング）といった異方性エッチング法を用いて、他にはウェット化学方法（nasschemisch）によって、形成する。この第１窪みＶ１の深さは、拡張領域またはチャネル接続領域を形成するための最適なパラメータとなる。
この段階で、少なくともチャネル接続領域ＫＡの領域において、好ましくは全領域において、薄い第１半導体保護層（図示せず）を形成してもよい。これは、シリコン半導体材料にとっては常に問題になる次の窒化物の堆積から、半導体の表面を保護するためである。したがって、この第１半導体保護層は、シリコン酸化物層を含んでいることが好ましい。
次に、図３Ｂによれば、ゲート積層にスペーサー７を形成する。ゲート積層は、ほぼゲート誘電体３、ゲート層４、ハードマスク層５、および、ゲート側壁絶縁層６（場合によっては存在する）から形成されている。使用可能な表面に窒化シリコンを均一(konformales)（つまり、同じ厚さ）に堆積し、次に、異方性エッチバックを行うことにより、スペーサー７を形成することが好ましい。この堆積には、例えば、ＬＰＣＶＤ法（Low Pressure Chemical Vapor Deposition）を使用する。同様に、スペーサー７の厚さは、チャネル接続領域ＫＡに最適化されたパラメータでもあり、好ましくは厚さがほぼ１０〜３０ｎｍのスペーサーの接続特性が、特に適している。
第１窪みＶ１を、ゲート積層とトレンチ分離部２とをマスクとして用いて形成することが好ましい。これにより、第１窪みＶ１に適したほぼ自己整合的な方法を実現できる。
次に、図３Ｃによれば、ゲート積層に形成されたスペーサー７と、トレンチ分離部２に形成された、マスクとしての他のスペーサー７Ａとを用いて、半導体基板１の第１窪みＶ１内に、第２窪みＶ２を形成する。さらに正確に言うと、深さｄ２が約４０〜２５０ｎｍである第２窪みＶ２を、例えばシリコンＲＩＥ法を用いて形成する。したがって、ソース・ドレイン窪みＳＶ・ＤＶに適した全体の深さは、基板の表面ＳＯから測定して、ｄ１＋ｄ２＝ほぼ５０〜３００ｎｍとなる。
最後に、ソース・ドレイン窪みＳＶ・ＤＶの少なくとも下部領域に窪み絶縁層を形成するために、初めに、絶縁マスク層８を形成する。この場合、露出した半導体材料または露出した半導体シリコンを、温度６００〜９００℃でＮＨ３によって窒化することが好ましい。あるいは、窒化物を堆積することによって、絶縁マスク層８を実現してもよい。窒化物シリコンの厚さ、または、絶縁マスク層８の厚さは、例えば、ほぼ１〜５ｎｍであることが望ましい。基本的に、半導体材料を保護するために、他の薄い酸化物緩衝層（図示せず）を堆積された窒化物の下に形成してもよい。
図３Ｄによれば、次の工程において、絶縁マスク層８を、ソース・ドレイン窪みＳＶ・ＤＶの少なくとも下部領域から除去する。下部領域を露出するために、好ましくは異方性エッチング法、および、特にＲＩＥ窒化物エッチング法を実施する。絶縁マスク層８の全領域を堆積する場合、水平領域のみを露出する。
その後、ソース・ドレイン窪みＳＶ・ＤＶの露出した下部領域に、窪み下部絶縁層９を形成する。このとき、例えば熱酸化が、露出した半導体材料上で行われる。これにより、一例として、ソース・ドレイン窪みの下部領域には、厚さが２０〜４０ｎｍの酸化シリコン層が形成される。
熱酸化の代わりに、ソース・ドレイン窪みＳＶ・ＤＶの下部領域にのみ、絶縁層を選択的に堆積する、いわゆるＳＥＬＯＸ法（Selective Oxid Deposition Process）を実施してもよい。その結果、窪み下部絶縁層９に適するように選択された製造方法に応じて、ソース・ドレイン窪みの深さを選択できる。ＳＥＬＯＸ方法に関するさらなる技術的な詳細については、特に、以下の参考文献を参照できる。N. Elberl他、「選択的酸化堆積に基づいた新たなＳＴＩプロセス（A new STI-process based on selective oxide deposition）」（ＶＬＳＩ技術に関するシンポジウムにて、１９９８年）。
したがって、絶縁マスク層８は、水平・垂直領域を別々に酸化できるだけでなく、さらに、チャネル領域での機械的ストレスを低減する。
さらに、図３Ｅによれば、ソース・ドレイン窪みＳＶ・ＤＶの側壁に残っている絶縁マスク層８を除去し、これらの窪みの露出した側壁領域に窪み側壁絶縁層８Ａを形成してもよい。さらに正確には、短時間のエッチング工程を行うことにより、側壁にある薄い窒化物層８を除去し、次に、約８００℃で熱酸化を、あるいは、ウェット酸化を行うことにより、厚さが約５〜２０ｎｍの窪み側壁絶縁層８Ａを形成する。この窪み下部絶縁層９および窪み側壁絶縁層８Ａを、二酸化シリコン層によって形成することが好ましい。
次に、少なくとも部分的に絶縁されたソース・ドレイン窪みＳＶ・ＤＶを、充填層によって充填する。このとき、好ましくは、初めに種層１０を形成することにより、後にポリシリコンを選択的に堆積しやすくする。一例として、ドープされた、または、ドープされていない、薄いアモルファス半導体層または薄い多結晶半導体層を、堆積する。このとき、種層１０に他の材料を使用してもよいが、シリコンまたはＳｉＧｅを使用することが好ましい。次に、種層１０を一時的に酸化または窒化することにより、種保護層１１を形成し、最後に、種マスク層１２を形成する。ここで、レジストを全領域で堆積することが好ましい。図３Ｅに示した断面図は、種保護層１１を停止層として用いた例えば化学的機械研磨法（ＣＭＰ）によって種マスク層１２を平坦化した後の図である。
図３Ｆによれば、例えばレジストを一定時間後にエッチングすることにより、種マスク層１２をソース・ドレイン窪みＳＶ・ＤＶの中まで後退させる。ゲート積層の高さが通常は非常に正確に知られているので、このような後退プロセスを比較的正確に行うことができる。次に、ソース・ドレイン窪みの中まで後退した種マスク層１２を用いて、種保護層１１を部分的に除去する。つまり、種マスク層１２によって覆われた領域以外の酸化物層および／または窒化物層を、除去する。次に、後退した種マスク層１２を除去する。このとき、レジスト剥離を行うことが好ましい。
図３Ｇによれば、次に、ソース・ドレイン窪みＳＶ・ＤＶに残っている種保護層１１をマスクとして用いて、種層１０を部分的に除去する。この除去を例えばウェット化学シリコンエッチング法によって行う。最後に、残っている種保護層１１を、窒化物および／または酸化物エッチング法を行って、完全に除去する。
次に、ソース・ドレイン窪みＳＶ・ＤＶに残っているアモルファス種層１０または多結晶種層１０を選択的に除去するか、または、上記層の上に半導体材料を成長させる。このとき、酸化物によって覆われている領域以外の部分は、上記成長層１３によって覆われない。
図３Ｈによれば、初めに、チャネル接続領域ＫＡを露出させるために、ゲート積層にあるスペーサー７と、トレンチ分離部２にあるスペーサー７Ａとを除去する。この除去を、ウェット化学窒化物エッチングによって行うことが好ましい。
また、後の成長処理中のチャネル接続領域での粒子形成（Koernerbildung）を回避するために、例えば二酸化シリコンまたは窒化物シリコンからなる、非常に薄い中間層（Interface-Schicht）（図示せず）を形成してもよい。次に、成長層１３を、基板表面ＳＯの領域の中まで、種層１０の上に形成する。このとき、特に、ドープされているかどうかに関わらず、アモルファス半導体材料、または、多結晶半導体材料を、厚さ約５０〜４００ｎｍまで（二酸化シリコンに対して）選択的に堆積する。この工程では、特に、アモルファスシリコンまたは多結晶シリコンを異なる基板の上に堆積することに適した様々なプロセス条件を利用する。こうして、いわゆる「ソース／ドレイン底上げ(raised source/drain)」構造が形成される。
図３Ｉによれば、後の工程において、ゲート積層またはゲート側壁絶縁層６の側壁に、注入スペーサー（Implantations-Spacer）１４を形成する。この注入スペーサー１４は、ここでも、窒化物シリコン層を含んでいることが好ましい。次に、酸化物エッチングによってハードマスク層５を除去できる。このとき、トレンチ分離部２およびＴＥＯＳハードマスク層５は後退するが、ゲート側壁絶縁層６は、注入スペーサー１４によって保護されている。最後に、露出したゲート層４と、成長層１３と、場合によっては種層１０とにドープするために、ドーパントを注入Ｉする。この注入は、通常どおり、レジストマスク技術を用いて行われる。ドーパントを活性化するために、さらに熱処理工程を行う。
このとき、ソースとドレインとの接続は、高くドープされた上記ポリシリコン層からの拡散によって生じる。ドープされた多結晶半導体材料またはドープされたアモルファス半導体材料は、粒界の拡散定数が高いために、膨大なドーパント源（Dotierstoffquelle）のように作用する。この利点は、拡散側面（Diffusionsflanken）が非常に急であり、ドーパントの量が多いという点である。アモルファス半導体材料または多結晶半導体材料をソース領域Ｓおよびドレイン領域Ｄに直接注入Ｉするので、チャネル接続領域ＫＡの下への拡散は、注入欠陥によって決定されない。なぜなら、注入欠陥はポリシリコンの粒界において再結合するからである。この事実のゆえに、プロセス制御をよくしてドーパントをより活性化するために、温度バジェットを多く用いることができる。
ドーピングされなかった半導体材料またはシリコンを堆積する代わりに、インシチュドープされた（insitu-dotiertes）半導体材料を堆積してもよい。このために、ウェハーをマスク層で覆い、次に、例えばＮＦＥＴトランジスタの領域を選択的に開ける。次に、ドープされた半導体材料を、この領域にのみ堆積する。このプロセスを、ＰＦＥＴトランジスタでも同様に繰り返す。
図４は、上記の模範的な第３実施形態にかかる、ドープされていない、または、ドープされた半導体材料を用いたチャネル接続領域を示す、簡略化した部分断面図である。
図５Ａおよび図５Ｂは、模範的な第４実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造方法を示す、簡略化した断面図である。図１〜図４の部材および層と同じまたは類似したものには、これらの図と同じ参照符号を付け、以下での説明を省略する。
模範的な第４実施形態では、いわゆる、「完全に空乏化された」チャネル領域を備えた電界効果トランジスタについて記載する。この型の電界効果トランジスタは、スピードおよびクロック周波数を著しく速くできるので、特に、高速の短チャネルトランジスタを実現する場合に望ましい。
この場合、図５Ａおよび図５Ｂは、図３Ｄおよび図３Ｅの方法工程に相当する。完全に空乏化されたチャネル領域を実現するために、ゲート誘電体３の下の領域に広がる窪み側壁絶縁層８Ａを形成する。さらに正確には、例えばソース・ドレイン窪みＳＶ・ＤＶの露出した側壁を酸化することにより、窪み側壁絶縁層８Ａ（２０〜３０ｎｍ）を厚く形成する。この厚さに基づいて、いわゆる本体（Bodys）またはチャネル領域のピンチオフが得られる。これにより、チャネル領域に、完全に空乏化された構造が生じる。
この型の電界効果トランジスタは、特に、チャネルの長さの異なるトランジスタを備えた回路を実現する場合に利点がある。ＳＯＩ半導体回路からも知られているように、短チャネルトランジスタは、出力に利点のある（Leistungsvorteilen）、図５Ｂに示す完全に空乏化された構造を有している。一方、長チャネルトランジスタは、（ミクスドシグナル回路にも用いられるように）さらに、バルクトランジスタ（Bulk-Transistoren）の動作を示す。したがって、通常、チャネル領域の電位を一定にするためのウェル接続を有している。このように、擬似ＳＯＩトランジスタといわゆるバルクトランジスタとを、同時に単一のチップの上に、他のマスクを用いずに、いわば自己整合的に、または、自動的に形成できる。このことは、特に、高速のデジタル回路およびミクスドシグナル回路を単一のチップ上で実現できるＳｏＣ回路にとって利点である。
本発明は、シリコン半導体回路に基づいて記載したものであるが、シリコン半導体回路に限定せず、他の半導体材料を有する同様の半導体回路をも含んでいる。同様に、特にゲート層および充填層に適した他の材料を使用してもよい。
模範的な第１実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタを示す簡略化した断面図である。 模範的な第２実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタを示す簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第３実施形態にかかる電界効果トランジスタを示す、部分拡大断面図である。 模範的な第４実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。 模範的な第４実施形態にかかる、ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの基本的な製造工程を示す、簡略化した断面図である。
符号の説明
１ 半導体基板
２ トレンチ分離部
３ ゲート誘電体
４ ゲート層
５ ハードマスク層
６ ゲート側壁絶縁層
７、７Ａ スペーサー
８ 絶縁マスク層
８Ａ 窪み側壁絶縁層
９ 窪み下部絶縁層
１０ 種層
１１ 種保護層
１２ 種マスク層
１３ 成長層
１４ 注入スペーサー
Ｓ ソース領域
Ｄ ドレイン領域
Ｇ ゲート積層
Ｆ 充填層
ＶＩ 窪み絶縁層
ＳＶ ソース窪み
ＤＶ ドレイン窪み
Ｉ 注入

Claims (21)

  1. ソース／ドレイン部分絶縁部を備えた電界効果トランジスタであって、
    半導体基板（１）と、
    上記半導体基板（１）の中に互いに間隔を空けて形成されている、ソース窪み（ＳＶ）およびドレイン窪み（ＤＶ）と、
    上記ソース窪み（ＳＶ）とドレイン窪み（ＤＶ）との少なくとも下部領域に形成されている、窪み絶縁層（ＶＩ）と、
    ソースおよびドレイン領域（Ｓ・Ｄ）を実現し、窪み絶縁層（ＶＩ）の表面にソース窪み（ＳＶ）およびドレイン窪み（ＤＶ）を充填するために形成されている、導電性充填層（Ｆ）と、
    上記ソース窪み（ＳＶ）とドレイン窪み（ＤＶ）との間の基板表面（ＳＯ）に形成されている、ゲート誘電体（３）と、
    上記ゲート誘電体（３）の表面に形成されている、ゲート層（４）とを備えた、電界効果トランジスタ。
  2. 上記窪み絶縁層（ＶＩ）は、さらに窪み側壁絶縁層（８Ａ）を備え、
    この窪み側壁絶縁層が、ソース窪み（ＳＶ）とドレイン窪み（ＤＶ）との側壁領域に形成されているが、ゲート誘電体（３）と接触していないことを特徴とする、請求項１に記載の電界効果トランジスタ。
  3. 上記ソース窪み（ＳＶ）及びドレイン窪み（ＤＶ）は、上部領域に、規定のチャネル接続領域（ＫＡ）を実現する所定の深さ（ｄ１）を有する拡張部（Ｖ１）を備えたことを特徴とする、請求項１または２に記載の電界効果トランジスタ。
  4. 上記導電性充填層（Ｆ）は、ソース窪み（ＳＶ）およびドレイン窪み（ＤＶ）における堆積を向上する種層（１０）を備えたことを特徴とする、請求項１〜３のいずれか１項に記載の電界効果トランジスタ。
  5. 上記ゲート層（４）は、その側壁にゲート絶縁層（６）を備えていることを特徴とする、請求項１〜４のいずれか１項に記載の電界効果トランジスタ。
  6. トレンチ分離部（２）により範囲が制限されていることを特徴とする、請求項１〜５のいずれか１項に記載の電界効果トランジスタ。
  7. 横寸法が１００ｎｍ未満であることを特徴とする、請求項１〜６のいずれか１項に記載の電界効果トランジスタ。
  8. 上記ソース窪み（ＳＶ）及びドレイン窪み（ＤＶ）は、約５０ｎｍ〜３００ｎｍの深さ（ｄ１＋ｄ２）を有することを特徴とする、請求項１〜７のいずれか１項に記載の電界効果トランジスタ。
  9. 上記窪み側壁絶縁層（８Ａ）が、ゲート誘電体（３）の下の領域に延びていることを特徴とする、請求項２〜８のいずれか１項に記載の電界効果トランジスタ。
  10. ソース／ドレイン部分絶縁部を備えた電界効果トランジスタの製造方法であって、
    ａ）半導体基板（１）にゲート層（４）とゲート誘電体（３）とを備えたゲート積層を形成およびパターン形成する工程と、
    ｂ）上記半導体基板（１）の中のゲート積層（３、４、５、６）に、ソース・ドレイン窪み（ＳＶ、ＤＶ、Ｖ１、Ｖ２）を形成する工程と、
    ｃ）上記ソース窪み（ＳＶ）とドレイン窪み（ＤＶ）との少なくとも下部領域に、窪み絶縁層（８、８Ａ、９）を形成する工程と、
    ｄ）少なくとも部分的に絶縁された、ソース窪み（ＳＶ）およびドレイン窪み（ＤＶ）に、充填層（Ｆ；１０、１３）を充填し、ソース・ドレイン領域（Ｓ、Ｄ）を実現する工程とを備えた方法。
  11. 請求項１０に記載の方法であって、
    工程ａ）では、
    ＳＴＩ方法を行い、トレンチ分離部（２）を形成し、
    注入を行い、半導体基板（１）中のウェルおよび／またはチャネルドーピング領域を形成し、
    熱酸化を行い、ゲート誘電体（３）を形成し、
    半導体材料を堆積し、ゲート層（４）を形成し、
    ＴＥＯＳ堆積を行い、ハードマスク層（５）を形成し、
    リソグラフィー法を行い、ハードマスク層（５）を用いて少なくともゲート層（４）をパターン形成し、
    さらに、熱酸化を行い、ゲート層（４）の側壁に、ゲート側壁絶縁層（６）を形成することを特徴とする方法。
  12. 請求項１０または１１に記載の方法であって、
    工程ｂ）では、
    半導体基板（１）の中にチャネル接続領域（ＫＡ）を実現するために、第１窪み（Ｖ１）を形成し、
    上記ゲート積層（３、４、５、６）に沿ってスペーサー（７）を形成し、
    スペーサー（７）をマスクとして用いて、上記第１窪み（Ｖ１）および半導体基板（１）の中に第２窪み（Ｖ２）を形成することを特徴とする方法。
  13. 異方性エッチングにより、基板表面（ＳＯ）からの第１深さ（ｄ１）が約１０〜５０ｎｍになるように、ゲート積層（３、４、５、６）およびトレンチ分離層（２）をマスクとして用いて、上記第１窪み（Ｖ１）を形成することを特徴とする、請求項１２に記載の方法。
  14. 上記スペーサー（７）を形成する前に、少なくともチャネル接続領域（ＫＡ）に、第１半導体保護層を形成することを特徴とする、請求項１２または１３に記載の方法。
  15. 上記スペーサー（７）を、窒化シリコンの均一堆積および異方性エッチバックによって形成することを特徴とする、請求項１２〜１４のいずれか１項に記載の方法。
  16. 異方性エッチングにより、基板表面（ＳＯ）からの深さ（ｄ１＋ｄ２）が約５０〜３００ｎｍになるまで、上記第２窪み（Ｖ２）を形成することを特徴とする、請求項１２〜１４のいずれか１項に記載の方法。
  17. 工程ｃ）では、
    上記ソース窪み（ＳＶ）およびドレイン窪み（ＤＶ）の中に、絶縁マスク層（８）を形成し、少なくとも下部領域から除去し、
    上記露出した下部領域の中に、窪み下部絶縁層（９）をそれぞれ形成することを特徴とする、請求項１０〜１６のいずれか１項に記載の方法。
  18. さらに、上記窪みの側壁から、残っている絶縁マスク層（８）を除去し、
    上記窪みの露出した側壁に、窪み側壁絶縁層（８Ａ）を形成することを特徴とする、請求項１７に記載の方法。
  19. 絶縁マスク層（８）として窒化物シリコン層を形成し、
    窪み下部絶縁層（９）および／または側壁絶縁層（８Ａ）として、二酸化シリコン層を形成することを特徴とする、請求項１７または１８に記載の方法。
  20. 工程ｄ）では、
    ｄ１）上記全領域に、種層（１０）、種保護層（１１）、および、種マスク層（１２）を形成し、
    ｄ２）上記種マスク層（１２）を、ソース窪み（ＳＶ）およびドレイン窪み（ＤＶ）の中まで後退させ、
    ｄ３）上記種保護層（１１）を、種マスク層（１２）をマスクとして用いて部分的に除去し、
    ｄ４）後退させた上記種マスク層（１２）を除去し、
    ｄ５）上記種層（１０）を、種保護層（１１）をマスクとして用いて部分的に除去し、
    ｄ６）上記種保護層（１１）を完全に除去し、
    ｄ７）上記種層（１０）の上に、成長層（１３）を、基板表面（ＳＯ）の領域まで形成することを特徴とする、請求項１０〜１９のいずれか１項に記載の方法。
  21. 工程ｄ６）では、さらに、スペーサー（７）を除去し、
    工程ｄ）では、
    ｄ８）上記ゲート積層（３、４、６）に沿って、注入スペーサー（１４）を形成し、
    ｄ９）上記ハードマスク層（５）を除去し、
    ｄ１０）注入（Ｉ）により、上記ゲート層（４）および成長層（１３）にドープされることを特徴とする、請求項２０および１２に記載の方法。
JP2004542177A 2002-10-07 2003-09-19 ソース／ドレイン部分絶縁部を有する電界効果トランジスタ、および、その製造方法 Pending JP2006502573A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10246718A DE10246718A1 (de) 2002-10-07 2002-10-07 Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
PCT/DE2003/003130 WO2004034458A1 (de) 2002-10-07 2003-09-19 Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren

Publications (1)

Publication Number Publication Date
JP2006502573A true JP2006502573A (ja) 2006-01-19

Family

ID=32038290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004542177A Pending JP2006502573A (ja) 2002-10-07 2003-09-19 ソース／ドレイン部分絶縁部を有する電界効果トランジスタ、および、その製造方法

Country Status (8)

Country Link
US (4) US7528453B2 (ja)
EP (2) EP1550154B1 (ja)
JP (1) JP2006502573A (ja)
KR (1) KR100657098B1 (ja)
CN (1) CN100474535C (ja)
DE (1) DE10246718A1 (ja)
TW (1) TWI227563B (ja)
WO (1) WO2004034458A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
JP2008504682A (ja) * 2004-06-24 2008-02-14 アプライド　マテリアルズ　インコーポレイテッド トランジスタ形成方法
JP2008527723A (ja) * 2005-01-06 2008-07-24 インテル・コーポレーション 階段状ソース／ドレイン領域を有するデバイス
WO2011042965A1 (ja) * 2009-10-07 2011-04-14 富士通セミコンダクター株式会社 半導体装置および半導体論理回路装置
JP2012142440A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体基板の製造方法及び半導体装置の製造方法
JP2014506726A (ja) * 2011-01-19 2014-03-17 インターナショナル・ビジネス・マシーンズ・コーポレーション ソース／ドレイン・バッファを有する応力付与チャネル型ｆｅｔ
US9087898B2 (en) 2011-09-28 2015-07-21 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246718A1 (de) * 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
US7135391B2 (en) * 2004-05-21 2006-11-14 International Business Machines Corporation Polycrystalline SiGe junctions for advanced devices
US7078722B2 (en) 2004-09-20 2006-07-18 International Business Machines Corporation NFET and PFET devices and methods of fabricating same
TWI338816B (en) * 2005-03-11 2011-03-11 Shinetsu Chemical Co Photoresist undercoat-forming material and patterning process
JP4664760B2 (ja) * 2005-07-12 2011-04-06 株式会社東芝 半導体装置およびその製造方法
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
TWI343625B (en) * 2006-03-09 2011-06-11 Nanya Technology Corp A semiconductor device and manufacturing method of the same
US7572691B2 (en) * 2006-05-16 2009-08-11 Macronix International Co., Ltd Non-volatile memory and method of fabricating the same
US7541239B2 (en) 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
KR100843880B1 (ko) * 2007-03-20 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8415749B2 (en) * 2007-04-19 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with dielectric-sealed doped region
US9136329B2 (en) * 2007-04-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with dielectric-sealed doped region
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7928474B2 (en) * 2007-08-15 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd., Forming embedded dielectric layers adjacent to sidewalls of shallow trench isolation regions
US7781838B2 (en) * 2008-04-21 2010-08-24 Qimonda Ag Integrated circuit including a body transistor and method
US7880210B2 (en) * 2008-05-23 2011-02-01 Qimonda Ag Integrated circuit including an insulating structure below a source/drain region and method
JP2010171144A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置
US8203188B2 (en) * 2009-05-22 2012-06-19 Broadcom Corporation Split gate oxides for a laterally diffused metal oxide semiconductor (LDMOS)
KR101097469B1 (ko) * 2009-07-31 2011-12-23 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8274114B2 (en) * 2010-01-14 2012-09-25 Broadcom Corporation Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region
KR101120174B1 (ko) * 2010-02-10 2012-02-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US8492234B2 (en) 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
CN102437183B (zh) * 2010-09-29 2015-02-25 中国科学院微电子研究所 半导体器件及其制造方法
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
CN102956493A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103137490B (zh) * 2011-12-05 2016-02-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103426753B (zh) * 2012-05-14 2016-06-22 中芯国际集成电路制造(上海)有限公司 源漏区的制备方法和mos器件
CN103779224A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法
CN104701164A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件和半导体器件的制作方法
US9484461B2 (en) * 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
CN106328707A (zh) * 2015-07-06 2017-01-11 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
US9536945B1 (en) * 2015-07-30 2017-01-03 International Business Machines Corporation MOSFET with ultra low drain leakage
US10141426B2 (en) * 2016-02-08 2018-11-27 International Business Macahines Corporation Vertical transistor device
US10074563B2 (en) * 2016-07-29 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
CN107958935B (zh) * 2016-10-18 2020-11-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
KR102356492B1 (ko) 2017-03-10 2022-01-28 에스케이하이닉스 주식회사 트랜지스터를 포함하는 전자 장치 및 그 제조 방법
US10629679B2 (en) * 2017-08-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) * 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11869972B2 (en) * 2018-11-26 2024-01-09 Etron Technology, Inc. Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof
US11264499B2 (en) * 2019-09-16 2022-03-01 Globalfoundries U.S. Inc. Transistor devices with source/drain regions comprising an interface layer that comprises a non-semiconductor material
CN111341663A (zh) * 2020-03-12 2020-06-26 上海华虹宏力半导体制造有限公司 射频器件的形成方法
WO2022076043A1 (en) * 2020-10-05 2022-04-14 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11978774B2 (en) * 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11450768B2 (en) 2020-10-05 2022-09-20 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
CN113327848B (zh) * 2021-05-28 2024-03-08 上海华力微电子有限公司 闪存器件及其制造方法
CN115602648A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 半导体结构及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US620912A (en) * 1899-03-14 Rail-fastener
JPH067596B2 (ja) * 1984-02-01 1994-01-26 株式会社日立製作所 半導体装置の製造方法
JPS62143472A (ja) 1985-12-18 1987-06-26 Hitachi Ltd 半導体装置
US5043778A (en) 1986-08-11 1991-08-27 Texas Instruments Incorporated Oxide-isolated source/drain transistor
JPH01268061A (ja) 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置
JPH02128430A (ja) 1988-11-08 1990-05-16 Oki Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
KR0135147B1 (ko) 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
TW328650B (en) 1996-08-27 1998-03-21 United Microelectronics Corp The MOS device and its manufacturing method
US5908313A (en) 1996-12-31 1999-06-01 Intel Corporation Method of forming a transistor
JPH10326837A (ja) 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
JPH118379A (ja) 1997-06-16 1999-01-12 Toshiba Corp 半導体装置及びその製造方法
DE19749378B4 (de) 1997-11-07 2006-10-26 Infineon Technologies Ag MOS-Transistor und Verfahren zu dessen Herstellung
DE19812643C1 (de) * 1998-03-23 1999-07-08 Siemens Ag Schaltungsstruktur mit einem MOS-Transistor und Verfahren zu deren Herstellung
KR100261170B1 (ko) * 1998-05-06 2000-07-01 김영환 반도체소자 및 그 제조방법
US6207515B1 (en) * 1998-05-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Method of fabricating buried source to shrink chip size in memory array
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
US6541343B1 (en) 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
US6403482B1 (en) 2000-06-28 2002-06-11 International Business Machines Corporation Self-aligned junction isolation
JP2002016246A (ja) 2000-06-28 2002-01-18 Sharp Corp Ｍｏｓ型半導体トランジスタの製造方法
WO2002043109A2 (de) 2000-11-21 2002-05-30 Infineon Technologies Ag Verfahren zum herstellen eines planaren feldeffekttransistors und planarer feldeffekttransistor
US6399973B1 (en) * 2000-12-29 2002-06-04 Intel Corporation Technique to produce isolated junctions by forming an insulation layer
US6649481B2 (en) * 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
US6649460B2 (en) * 2001-10-25 2003-11-18 International Business Machines Corporation Fabricating a substantially self-aligned MOSFET
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
TW506064B (en) * 2001-12-10 2002-10-11 Macronix Int Co Ltd Structure of semiconductor device and its manufacturing method
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6794313B1 (en) * 2002-09-20 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation process to improve polysilicon sidewall roughness
DE10246718A1 (de) * 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008504682A (ja) * 2004-06-24 2008-02-14 アプライド　マテリアルズ　インコーポレイテッド トランジスタ形成方法
JP2008527723A (ja) * 2005-01-06 2008-07-24 インテル・コーポレーション 階段状ソース／ドレイン領域を有するデバイス
JP2007220808A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
WO2011042965A1 (ja) * 2009-10-07 2011-04-14 富士通セミコンダクター株式会社 半導体装置および半導体論理回路装置
JP5387684B2 (ja) * 2009-10-07 2014-01-15 富士通セミコンダクター株式会社 半導体装置および半導体論理回路装置
US8759918B2 (en) 2009-10-07 2014-06-24 Fujitsu Semiconductor Limited Semiconductor device and semiconductor logic circuit device
JP2012142440A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 半導体基板の製造方法及び半導体装置の製造方法
JP2014506726A (ja) * 2011-01-19 2014-03-17 インターナショナル・ビジネス・マシーンズ・コーポレーション ソース／ドレイン・バッファを有する応力付与チャネル型ｆｅｔ
US9087898B2 (en) 2011-09-28 2015-07-21 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20050048675A (ko) 2005-05-24
TWI227563B (en) 2005-02-01
CN1689149A (zh) 2005-10-26
US20110012208A1 (en) 2011-01-20
CN100474535C (zh) 2009-04-01
US7824993B2 (en) 2010-11-02
WO2004034458A1 (de) 2004-04-22
EP2657961A1 (de) 2013-10-30
US20050280052A1 (en) 2005-12-22
US20090227083A1 (en) 2009-09-10
KR100657098B1 (ko) 2006-12-13
US20160118477A1 (en) 2016-04-28
EP2657961B1 (de) 2016-03-23
EP1550154B1 (de) 2015-02-18
US7528453B2 (en) 2009-05-05
US9240462B2 (en) 2016-01-19
TW200408129A (en) 2004-05-16
EP1550154A1 (de) 2005-07-06
DE10246718A1 (de) 2004-04-22

Similar Documents

Publication Publication Date Title
JP2006502573A (ja) ソース／ドレイン部分絶縁部を有する電界効果トランジスタ、および、その製造方法
KR100354597B1 (ko) 디보트 없는 격리 소자 형성 방법
JP3575596B2 (ja) ダブルゲート集積回路を作製する方法及びダブルゲート金属酸化物半導体トランジスタを作製する方法
US6812111B2 (en) Methods for fabricating MOS transistors with notched gate electrodes
KR100574338B1 (ko) 반도체 장치의 금속 게이트 형성 방법
US6174754B1 (en) Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
JP5285260B2 (ja) 電界効果トランジスタ（ｆｅｔ）デバイスを形成する方法
US6204137B1 (en) Method to form transistors and local interconnects using a silicon nitride dummy gate technique
JPH11274496A (ja) 改良されたインプラントを有する電界効果トランジスタおよびその製造方法
KR20070051900A (ko) 비휘발성 메모리 디바이스, 반도체 디바이스 및 비휘발성메모리 디바이스 제조 방법
US6180465B1 (en) Method of making high performance MOSFET with channel scaling mask feature
US6599798B2 (en) Method of preparing buried LOCOS collar in trench DRAMS
KR100543633B1 (ko) 융기형 외인성 베이스를 구비하는 바이폴라 상보성 금속산화막 반도체(ＢｉＣＭＯＳ) 집적 설계
JP3744694B2 (ja) トランジスターの特性を改善するための半導体装置製造方法
US6407005B2 (en) Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
US20030020120A1 (en) Mosfet having a low aspect ratio between the gate and the source/drain
KR101129835B1 (ko) 반도체 소자 및 그 제조 방법
US20050014333A1 (en) Method for manufacturing a semiconductor device
CN113421853A (zh) 一种半导体结构及其制备方法
KR100480236B1 (ko) 반도체 소자의 제조 방법
US20050208726A1 (en) Spacer approach for CMOS devices
KR100505418B1 (ko) 반도체소자의 소자분리막 형성방법
KR100520512B1 (ko) 질소 이온 주입 공정을 포함한 반도체 제조 방법
JP2001044443A (ja) 半導体製造方法および半導体装置
US7109555B1 (en) Method for providing short channel effect control using a silicide VSS line

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407