CN113327848B - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN113327848B CN113327848B CN202110591283.1A CN202110591283A CN113327848B CN 113327848 B CN113327848 B CN 113327848B CN 202110591283 A CN202110591283 A CN 202110591283A CN 113327848 B CN113327848 B CN 113327848B
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- side wall
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 239000010410 layer Substances 0.000 claims description 173
- 238000000034 method Methods 0.000 claims description 38
- 239000011241 protective layer Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- -1 etc. Chemical compound 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Abstract
在本发明提供的闪存器件及其制造方法中，第一侧墙层覆盖栅极结构层中的第一开口的侧壁并延伸至所述第一开口暴露出的衬底中，第二侧墙层覆盖所述栅极结构层中的第二开口的侧壁并延伸至所述第二开口暴露出的衬底中，在所述衬底中形成源区和漏区以后，所述第一侧墙层和所述第二侧墙层的底部均低于导电沟道，由此可阻挡漏区(即漏端)的电场，从而降低源漏之间的漏电，并改善闪存器件的抗电压能力。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
闪存(Flash)因具有高密度、低价格和电可编程、擦除的优点，使其已被广泛作为非易失性记忆体应用的最优选择。目前闪存主要是在65纳米的技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。而随着新的技术节点的日益成熟，也督促闪存单元采用高节点的技术进行生产，这就意味着需要将闪存单元的尺寸进行缩减。目前业界对于闪存器件的尺寸进行缩减的方法主要是减小闪存器件的有源区的宽度和沟道的长度，但闪存器件的有源区的宽度和沟道的长度减小后，会影响闪存器件的性能。并且如果进一步缩减闪存器件中的沟道的长度，会增加源区和漏区之间的漏电，并会降低沟道的击穿电压，导致无法满足闪存器件在编程时的电压要求，基于此，闪存器件的有源区的宽度和沟道的长度减小后，需要对闪存器件的工艺进行优化，以减小闪存器件的性能影响。因此，需要一种新的闪存器件及其制造方法，以解决由沟道变短而导致的漏电，从而造成闪存器件的电压能力不足的问题。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法，以解决因源区和漏区之间的漏电而造成闪存器件的电压能力不足的问题。
为解决上述技术问题，本发明提供一种闪存器件的制造方法，包括：
提供衬底，所述衬底上形成有栅极结构层；
在所述栅极结构层中形成第一开口和第二开口，所述第一开口和所述第二开口相间隔，且所述第一开口和所述第二开口均暴露出部分所述衬底；
形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁并延伸至所述第一开口暴露出的所述衬底中，所述第二侧墙层覆盖所述第二开口的侧壁并延伸至所述第二开口暴露出的所述衬底中；
以所述第一侧墙层和所述第二侧墙层为掩膜，对所述第一开口暴露出的所述衬底进行离子注入以形成源区，并对所述第二开口暴露出的所述衬底进行所述离子注入以形成漏区。
可选的，在所述的闪存器件的制造方法中，所述第二侧墙层延伸至所述第二开口暴露出的所述衬底中的深度大于所述第一侧墙层延伸至所述第一开口暴露出的所述衬底中的深度。
可选的，在所述的闪存器件的制造方法中，所述第一侧墙层和所述第二侧墙层的形成方法包括：
在所述第一开口暴露出的所述衬底中形成第一凹槽，所述第一凹槽的宽度小于或者等于所述第一开口的宽度；
在所述第二开口暴露出的所述衬底中形成第二凹槽，所述第二凹槽的宽度小于所述第二开口的宽度，且所述第二凹槽的深度大于所述第一凹槽的深度；
形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁，并延伸覆盖所述第一凹槽的侧壁，所述第二侧墙层覆盖所述第二开口的侧壁，并填满所述第二凹槽。
可选的，在所述的闪存器件的制造方法中，在所述第一开口暴露出的所述衬底中形成第一凹槽，以及在所述第二开口暴露出的所述衬底中形成第二凹槽的方法包括：
在所述第一开口的侧壁和所述第二开口的侧壁形成保护层；
以所述保护层为掩膜刻蚀所述第一开口暴露出的所述衬底，以形成所述第一凹槽；以及，
以所述保护层为掩膜刻蚀所述第二开口暴露出的所述衬底，以形成所述第二凹槽。
可选的，在所述的闪存器件的制造方法中，所述保护层的材质包括氧化硅。
可选的，在所述的闪存器件的制造方法中，在刻蚀所述第二开口暴露出的所述衬底时，还刻蚀所述栅极结构层，以去除部分厚度的所述栅极结构层。
可选的，在所述的闪存器件的制造方法中，所述源区形成于所述第一凹槽底部的所述衬底中，所述漏区形成于所述第二沟槽外的所述衬底中。
可选的，在所述的闪存器件的制造方法中，所述第一侧墙层和所述第二侧墙层均包括氧化层和覆盖所述氧化层的氮化层，其中，所述氧化层通过炉管工艺形成，所述氮化层通过化学气相沉积工艺形成。
基于同一发明构思，本发明还提供一种闪存器件，包括：
衬底；
形成于所述衬底上的栅极结构层，所述栅极结构层中形成有第一开口和第二开口，所述第一开口和所述第二开口相间隔，且所述第一开口和所述第二开口均暴露出部分所述衬底；
第一侧墙层，覆盖所述第一开口的侧壁并延伸至所述第一开口暴露出的所述衬底中；
第二侧墙层，覆盖所述第二开口的侧壁并延伸至所述第二开口暴露出的所述衬底中；
源区，形成于所述第一开口暴露出的所述衬底中；以及，
漏区，形成于所述第二开口暴露出的所述衬底中。
可选的，在所述的闪存器件中，所述第二侧墙层延伸至所述第二开口暴露出的所述衬底中的深度大于所述第一侧墙层延伸至所述第一开口暴露出的所述衬底中的深度。
在本发明提供的闪存器件及其制造方法中，第一侧墙层覆盖栅极结构层中的第一开口的侧壁并延伸至所述第一开口暴露出的衬底中，第二侧墙层覆盖所述栅极结构层中的第二开口的侧壁并延伸至所述第二开口暴露出的衬底中，对所述第一开口暴露出的所述衬底进行离子注入以形成源区，以及对所述第二开口暴露出的所述衬底进行离子注入以形成漏区之后，所述第一侧墙层和第二侧墙层的底部均低于导电沟道，由此可阻挡漏区(即漏端)的电场，从而降低源漏之间的漏电，并改善闪存器件的抗电压能力。
附图说明
图1是本发明实施例的闪存器件的制造方法的流程示意图；
图2至图7是本发明实施例的闪存器件的制造方法中形成的结构示意图；
图8是本发明实施例的闪存器件的俯视图；
其中，附图标记说明如下：
100-衬底；110-栅极结构层；110a-第一开口；110b-第二开口；111-遂穿氧化层；112-浮栅层；113-栅间介质层；114-控制栅层；120-保护层；130a-第一凹槽；130b-第二凹槽；140-第一侧墙层；150-第二侧墙层；160-源区；170-漏区。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1本发明实施例的闪存器件的制造方法的流程示意图。如图1所示，所述闪存器件的制造方法包括：
步骤S1：提供衬底，所述衬底上形成有栅极结构层；
步骤S2：在所述栅极结构层中形成第一开口和第二开口，所述第一开口和所述第二开口相间隔，且所述第一开口和所述第二开口均暴露出部分所述衬底；
步骤S3：形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁并延伸至所述第一开口暴露出的所述衬底中，所述第二侧墙层覆盖所述第二开口的侧壁并延伸至所述第二开口暴露出的所述衬底中；
步骤S4：以所述第一侧墙层和所述第二侧墙层为掩膜，对所述第一开口暴露出的所述衬底进行离子注入以形成源区，并对所述第二开口暴露出的所述衬底进行离子注入以形成漏区。
图2至图7是本发明实施例的闪存器件的制造方法中形成的结构示意图；
图8是本发明实施例的闪存器件的俯视图。下文将结合图2至图8对本发明实施例所提供的闪存器件的制造方法进行更详细的说明。
首先，执行步骤S1，如图2所示，提供衬底100，所述衬底100上形成有栅极结构层110。所述衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上硅(SOI)或者绝缘体上锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。本实施例中，所述衬底100可以为硅衬底100。所述衬底100中可以定义有有源区(未图示)，所述栅极结构层110覆盖部分所述有源区。
继续参考图2，所述栅极结构层110包括形成于所述衬底100上的浮栅层112以及堆叠在所述浮栅层112上的控制栅层114，通常，在所述浮栅层112和所述衬底100之间还形成有一遂穿氧化层111；在所述浮栅层112和所述控制栅层114之间还形成有一栅间介质层113(如ONO隔离层)，所述浮栅层112和所述控制栅层114均为多晶硅层。本实施例的所述栅极结构层110可以但不限于上述结构。
接着，执行步骤S2，如图3所示，在所述栅极结构层110中形成第一开口110a和第二开口110b，所述第一开口110a和所述第二开口110b相间隔，且所述第一开口110a和所述第二开口110b均暴露出部分所述衬底100。所述第一开口110a和所述第二开口110b均贯穿所述栅极结构层110，即所述第一开口110a和所述第二开口110b均贯穿所述遂穿氧化层111、所述浮栅层112、所述栅间介质层113及所述控制栅层。在所述栅极结构层110中形成所述第一开口110a和所述第二开口110b时，可采用干法刻蚀工艺。
接着，执行步骤S3，参考图4～图6，形成第一侧墙层140和第二侧墙层150，如图6所示，所述第一侧墙层140覆盖所述第一开口110a的侧壁并延伸至所述第一开口110a暴露出的所述衬底100中，所述第二侧墙层150覆盖所述第二开口110a的侧壁并延伸至所述第二开口110b暴露出的所述衬底100中。在所述衬底100中形成源区和漏区之后，所述第一侧墙层140和所述第二侧墙层150的底部均低于导电沟道，由此可阻挡漏区(即漏端)的电场，从而降低源漏之间的漏电，并改善闪存器件的抗电压能力。
较佳的，所述第二侧墙层150延伸至所述第二开口110b暴露出的所述衬底100中的深度大于所述第一侧墙层140延伸至所述第一开口110a暴露出的所述衬底100中的深度。如此，可以使得漏区170完全位于第二开口110b中的两个第二侧墙层(即第一开口110a相对侧壁上的第二侧墙层)150之间的衬底100中，从而可进一步的阻挡漏区170的电场。
其中，所述第一侧墙层140和所述第二侧墙层150均包括氧化层和覆盖所述氧化层的氮化层(未图示)，所述氧化层和所述氮化层可在后续的离子注入中保护所述栅极结构层110，避免离子注入击穿所述栅极结构层110。所述氧化层的材质例如可以为氧化硅，其可以通过炉管工艺形成，以使得所述氧化层的成膜质量较高，并具有较好的覆盖性。所述氮化层的材质例如可以为氮化硅，其可以通过化学气相沉积工艺(CVD)形成。
所述第一侧墙层140和所述第二侧墙层150的形成方法包括：首先，如图5所示，在所述第一开口110a暴露出的所述衬底100中形成第一凹槽130a，所述第一凹槽130a的宽度小于或者等于所述第一开口110a的宽度。然后，在所述第二开口110b暴露出的所述衬底100中形成第二凹槽130b，所述第二凹槽130b的宽度小于所述第二开口110b的宽度，且所述第二凹槽130b的深度大于所述第一凹槽130a的深度，例如，所述第一凹槽130a的深度可以为150埃～250埃，所述第二凹槽130b的深度可以为250埃～350埃。接着，形成第一侧墙层140和第二侧墙层150，所述第一侧墙层140覆盖所述第一开口110a的侧壁，并延伸覆盖所述第一凹槽130a的侧壁，所述第二侧墙层150覆盖所述第二开口110b的侧壁，并填满所述第二凹槽130b。
进一步的，在所述第一开口110a暴露出的所述衬底100中形成第一凹槽130a，以及在所述第二开口110b暴露出的所述衬底100中形成第二凹槽130b的方法包括：首先，如图4所示，在所述第一开口110a的侧壁及所述第二开口110b的侧壁形成保护层120。所述保护层120可通过热氧化工艺形成；然后，以所述保护层120为掩膜刻蚀所述第一开口110a暴露出的所述衬底100，以形成所述第一凹槽130a；以及，以所述保护层120为掩膜刻蚀所述第二开口110b暴露出的所述衬底100，以形成所述第二凹槽130b。即，在刻蚀所述第一开口110a和所述第二开口110b暴露出的所述衬底100之前，在所述第一开口110a的侧壁及所述第二开口110b的侧壁上形成所述保护层120，以在刻蚀过程中保护所述栅极结构层110的侧壁，避免所述栅极结构层110的侧壁被损伤。
此外，继续参考图5所示，在刻蚀所述第二开口110b暴露出的所述衬底100时，还刻蚀所述栅极结构层110，以去除部分厚度的所述栅极结构层110，从而可使得所述栅极结构层110的顶面的形貌较为平整，有利于后续形成均匀的金属硅化物层于所述栅极结构层110的顶面。
在前道的工艺工中，例如刻蚀所述第一开口110a暴露出的所述衬底100的过程中，较容易造成栅极结构层110顶面的形貌损伤，从而导致栅极结构层110顶面的均匀性较差，并且会影响后续形成于栅极结构层110顶面的金属硅化物层的均匀性。基于此，本实施例中，在刻蚀所述第二开口110b暴露出的所述衬底100时，还刻蚀所述栅极结构层110，以去除部分厚度的所述栅极结构层110，从而使所述栅极结构层110的顶面形貌较为平整，有利于后续形成均匀的金属硅化物层于所述栅极结构层110的顶面。在此，在刻蚀所述栅极结构层110时，主要刻蚀位于所述栅极结构层110顶部的控制栅层114，即去除部分厚度的所述控制栅层114，以使得所述控制栅层114的顶面较为平整。
本实施例中，在刻蚀所述第一开口110a暴露出的所述衬底100、刻蚀所述第二开口110b暴露出的所述衬底100以及刻蚀所述栅极结构层110时，均采用干法刻蚀工艺，所述干法刻蚀工艺采用的气体为本领域所知的刻蚀多晶硅或硅的常规气体，在此不再赘述。
继续参考图6所示，在形成所述第一侧墙层140和所述第二侧墙层150之后，所述第一侧墙层140覆盖所述第一开口110a的侧壁上的所述保护层120，所述第二侧墙层150覆盖所述第二开口110b的侧壁上的所述保护层120。所述保护层120的材质可以为氧化硅，所述保护层120的材质可与所述第一侧墙层140和所述第二侧墙层150中的氧化层的材质相同，以使得所述保护层120可与所述第一侧墙层140和所述第二侧墙层150较好的粘合。
接着，执行步骤S3，参考图7并结合图8所示，以所述第一侧墙层140和所述第二侧墙层150为掩膜，对所述第一开口110a暴露出的所述衬底100进行离子注入以形成源区160，并对所述第二开口110b暴露出的所述衬底100进行离子注入以形成漏区170。在此，应当理解，所述源区160和所述漏区170均形成于所述衬底100的有源区(未图示)中。
本实施例中，可采用垂直于所述衬底100表面的角度或者倾斜于所述衬底100表面的法线的角度，对所述衬底100进行离子注入。所述源区160可形成于所述第一凹槽130a底部的所述衬底100中，所述漏区170可形成于所述第二凹槽130b外的所述衬底100中。如此，可使得漏区170的电场被所述第二侧墙层150阻挡，从而降低源区160和漏区170之间的漏电流，进而提高所述栅极结构层110施加电压(在此指控制栅层所施加的电压)的均匀性。
本实施例中，在对所述衬底100进行离子注入时，所述离子注入中的离子包括N型离子，例如砷(As)、磷或者锑(Sb)中的一种或者组合。在另外的实施例中，所述离子注入的离子也可以包括P型离子。此外，在离子注入完成之后，可以执行退火工艺，以使所述源区160和所述漏区170中的离子分布均匀。
继续参考图7～图8所示，基于同一发明构思，本发明还提供一种闪存器件，所述闪存器件包括：衬底100；形成于所述衬底100上的栅极结构层110，所述栅极结构层中形成有第一开口110a和第二开口110b，所述第一开口110a和所述第二开口110b相间隔，且所述第一开口110a和所述第二开口110b均暴露出部分所述衬底100；第一侧墙层140，覆盖所述第一开口110a的侧壁并延伸至所述第一开口110a暴露出的所述衬底100中；第二侧墙层150，覆盖所述第二开口110b的侧壁并延伸至所述第二开口110b暴露出的所述衬底100中；源区160，所述源区160形成于所述第一开口110a暴露出的所述衬底100中；以及，所述闪存器件还包括漏区170，所述漏区170形成于所述第二开口110b暴露出的所述衬底100中。所述第一侧墙层140和所述第二侧墙层150可阻挡所述漏区(即源端)170的电场，由此降低源漏之间的漏电，并改善闪存器件的抗电压能力。
较佳的，所述第二侧墙层150延伸至所述第二开口110b暴露出的所述衬底100中的深度大于所述第一侧墙层140延伸至所述第一开口110a暴露出的所述衬底100中的深度。如此，可以进一步的阻挡漏区的电场，并可避免侧墙形成工艺中的波动。
综上可见，在本发明提供的闪存器件及其制造方法中，第一侧墙层覆盖第一开口的侧壁并延伸至所述第一开口暴露出的所述衬底中，第二侧墙层覆盖第二开口的侧壁并延伸至所述第二开口暴露出的所述衬底中，对所述第一开口暴露出的所述衬底进行离子注入以形成源区，以及对所述第二开口暴露出的所述衬底进行离子注入以形成漏区之后，所述第一侧墙层和所述第二侧墙层可阻挡漏区(即源端)的电场，从而可降低源漏区的漏电，进而改善闪存器件的抗电压能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有栅极结构层；
在所述栅极结构层中形成第一开口和第二开口，所述第一开口和所述第二开口相间隔，且所述第一开口和所述第二开口均暴露出部分所述衬底；
在所述第一开口暴露出的所述衬底中形成第一凹槽，所述第一凹槽的宽度小于或者等于所述第一开口的宽度；
在所述第二开口暴露出的所述衬底中形成第二凹槽，所述第二凹槽的宽度小于所述第二开口的宽度，且所述第二凹槽的深度大于所述第一凹槽的深度；
形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁并延伸至所述第一开口暴露出的所述衬底中，且覆盖所述第一凹槽的侧壁，所述第二侧墙层覆盖所述第二开口的侧壁并延伸至所述第二开口暴露出的所述衬底中，并且所述第二侧墙层填满所述第二凹槽，其中，所述第二侧墙层延伸至所述第二开口暴露出的所述衬底中的深度大于所述第一侧墙层延伸至所述第一开口暴露出的所述衬底中的深度；以及，
以所述第一侧墙层和所述第二侧墙层为掩膜，对所述第一开口暴露出的所述衬底进行离子注入以形成源区，并对所述第二开口暴露出的所述衬底进行离子注入以形成漏区，所述第二侧墙层的底部低于所述漏区的底部。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，在所述第一开口暴露出的所述衬底中形成第一凹槽，以及在所述第二开口暴露出的所述衬底中形成第二凹槽的方法包括：
在所述第一开口的侧壁和所述第二开口的侧壁形成保护层；
以所述保护层为掩膜刻蚀所述第一开口暴露出的所述衬底，以形成所述第一凹槽；以及，
以所述保护层为掩膜刻蚀所述第二开口暴露出的所述衬底，以形成所述第二凹槽。
3.如权利要求2所述的闪存器件的制造方法，其特征在于，所述保护层的材质包括氧化硅。
4.如权利要求2所述的闪存器件的制造方法，其特征在于，在刻蚀所述第二开口暴露出的所述衬底时，还刻蚀所述栅极结构层，以去除部分厚度的所述栅极结构层。
5.如权利要求1所述的闪存器件的制造方法，其特征在于，所述源区形成于所述第一凹槽底部的所述衬底中，所述漏区形成于所述第二凹槽外的所述衬底中。
6.如权利要求1所述的闪存器件的制造方法，其特征在于，所述第一侧墙层和所述第二侧墙层均包括氧化层和覆盖所述氧化层的氮化层，其中，所述氧化层通过炉管工艺形成，所述氮化层通过化学气相沉积工艺形成。
7.一种闪存器件，其特征在于，包括：
衬底；
形成于所述衬底上的栅极结构层，所述栅极结构层中形成有第一开口和第二开口，所述第一开口和所述第二开口相间隔，且所述第一开口和所述第二开口均暴露出部分所述衬底，所述第一开口暴露出的所述衬底中形成有第一凹槽，所述第一凹槽的宽度小于或者等于所述第一开口的宽度，所述第二开口暴露出的所述衬底中形成有第二凹槽，所述第二凹槽的宽度小于所述第二开口的宽度，且所述第二凹槽的深度大于所述第一凹槽的深度；
第一侧墙层，覆盖所述第一开口的侧壁并延伸至所述第一开口暴露出的所述衬底中，且覆盖所述第一凹槽的侧壁；
第二侧墙层，覆盖所述第二开口的侧壁并延伸至所述第二开口暴露出的所述衬底中，并且所述第二侧墙层填满所述第二凹槽，其中，所述第二侧墙层延伸至所述第二开口暴露出的所述衬底中的深度大于所述第一侧墙层延伸至所述第一开口暴露出的所述衬底中的深度；
源区，形成于所述第一开口暴露出的所述衬底中；以及，
漏区，形成于所述第二开口暴露出的所述衬底中，所述第二侧墙层的底部低于所述漏区的底部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110591283.1A CN113327848B (zh) | 2021-05-28 | 2021-05-28 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110591283.1A CN113327848B (zh) | 2021-05-28 | 2021-05-28 | 闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113327848A CN113327848A (zh) | 2021-08-31 |
| CN113327848B true CN113327848B (zh) | 2024-03-08 |
Family
ID=77421965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110591283.1A Active CN113327848B (zh) | 2021-05-28 | 2021-05-28 | 闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113327848B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1689149A (zh) * | 2002-10-07 | 2005-10-26 | 因芬尼昂技术股份公司 | 具局部源极/漏极绝缘场效晶体管及其制造方法 |
| JP2006196736A (ja) * | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2012178582A (ja) * | 2001-07-17 | 2012-09-13 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| CN105826364A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN108878529A (zh) * | 2017-05-16 | 2018-11-23 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177278A (ja) * | 2007-01-17 | 2008-07-31 | Toshiba Corp | スタティック型半導体記憶装置 |
| US9230802B2 (en) * | 2014-05-20 | 2016-01-05 | Globalfoundries Inc. | Transistor(s) with different source/drain channel junction characteristics, and methods of fabrication |
-
2021
- 2021-05-28 CN CN202110591283.1A patent/CN113327848B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012178582A (ja) * | 2001-07-17 | 2012-09-13 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| CN1689149A (zh) * | 2002-10-07 | 2005-10-26 | 因芬尼昂技术股份公司 | 具局部源极/漏极绝缘场效晶体管及其制造方法 |
| JP2006196736A (ja) * | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN105826364A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN108878529A (zh) * | 2017-05-16 | 2018-11-23 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113327848A (zh) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654217A (en) | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
| US5756385A (en) | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
| KR100642898B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| US7390718B2 (en) | SONOS embedded memory with CVD dielectric | |
| US20070228498A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US7081651B2 (en) | Non-volatile memory device with protruding charge storage layer and method of fabricating the same | |
| US20060246666A1 (en) | Method of fabricating flash memory with u-shape floating gate | |
| US7659179B2 (en) | Method of forming transistor using step STI profile in memory device | |
| US6853028B2 (en) | Non-volatile memory device having dummy pattern | |
| US7524747B2 (en) | Floating gate memory device and method of manufacturing the same | |
| US20090315100A1 (en) | Method of manufacturing semiconductur device | |
| CN108109656B (zh) | 闪存阵列的制作方法及闪存阵列 | |
| US7256085B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN113327848B (zh) | 闪存器件及其制造方法 | |
| US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100654359B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| US20060220075A1 (en) | Methods of fabricating self-aligned source of flash memory device | |
| CN109461733B (zh) | 闪存器件的制造方法 | |
| CN112201660B (zh) | 闪存器件的形成方法 | |
| KR100856300B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR100444841B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100262002B1 (ko) | 플래쉬 메모리 제조방법 | |
| KR100862145B1 (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| CN118019340A (zh) | Sonos存储器制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |