CN118019340A - Sonos存储器制造方法 - Google Patents

Sonos存储器制造方法 Download PDF

Info

Publication number
CN118019340A
CN118019340A CN202211347575.1A CN202211347575A CN118019340A CN 118019340 A CN118019340 A CN 118019340A CN 202211347575 A CN202211347575 A CN 202211347575A CN 118019340 A CN118019340 A CN 118019340A
Authority
CN
China
Prior art keywords
memory
gate structure
side wall
nitride
thin oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211347575.1A
Other languages
English (en)
Inventor
史天泉
刘政红
齐瑞生
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202211347575.1A priority Critical patent/CN118019340A/zh
Priority to US18/361,536 priority patent/US20240145583A1/en
Publication of CN118019340A publication Critical patent/CN118019340A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种SONOS存储器制造方法，结合器件结构特性，针对影响SONOS存储器电流性能的LDD离子注入工艺，首先利用薄氧化物层作为侧壁保护层与阻挡层，即阻挡了叠加栅极结构底部的高介电常数介质直接暴露在表面，又利用薄氧化层的横向厚度定义了LDD的注入区域，控制薄氧化层厚度即可实现对沟道宽度的控制，从而实现了在相同有源区离子注入条件下缩短了栅底部电流沟道的宽度，从而提高SONOS存储器的电流能力，并且不需要添加任何光罩和光刻层，不会增加额外光刻成本，不会增加有源区离子注入成本，对存储器基片选择性高，工艺简单稳定，适合量产。

Description

SONOS存储器制造方法
技术领域
本发明涉及半导体制造技术，特别涉及一种SONOS存储器制造方法。
背景技术
随着市场对Flash存储器(闪存)集成度要求的不断提高，传统Flash器数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。SONOS存储器具有单元尺寸小、操作电压低、速度快、与CMOS工艺兼容等特点,SONOS技术的不断改进将推动半导体存储器向微型化、高性能、大容量、低成本等方向发展。
SONOS存储器的存储单元包括两个独立的晶体管结构，分别为选择管(SG)和存储管。SONOS存储器形成在半导体衬底如硅衬底上，SONOS存储器的存储单元形成在存储区中，在存储区外部通常还包括逻辑器件区，逻辑器件区中用于形成逻辑器件。在所述存储区中，在所述半导体衬底上形成有N型深阱(DNW)，在N型深阱中分别形成有P型阱101和N型阱102。所述选择管形成在所述P型阱101区域，所述存储管形成在所述N型阱102区域。
SONOS存储器用硅(基底)-隧穿氧化层-氮化硅-阻挡氧化层(blocking oxide)-多晶硅(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)栅堆层代替了传统FLASH存储器件中的浮栅结构，是一种电荷陷阱型存储器。
所述选择管的叠加栅极结构包括依次叠加的阻挡氧化层106、高介电常数的二氧化铪(HfO2)107、氮化钛(TiN)108、多晶硅栅109、硬掩膜氮化硅(HM SIN)110、硬掩膜(HM)氧化物111。
所述存储管的叠加栅极结构包括依次叠加的ONO层(隧穿层氧化物104、电子存储区氮化物105、阻挡氧化层106)、高介电常数的二氧化铪(HfO2)107、氮化钛(TiN)108、多晶硅栅109硬掩膜氮化硅(HM SIN)110、硬掩膜(HM)氧化物111。
SONOS存储器，其有源区113离子注入的条件为先在晶片表面生长一层氮化物，然后通过刻蚀的方法保留叠加栅极结构侧壁区域约横向厚度的侧墙氮化物112，其他区域氮化物112均被刻蚀干净。
现有的SONOS存储器制造工艺流程如图1～图4所示，首先提供存储器基片100，如图1所示，所述存储器基片100至少有一选择管(SG)区和存储管区，浅沟槽隔离(STI)已经形成，且此时选择管的叠加栅极结构(阻挡氧化层106、高介电常数的二氧化铪(HfO2)107、氮化钛(TiN)108、多晶硅栅109、硬掩膜氮化硅(HM SIN)110、硬掩膜(HM)氧化物111)及存储管的叠加栅极结构(ONO层(隧穿层氧化物104、电子存储区氮化物105、阻挡氧化层106)、高介电常数的二氧化铪(HfO2)107、氮化钛(TiN)108、多晶硅栅109、硬掩膜氮化硅(HM SIN)110、硬掩膜(HM)氧化物111)已经生长完成并刻蚀完毕，非栅(Gate)区无多晶硅(Poly)存在；然后，如图2所示，对存储器基片100进行氮化物112沉积；然后，如图3所示，通过刻蚀(etch)方法将叠加栅极结构侧壁以外的氮化物去除，在叠加栅极结构周侧留下横向厚度约的氮化物作为侧壁氮化物；然后，如图4所示，进行有源区(active area)LDD(轻掺杂漏)注入，最后通过退火激活处理。
现有的SONOS存储器制造工艺,对于提高SONOS存储器电流能力方面存在较大的局限，由于叠加栅极结构周侧的侧壁氮化物横向厚度达约所定义的有源区LDD注入区域距离较远，即使通过偏转注入角度和后续的退火扩散，最后形成的有源区LDD区相距仍然较远，导致电流沟道较长，严重限制了进一步提升SONOS存储器的性能，若通过直接减薄侧壁氮化物横向厚度的方法来定义有源区LDD注入范围，虽然沟道宽度降低，但由于侧壁氮化物需要作为后续工艺的stop layer(停止层)，如果侧壁氮化物横向厚度降低，则会严重影响后续工艺的进行，因此目前常规的离子注入工艺限制了SONOS存储器电流能力的提升。
发明内容
本发明要解决的技术问题是提供一种SONOS存储器制造方法，能在相同有源区离子注入条件下缩短栅底部电流沟道的宽度，从而提高SONOS存储器的电流能力，并且不需要添加任何光罩和光刻层，不会增加额外光刻成本，不会增加有源区离子注入成本，对存储器基片100选择性高，工艺简单稳定，适合量产。
为解决上述技术问题，本发明提供的SONOS存储器制造方法，其包括以下步骤：
S1.提供存储器基片100，所述存储器基片100至少有一选择管区和存储管区，选择管区和存储管区之间的浅沟槽隔离已经形成，且选择管的叠加栅极结构及存储管的叠加栅极结构已经生长完成并刻蚀完毕；
S2.对上述存储器基片100进行薄氧化物114生长，薄氧化物114将整个存储器基片100表面覆盖；
S3.对晶片进行刻蚀及湿法处理，去除非覆盖在叠加栅极结构侧壁的薄氧化物114，保留覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114；
S4.对晶片进行有源区113轻掺杂漏离子注入；
S5.对晶片进行离子激活的退火处理，然后用湿法将侧壁薄氧化物114去除
S6.形成覆盖在选择管及存储管的叠加栅极结构侧壁的侧墙氮化物112，侧墙氮化物(SIN)112的横向厚度大于步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114横向厚度；
S7.进行后续工艺。
较佳的，步骤S3中，对晶片进行刻蚀及湿法处理，去除非覆盖在叠加栅极结构侧壁的薄氧化物114，保留覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114；
步骤S5中，用湿法将侧壁薄氧化物114去除。
较佳的，所述薄氧化物114为二氧化硅。
较佳的，选择管的叠加栅极结构由从下向上依次叠加的阻挡氧化层106、高介电常数层107、氮化钛层108、多晶硅栅109、硬掩膜氮化硅110及硬掩膜氧化物111构成；
存储管的叠加栅极结构由从下向上依次叠加的隧穿层氧化物104、电子存储区氮化物105、阻挡氧化层106、高介电常数层107、氮化钛层108、多晶硅栅109、硬掩膜氮化硅110及硬掩膜氧化物111构成。
较佳的，步骤S6中，对晶片进行氮化物沉积；然后通过刻蚀方法将叠加栅极结构侧壁以外的氮化物去除，在叠加栅极结构周侧留下氮化物作为侧墙氮化物112。
较佳的，步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114横向厚度为
步骤S6形成的覆盖在SONOS存储器的选择管及存储管的叠加栅极结构侧壁的侧墙氮化物112的横向厚度为
较佳的，步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114横向厚度为
步骤S6形成的覆盖在SONOS存储器的选择管及存储管的叠加栅极结构侧壁的侧墙氮化物112的横向厚度为
较佳的，步骤S2中，采用CVD、PVD或ALD工艺形成覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114。
较佳的，步骤S4中.对上述半导体基底进行有源区LDD离子注入，注入角度α为15°～20°，注入剂量为2.5*1014～3.5*1014ions/cm2。
较佳的，所述存储器基片100分别形成有P型阱101和N型阱102；
所述选择管形成在所述P型阱101区域，所述存储管形成在所述N型阱102区域；
步骤S4中，对选择管区的进行N型有源区LDD离子注入，对存储管区的进行P型有源区LDD离子注入。
较佳的，所述刻蚀为刻蚀气体刻蚀；
所述湿法为化学酸剂湿法去除。
本发明的SONOS存储器制造方法，结合器件结构特性，针对影响SONOS存储器电流性能的LDD离子注入工艺，首先利用薄氧化物层作为侧壁保护层与阻挡层，即阻挡了叠加栅极结构底部的高介电常数(HK)介质直接暴露在表面，又利用薄氧化层的横向厚度定义了LDD的注入区域，控制薄氧化层厚度即可实现对沟道宽度的控制，从而实现了在相同有源区离子注入条件(注入角度和注入量等)下缩短栅(Gate)底部电流沟道的宽度，从而提高SONOS存储器的电流能力，并且不需要添加任何光罩(Mask)和光刻层(Photo Layer)，不会增加额外光刻成本，不会增加有源区离子注入成本，对存储器基片100选择性高，工艺简单稳定，适合量产。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是SONOS存储器基片剖面图；
图2是现有SONOS存储器制造工艺对存储器基片进行氮化物沉积示意图；
图3是现有SONOS存储器制造工艺刻蚀去除叠加栅极结构侧壁以外的氮化物示意图；
图4是现有SONOS存储器制造工艺进行有源区LDD注入示意图；
图5是本发明的SONOS存储器制造方法一实施例对存储器基片进行薄氧化物生长示意图；
图6是本发明的SONOS存储器制造方法一实施例去除非覆盖在叠加栅极结构侧壁的薄氧化物，保留侧壁薄氧化物示意图；
图7是本发明的SONOS存储器制造方法一实施例对晶片进行有源区轻掺杂漏离子注入示意图；
图8是本发明的SONOS存储器制造方法一实施例对晶片进行离子激活的退火处理然后去除侧壁薄氧化物示意图；
图9是本发明的SONOS存储器制造方法一实施例形成侧墙氮化物示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
实施例一
如图2所示，一种SONOS存储器制造方法，包括以下步骤：
S1.提供存储器基片100，如图1所示，所述存储器基片100至少有一选择管(SG)区和存储管区，选择管区和存储管区之间的浅沟槽隔离(STI)已经形成，且选择管的叠加栅极结构及存储管的叠加栅极结构已经生长完成并刻蚀完毕，非栅(Gate)区无多晶硅(Poly)存在；
S2.对上述存储器基片100进行薄氧化物114生长，薄氧化物114将整个存储器基片100表面覆盖，如图5所示；
S3.对晶片进行刻蚀(etch)及湿法(wet)处理，去除干净非覆盖在叠加栅极结构侧壁的薄氧化物114，保留覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114，如图6所示；
S4.对晶片进行有源区113轻掺杂漏(LDD)离子注入，如图7所示；
S5.对晶片进行离子激活的退火处理，然后用湿法(wet)将侧壁薄氧化物114去除，如图8所示；
S6.形成覆盖在选择管及存储管的叠加栅极结构侧壁的侧墙(spacer)氮化物(SIN)112，侧墙氮化物(SIN)112的横向厚度大于步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114横向厚度，如图9所示；
S7.进行后续工艺。
所述薄氧化物114可以为二氧化硅或其他氧化物绝缘介质。
实施例一的SONOS存储器制造方法，存储器基片100首先进行氧化物114生长，让氧化物114将选择管及存储管的叠加栅极结构侧壁整体覆盖，然后进行刻蚀(etch)处理，使剩余的覆盖在叠加栅极结构侧壁的侧壁氧化物114的横向厚度约且其余区域氧化物112均被清除干净；再对晶片表面进行有源区LDD注入及退火激活处理；然后进行常规氮化物侧墙形成过程，此时SONOS存储器高电流能力的LDD注入工艺完成。
实施例一的SONOS存储器制造方法，先在存储器基片100生成一层薄氧化物侧壁，在将叠加栅极结构的高介电常数(HK)介质层及多晶硅栅(Poly gate)保护起来的同时，将叠加栅极结构底部的高介电常数(HK)介质层材料与外界隔离，保证晶片的污染等级与基准一致，然后对有源区(active area)进行LDD(Light Doped Drain)离子注入工艺。
实施例一的SONOS存储器制造方法，结合器件结构特性，针对影响SONOS存储器电流性能的LDD离子注入工艺，首先利用薄氧化物层作为侧壁保护层与阻挡层，即阻挡了叠加栅极结构底部的高介电常数(HK)介质直接暴露在表面，又利用薄氧化层的横向厚度定义了LDD的注入区域，控制薄氧化层厚度即可实现对沟道宽度的控制，从而实现了在相同有源区离子注入条件(注入角度和注入量等)下缩短栅(Gate)底部电流沟道的宽度，从而提高SONOS存储器的电流能力，并且不需要添加任何光罩(Mask)和光刻层(Photo Layer)，不会增加额外光刻成本，不会增加有源区离子注入成本，对存储器基片100选择性高，工艺简单稳定，适合量产。
实施例二
基于实施一的SONOS存储器制造方法，选择管的叠加栅极结构由从下向上依次叠加的阻挡氧化层106、高介电常数层107、氮化钛(TiN)层108、多晶硅栅109、硬掩膜氮化硅(HM SIN)110及硬掩膜(HM)氧化物111构成；
存储管的叠加栅极结构由从下向上依次叠加的ONO层(隧穿层氧化物104、电子存储区氮化物105、阻挡氧化层106)、高介电常数层107、氮化钛层108、多晶硅栅109、硬掩膜氮化硅110及硬掩膜氧化物111构成。
较佳的，所述高介电常数层107为二氧化铪(HfO2)。
较佳的，步骤S6中，对晶片进行氮化物沉积；然后通过刻蚀(etch)方法将叠加栅极结构侧壁以外的氮化物去除，在叠加栅极结构周侧留下氮化物作为侧墙氮化物112。
较佳的，步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114横向厚度为
步骤S6形成的覆盖在SONOS存储器的选择管及存储管的叠加栅极结构侧壁的侧墙氮化物112的横向厚度为
较佳的，步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114横向厚度为(例如为/>)；
步骤S6形成的覆盖在SONOS存储器的选择管及存储管的叠加栅极结构侧壁的侧墙氮化物(spacer)112的横向厚度为(例如为/>)。
较佳的，步骤S2中，采用CVD(化学气相沉积)、PVD(物理气相沉积)、ALD(原子层沉积)等工艺形成覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物114。
较佳的，步骤S4中.对上述半导体基底进行有源区LDD离子注入，注入角度α为15°～20°，注入剂量为2.5*1014～3.5*1014ions/cm2；
较佳的，所述存储器基片100分别形成有P型阱101和N型阱102；
所述选择管形成在所述P型阱101区域，所述存储管形成在所述N型阱102区域；
步骤S4中，对选择管(SG)区的进行N型有源区LDD离子注入，对存储管区的进行P型有源区LDD离子注入。
较佳的，所述刻蚀(etch)为刻蚀气体刻蚀，所述湿法(wet)为化学酸剂湿法去除等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (12)

1.一种SONOS存储器制造方法，其特征在于，包括以下步骤：
S1.提供存储器基片(100)，所述存储器基片(100)至少有一选择管区和存储管区，选择管区和存储管区之间的浅沟槽隔离已经形成，且选择管的叠加栅极结构及存储管的叠加栅极结构已经生长完成并刻蚀完毕；
S2.对上述存储器基片(100)进行薄氧化物(114)生长，薄氧化物(114)将整个存储器基片(100)表面覆盖；
S3.去除非覆盖在叠加栅极结构侧壁的薄氧化物(114)，保留覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物(114)；
S4.对晶片进行有源区(113)轻掺杂漏离子注入；
S5.对晶片进行离子激活的退火处理，然后将侧壁薄氧化物(114)去除；
S6.形成覆盖在选择管及存储管的叠加栅极结构侧壁的侧墙氮化物(112)，侧墙氮化物(112)的横向厚度大于步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物(114)横向厚度；
S7.进行后续工艺。
2.根据权利要求1所述的SONOS存储器制造方法，其特征在于，
步骤S3中，对晶片进行刻蚀及湿法处理，去除非覆盖在叠加栅极结构侧壁的薄氧化物(114)，保留覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物(114)；
步骤S5中，用湿法将侧壁薄氧化物(114)去除。
3.根据权利要求1所述的SONOS存储器制造方法，其特征在于，
所述薄氧化物(114)为二氧化硅。
4.根据权利要求1所述的SONOS存储器制造方法，其特征在于，
选择管的叠加栅极结构由从下向上依次叠加的阻挡氧化层(106)、高介电常数层(107)、氮化钛层(108)、多晶硅栅(109)、硬掩膜氮化硅(110)及硬掩膜氧化物(111)构成；
存储管的叠加栅极结构由从下向上依次叠加的隧穿层氧化物(104)、电子存储区氮化物(105)、阻挡氧化层(106)、高介电常数层(107)、氮化钛层(108)、多晶硅栅(109)、硬掩膜氮化硅(110)及硬掩膜氧化物(111)构成。
5.根据权利要求3所述的SONOS存储器制造方法，其特征在于，
所述高介电常数层为二氧化铪。
6.根据权利要求1所述的SONOS存储器制造方法，其特征在于，
步骤S6中，对晶片进行氮化物沉积；然后通过刻蚀方法将叠加栅极结构侧壁以外的氮化物去除，在叠加栅极结构周侧留下氮化物作为侧墙氮化物(112)。
7.根据权利要求1所述的SONOS存储器制造方法，其特征在于，
步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物(114)横向厚度为
步骤S6形成的覆盖在SONOS存储器的选择管及存储管的叠加栅极结构侧壁的侧墙氮化物(112)的横向厚度为
8.根据权利要求7所述的SONOS存储器制造方法，其特征在于，
步骤S2形成的覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物(114)横向厚度为
步骤S6形成的覆盖在SONOS存储器的选择管及存储管的叠加栅极结构侧壁的侧墙氮化物(112)的横向厚度为
9.根据权利要求7所述的SONOS存储器制造方法，其特征在于，
步骤S2中，采用CVD、PVD或ALD工艺形成覆盖在选择管及存储管的叠加栅极结构侧壁的侧壁薄氧化物(114)。
10.根据权利要求7所述的SONOS存储器制造方法，其特征在于，
步骤S4中.对上述半导体基底进行有源区LDD离子注入，注入角度α为15°～20°，注入剂量为2.5*1014～3.5*1014ions/cm2。
11.根据权利要求7所述的SONOS存储器制造方法，其特征在于，
所述存储器基片(100)分别形成有P型阱(101)和N型阱(102)；
所述选择管形成在所述P型阱(101)区域，所述存储管形成在所述N型阱(102)区域；
步骤S4中，对选择管区的进行N型有源区LDD离子注入，对存储管区的进行P型有源区LDD离子注入。
12.根据权利要求7所述的SONOS存储器制造方法，其特征在于，
所述刻蚀为刻蚀气体刻蚀；
所述湿法为化学酸剂湿法去除。
CN202211347575.1A 2022-10-31 2022-10-31 Sonos存储器制造方法 Pending CN118019340A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211347575.1A CN118019340A (zh) 2022-10-31 2022-10-31 Sonos存储器制造方法
US18/361,536 US20240145583A1 (en) 2022-10-31 2023-07-28 Method for manufacturing sonos memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211347575.1A CN118019340A (zh) 2022-10-31 2022-10-31 Sonos存储器制造方法

Publications (1)

Publication Number Publication Date
CN118019340A true CN118019340A (zh) 2024-05-10

Family

ID=90834364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211347575.1A Pending CN118019340A (zh) 2022-10-31 2022-10-31 Sonos存储器制造方法

Country Status (2)

Country Link
US (1) US20240145583A1 (zh)
CN (1) CN118019340A (zh)

Also Published As

Publication number Publication date
US20240145583A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US7390718B2 (en) SONOS embedded memory with CVD dielectric
US7250654B2 (en) Non-volatile memory device
US6468864B1 (en) Method of fabricating silicon nitride read only memory
US7943495B2 (en) Method of manufacturing semiconductor device
US8325516B2 (en) Semiconductor device with split gate memory cell and fabrication method thereof
US20020146885A1 (en) Method of fabricating a nitride read only memory cell
US7659179B2 (en) Method of forming transistor using step STI profile in memory device
US6674133B2 (en) Twin bit cell flash memory device
US9831114B1 (en) Self-aligned trench isolation in integrated circuits
US8026133B2 (en) Method of fabricating a semiconductor device with a non-uniform gate insulating film
TW201712850A (zh) 半導體元件及其製造方法
US9418864B2 (en) Method of forming a non volatile memory device using wet etching
US20110156123A1 (en) Method for manufacturing twin bit structure cell with hafnium oxide layer
KR100757323B1 (ko) 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법
US8390075B2 (en) Semiconductor memory devices and methods of fabricating the same
US7183180B2 (en) Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device
US8030165B2 (en) Poly gate etch method and device for sonos-based flash memory
TWI786418B (zh) 半導體結構及其製造方法
US7785965B2 (en) Dual storage node memory devices and methods for fabricating the same
KR100806039B1 (ko) 플래시 메모리 소자 및 이의 제조 방법
JP2007067027A (ja) 埋め込み型不揮発性メモリーの製作方法
CN118019340A (zh) Sonos存储器制造方法
US20120244695A1 (en) Method for fabricating flash memory device and floating gate therein
JP4117272B2 (ja) 半導体記憶装置の製造方法
TWI422016B (zh) 位元線植入

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication