TWI818652B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI818652B
TWI818652B TW111128674A TW111128674A TWI818652B TW I818652 B TWI818652 B TW I818652B TW 111128674 A TW111128674 A TW 111128674A TW 111128674 A TW111128674 A TW 111128674A TW I818652 B TWI818652 B TW I818652B
Authority
TW
Taiwan
Prior art keywords
sacrificial layer
region
substrate
layer
etching process
Prior art date
Application number
TW111128674A
Other languages
English (en)
Other versions
TW202405888A (zh
Inventor
蕭逸楷
蔣光浩
郭浩中
Original Assignee
鴻海精密工業股份有限公司
鴻揚半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司, 鴻揚半導體股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW111128674A priority Critical patent/TWI818652B/zh
Priority to CN202211073704.2A priority patent/CN117524872A/zh
Priority to US18/360,843 priority patent/US20240038874A1/en
Application granted granted Critical
Publication of TWI818652B publication Critical patent/TWI818652B/zh
Publication of TW202405888A publication Critical patent/TW202405888A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導體裝置的製造方法包括以下步驟：形成基體區域於基板中。形成保護層於基板上，並覆蓋基體區域。形成第一犧牲層及第二犧牲層於基板上，並覆蓋保護層。形成源極區域、井區域及接面場效電晶體區域於基板中。其中源極區域、井區域及接面場效電晶體區域係依序形成，源極區域及井區域係利用圖案化後的第一犧牲層形成，且接面場效電晶體區域係利用第二犧牲層形成，或者接面場效電晶體區、井區域及源極區域係依序形成，接面場效電晶體區域係利用圖案化後的第一犧牲層形成，且井區域及源極區域係利用第二犧牲層形成。

Description

半導體裝置的製造方法
本揭露是有關於一種半導體裝置的製造方法。
碳化矽功率元件(例如電晶體)具有高阻隔電壓、低導通電阻、高熱傳導性的特性，使得碳化矽功率電晶體越來越受重視。其中，碳化矽功率電晶體的阻抗可由電晶體中的不同元件的阻抗組成，例如觸點、通道、閘極、磊晶層、基板的阻抗。其中，通道的阻抗值佔了碳化矽功率電晶體中的阻抗值的一大部分。
根據本揭露一些實施方式，一種半導體裝置的製造方法包括以下步驟：形成基體區域於基板中；形成第一犧牲層於基板上，並覆蓋基體區域；執行黃光製程及第一蝕刻製程，以圖案化第一犧牲層，使第一犧牲層的外側壁在基板的垂直投影與基體區域的內側具有距離；以第一犧牲層為遮罩，形成源極區域於基板中，且源極區域相鄰基體區域；執行第二蝕刻製程，以退縮第一犧牲層，使得第一犧牲層的外側壁在基板的垂直投影與源極區域的內側具有距離；以第一犧牲層為遮罩，形成井區域於基板中，井區域相鄰源極區域，且井區域接觸基體區域的底部及源極區域的底部；形成第二犧牲層於基板上，並覆蓋基體區域、源極區域以及井區域；執行第三蝕刻製程，以去除第一犧牲層；以第二犧牲層為遮罩，形成接面場效電晶體區域於基板中；以及移除第二犧牲層。
在本揭露一些實施方式中，第一蝕刻製程、第二蝕刻製程及第三蝕刻製程係濕式蝕刻製程。
在本揭露一些實施方式中，在執行第二蝕刻製程時，透過第二蝕刻製程的時間控制第一犧牲層的退縮程度。
在本揭露一些實施方式中，第三蝕刻製程係濕式蝕刻製程，且在第三蝕刻製程的蝕刻溫度下，第一犧牲層與第二犧牲層對於蝕刻液的蝕刻選擇比介於8：1至9：1之間。
在本揭露一些實施方式中，第一犧牲層的材料包括氮化矽，第二犧牲層的材料包括二氧化矽，且第三蝕刻製程係濕式蝕刻製程。
在本揭露一些實施方式中，第一犧牲層的材料包括多晶矽，第二犧牲層的材料包括二氧化矽，且第三蝕刻製程係乾式蝕刻製程。
根據本揭露另一些實施方式，一種半導體裝置的製造方法包括以下步驟：形成基體區域於基板中；形成第一犧牲層於基板上，並覆蓋基體區域；執行黃光製程及第一蝕刻製程，以圖案化第一犧牲層，使第一犧牲層的內側壁在基板的垂直投影與基體區域的內側具有距離；以第一犧牲層為遮罩，形成接面場效電晶體區域於基板中；形成第二犧牲層於基板上，並覆蓋接面場效電晶體區域；執行第二蝕刻製程，去除第一犧牲層；以第二犧牲層為遮罩，形成井區域於基板中，井區域相鄰基體區域，且接觸基體區域的底部；外擴第二犧牲層，使第二犧牲層的外側壁在基板的垂直投影與接面場效電晶體區域的外側具有距離；以第二犧牲層為遮罩，形成源極區域於基板中，井區域相鄰源極區域，且接觸基體區域的底部與源極區域的底部；以及移除第二犧牲層。
在本揭露一些實施方式中，基體區域係P型重摻雜區域，接面場效電晶體區域及源極區域係N型重摻雜區域，且井區域係P型輕摻雜區域。
在本揭露一些實施方式中，外擴第二犧牲層包括以下步驟：沉積介電材料於基板上，使介電材料覆蓋第二犧牲層，其中介電材料與第二犧牲層的材料相同；以及執行等向蝕刻製程以退縮介電材料，以定義出源極區域的位置。
在本揭露一些實施方式中，外擴第二犧牲層包括以下步驟：沉積介電材料於基板上，使介電材料覆蓋第二犧牲層，其中介電材料包括多晶矽；以及執行氧化製程以退縮介電材料，以定義出源極區域的位置。
在本揭露一些實施方式中，半導體裝置的製造方法更包括以下步驟：形成介電層於基板上；以及形成導電層於介電層上。
在本揭露一些實施方式中，半導體裝置的製造方法更包括以下步驟：圖案化介電層與導電層以形成閘極介電層與閘極層於基板上，其中閘極介電層接觸源極區域。
根據本揭露另一些實施方式，一種半導體裝置的製造方法包括以下步驟：形成基體區域於基板中；形成保護層於基板上，並覆蓋基體區域；形成第一犧牲層及第二犧牲層於基板上，並覆蓋保護層；形成源極區域、井區域及接面場效電晶體區域於基板中；其中源極區域、井區域及接面場效電晶體區域係依序形成，源極區域及井區域係利用圖案化後的第一犧牲層形成，且接面場效電晶體區域係利用第二犧牲層形成，或者接面場效電晶體區、井區域及源極區域係依序形成，接面場效電晶體區域係利用圖案化後的第一犧牲層形成，且井區域及源極區域係利用第二犧牲層形成。
在本揭露一些實施方式中，在移除第一犧牲層及第二犧牲層之後，對基體區域、源極區域、井區域及接面場效電晶體區域執行退火製程。
在本揭露一些實施方式中，保護層的材料與第一犧牲層的材料不同。
在本揭露一些實施方式中，保護層的材料與第二犧牲層的材料相同。
在本揭露一些實施方式中，形成源極區域或井區域時，摻雜劑穿過保護層植入至基板中。
在本揭露一些實施方式中，形成接面場效電晶體區域時，摻雜劑穿過保護層植入至基板中。
在本揭露一些實施方式中，在溫度介於160℃至180℃之間時，第一犧牲層與保護層對於蝕刻液的蝕刻選擇比介於8：1至9：1之間。
在本揭露一些實施方式中，半導體裝置的製造方法更包括以下步驟：同時移除保護層與第二犧牲層。
根據本揭露上述實施方式，本揭露透過僅一次的黃光製程搭配濕式蝕刻製程的時間控制以及犧牲層的替換便可精準定義出三個離子摻雜區域的位置，如此不僅可定義出精確的通道長度以降低半導體裝置的阻抗，還可節省光罩費用，進而降低成本。
以下將以圖式揭露本揭露之複數個實施方式，為明確地說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
應當理解，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖式中所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。舉例而言，若一附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，若一個附圖中的裝置翻轉，則被描述為在其它元件「下」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下」或「下面」可以包括上方和下方的取向。
本揭露是有關於一種降低半導體裝置(例如，電晶體)的阻抗的方法。具體而言，本揭露透過僅一次的黃光製程搭配濕式蝕刻製程的時間控制以及犧牲層的替換以提升蝕刻精度，進而準確地定義出半導體裝置之通道長度的極限值。如此一來，可有效縮短通道長度進而降低半導體裝置的阻抗。此外，本揭露的上述方法還可減少光罩的使用次數，進而節省光罩費用以降低成本。
第1A圖至第1M圖繪示根據本揭露一些實施方式之半導體裝置的製造方法在各步驟的剖面示意圖。半導體裝置的製造方法包括步驟S11~S23，以下將依序由第1A圖至第1M圖說明各步驟。
請參閱第1A圖。在步驟S11中，形成光阻層PR於基板110上。具體而言，基板110包含重度摻雜層112與在重度摻雜層112上的磊晶層114。基板110可由任何適合的材料製成，在一些實施方式中，基板110由碳化矽製成。重度摻雜層112與磊晶層114可藉由對基板110執行磊晶製程來形成。重度摻雜層112與磊晶層114可包含相同導電形態(例如，同為N型或同為P型)的離子摻雜物，且重度摻雜層112的載流子濃度高於磊晶層114的離子濃度。在一些實施方式中，重度摻雜層112與磊晶層114皆為N型摻雜區。在步驟S11中，在基板110上形成光阻層PR，且光阻層PR暴露出基板110的一部分。
請參閱第1B圖。在步驟S12中，以光阻層PR為遮罩，形成基體區域116於基板110中。在一些實施方式中，基體區域116係P型重摻雜區域。具體而言，可對基板110執行P型重摻雜植入，以形成基體區域116於基板110中。在執行P型重摻雜植入之後，移除在基板110上的光阻層PR。在一些實施方式中，基體區域116的摻雜濃度高於磊晶層114的摻雜濃度。
請參閱第1C圖。在步驟S13中，在移除光阻層PR之後，依序形成保護層120及第一犧牲層130於基板110上，並使保護層120及第一犧牲層130覆蓋基體區域116，其中保護層120可整面地覆蓋基板110，第一犧牲層130可整面地覆蓋保護層120。在一些實施方式中，可藉由灰化(ashing)、蝕刻等方式來移除光阻層PR。在一些實施方式中，保護層120及第一犧牲層130可由不同材料製成，舉例而言，保護層120可由氧化物(例如，二氧化矽)製成，而第一犧牲層130可由氮化物(例如，氮化矽)或多晶矽製成。保護層120可避免材料、層別或元件因熱應力不同而在熱製程期間產生裂縫(痕)。應瞭解到，雖然第1C圖繪示出保護層120，但在另一些實施方式中，當整個半導體裝置的製造過程未經歷熱製程時，可省略保護層120的設置，也就是說，第一犧牲層130可直接配置於基板110上並直接接觸基板110以覆蓋基體區域116。在一些實施方式中，第一犧牲層130的厚度H3大於保護層120的厚度H2。在一些實施方式中，第一犧牲層130的厚度H3為保護層120的厚度H2的6倍至8倍(例如，7倍)。
請參閱第1D圖。在步驟S14中，執行一次黃光製程及第一蝕刻製程，以圖案化第一犧牲層130，使得第一犧牲層130的外側壁131被蝕刻至位於基體區域116的內側115的基板110上。具體而言，第一蝕刻製程可例如是濕式蝕刻製程，且當保護層120及第一犧牲層130皆設置於基板110上時，可使用對第一犧牲層130有高蝕刻選擇比的濕蝕刻劑，亦即，可選擇容易蝕刻第一犧牲層130而不容易蝕刻保護層120與基板110的濕蝕刻劑，以在蝕刻後暴露出部分的保護層120，且第一犧牲層130於基板110的垂直投影未覆蓋基體區域116，又第一犧牲層130於基板110的垂直投影與基體區域116之間具有距離，亦即，第一犧牲層130的外側壁131在基板110的垂直投影與基體區域116的內側115具有距離。在執行第一蝕刻製程之後，保護層120仍在原位並且未被蝕刻。當保護層120的材料為二氧化矽，而第一犧牲層130的材料為氮化矽時，濕蝕刻劑可例如是熱磷酸，且在此實施方式中，濕式蝕刻製程的蝕刻溫度可介於160℃至180℃之間，在此蝕刻溫度下，第一犧牲層130與保護層120對於熱磷酸的蝕刻選擇比介於8：1至9：1之間，以確保部分的第一犧牲層130被徹底地移除，而保護層120仍在原位且未被移除。由於濕蝕刻劑實質上不會蝕刻基板110，因此基板110上的摻雜區(例如基體區域116)不會被損害，因此也降低濕蝕刻劑對半導體裝置的影響。在另一些實施方式中，當保護層120的材料為二氧化矽，第一犧牲層130的材料為多晶矽時，第一蝕刻製程則可例如是乾式蝕刻製程。
另一方面，當在步驟S13中未設置有保護層120時，同樣可使用對第一犧牲層130有高蝕刻選擇比的濕蝕刻劑，亦即，可選擇容易蝕刻第一犧牲層130而不容易蝕刻基板110的濕蝕刻劑以蝕刻第一犧牲層130，進而暴露出下方的基板110，且第一犧牲層130未覆蓋基體區域116，其中第一犧牲層130於基板110的垂直投影與基體區域116之間具有距離。在一些實施方式中，當第一犧牲層130為二氧化矽時，濕蝕刻劑可為氫氟酸，當第一犧牲層130為氮化矽時，濕蝕刻劑可為熱磷酸。由於濕蝕刻劑實質上不會蝕刻基板110，因此基板110上的摻雜區(例如，基體區域116)不會被損害，因此也降低濕蝕刻劑對半導體裝置的影響。
整體而言，在步驟S14中，透過黃光製程製程定義出後續欲形成之源極區域118的位置(可先參見第1E圖)，再透過非等向蝕刻製程蝕刻第一犧牲層130以暴露出源極區域118欲形成的位置。由於利用濕蝕刻劑去除第一犧牲層130並不會產生蝕刻飽和的問題，因此可精準定義出第一犧牲層130的退縮長度，進而精準定義出源極區域118的位置。
請參閱第1E圖。在步驟S15中，以第一犧牲層130為遮罩，形成源極區域118於基板110中，且源極區域118相鄰基體區域116。在一些實施方式中，源極區域118係N型重摻雜區域。具體而言，可對基板110執行N型重摻雜植入，以形成源極區域118於基板110中。當保護層120及第一犧牲層130皆設置於基板110上時，摻雜劑可穿過保護層120植入至基板110中。源極區域118形成於基體區域116與第一犧牲層130於基板110的垂直投影之間，且源極區域118的內側117實質對齊第一犧牲層130的外側壁131。當在步驟S13中未設置有保護層120時，源極區域118同樣可形成於基體區域116與第一犧牲層130於基板110的垂直投影之間，且源極區域118的內側117亦可實質對齊第一犧牲層130的外側壁131。在一些實施方式中，源極區域118的摻雜濃度高於磊晶層114的摻雜濃度。在一些實施方式中，在形成源極區域118時，可在基體區域116上形成硬遮罩層，因此在形成源極區域118時不會影響基體區域116；或者，可在第1B圖中，提升基體區域116的摻雜濃度，因此在形成源極區域118時，可將基體區域116的離子濃度調整至期望的濃度。
請參閱第1F圖。在步驟S16中，執行第二蝕刻製程，以退縮第一犧牲層130的外側壁131至源極區域118的內側117的基板110上，使得第一犧牲層130於基板110的垂直投影未覆蓋源極區域118，即，使第一犧牲層130的外側壁131在基板110的垂直投影與源極區域118的內側117具有距離。具體而言，第二蝕刻製程可例如是等向濕式蝕刻製程，且所使用的濕蝕刻劑可與第一濕式蝕刻製程中的濕蝕刻劑相同。由於濕蝕刻劑實質上不會蝕刻基板110，因此基板110上的摻雜區(例如，基體區域116與源極區域118)不會被損害，因此也降低濕蝕刻劑對半導體裝置的影響。在執行第二蝕刻製程後，第一犧牲層130於基板110的垂直投影與源極區域118的內側117具有距離，且保護層120仍在原位且未被蝕刻。當在步驟S13中未設置有保護層120時，同樣可退縮第一犧牲層130的外側壁131，而使得第一犧牲層130於基板110的垂直投影未覆蓋源極區域118，且第一犧牲層130於基板110的垂直投影與源極區域118之間具有距離。
在一些實施方式中，可透過控制濕式蝕刻製程的時間來精確控制第一犧牲層130的退縮長度。具體而言，執行第二濕式蝕刻製程時，根據第一犧牲層130的外側壁131的退縮程度以控制第二濕式蝕刻製程的時間。由於濕蝕刻劑對特定材料的蝕刻速率是固定的(或可計算的)，因此可根據期望的退縮長度，計算出所需的蝕刻時間。在一些實施方式中，第一犧牲層130的退縮長度大約為200奈米至2000奈米之間。
請參閱第1G圖。在步驟S17中，以第一犧牲層130為遮罩，形成井區域119於基板110中。井區域119相鄰源極區域118，且接觸基體區域116的底部與源極區域118的底部。在一些實施方式中，井區域119可例如是P型輕摻雜區域。具體而言，可對基板110執行P型輕摻雜植入，以形成井區域119於基板110中。當保護層120以及第一犧牲層130皆設置於基板110上時，摻雜劑可穿過保護層120植入至基板110中。井區域119形成於源極區域118與第一犧牲層130於基板110的垂直投影之間，且井區域119的內側119a實質上是對齊第一犧牲層130的外側壁131。當在步驟S13中未設置有保護層120時，井區域119同樣可形成於源極區域118與第一犧牲層130於基板110的垂直投影之間，且井區域119的內側119a實質上是對齊第一犧牲層130的外側壁131。
井區域119可包含通道區域CH，通道區域CH相鄰源極區域118，且通道區域CH的長度L為200奈米至2000奈米。在本實施方式中，是先形成基體區域116與源極區域118，再形成井區域119。因此可藉由精確控制濕式蝕刻製程的時間來逐步控制第一犧牲層130的退縮長度，井區域119的通道區域CH的長度L也得以被精確控制。如此一來，便可將通道區域CH的長度L控制在元件的極限值，亦即通道區域CH的長度L所能夠接受的最短長度。因此，通道區域CH所貢獻的阻抗降低，因而降低半導體元件的整體阻抗。此外，若通道區域CH的長度L為可接受的最短長度，半導體裝置的尺寸也可相應地減小。
井區域119更在垂直方向上包覆基體區域116與源極區域118。井區域119與磊晶層114之間的崩潰電壓(breakdown voltage)比基體區域116與磊晶層114之間的崩潰電壓還高。因此，當井區域119包覆基體區域116與源極區域118的底部時，半導體裝置可承受較高的電壓，而不容易受到損壞。
請參閱第1H圖。在步驟S18中，形成第二犧牲層140於基板110上，並使第二犧牲層140覆蓋基體區域116、源極區域118及井區域119。具體而言，可將介電材料沉積於基板110上，使介電材料完全地覆蓋第一犧牲層130及保護層120，接著再移除多餘的介電材料，使得所形成第二犧牲層140與第一犧牲層130具有實質齊平的頂面。在一些實施方式中，當介電材料是矽-玻璃鍵合結構材料(Silicon On Glass，SOG)時，可透過濕式蝕刻來移除多餘的介電材料，且所選用的濕蝕刻劑可例如是氫氟酸、緩衝氧化物刻蝕液(Buffered Oxide Etch，BOE)或其組合。在另一些實施方式中，當介電材料是二氧化矽時，可透過化學機械平坦化(Chemical Mechanical Planarization，CMP)來移除多餘的介電材料，且在此實施方式中，由於保護層120的材料同樣是二氧化矽，因此保護層120與所形成的第二犧牲層140之間不具有實質上的界面。另一方面，當在步驟S13中未設置有保護層120時，第二犧牲層140則直接接觸基體區域116、源極區域118及井區域119，且第二犧牲層140與第一犧牲層130具有實質齊平的底面。
請參閱第1I圖。在步驟S19中，執行第三蝕刻製程，以去除第一犧牲層130，並接著以第二犧牲層140為遮罩，以形成接面場效電晶體(Junction Field Effect Transistor，JFET)區域150於基板110中。更具體而言，第三蝕刻製程可例如是濕式或乾式蝕刻製程。詳細而言，當第一犧牲層130的材料是氮化矽，且第二犧牲層140及保護層120的材料是二氧化矽時，第三蝕刻製程為濕式蝕刻製程；而當第一犧牲層130的材料是多晶矽，且第二犧牲層140及保護層120的材料是二氧化矽時，第三蝕刻製程為乾式蝕刻製程。為省去遮罩的使用以及提升製程的便利性，第三蝕刻製程較佳為濕式蝕刻製程，且在此實施方式中，濕蝕刻劑可為熱磷酸，且濕式蝕刻製程的蝕刻溫度可介於160℃至180℃之間，在此蝕刻溫度下，第一犧牲層130與第二犧牲層140對於熱磷酸的蝕刻選擇比介於8：1至9：1之間，以確保部分的第一犧牲層130被徹底移除，而第二犧牲層140及保護層120仍在原位且未被移除。在完成此步驟後，部分的保護層120因第一犧牲層130的移除而暴露出來；而當在步驟S13中未設置保護層120時，則是部分的基板110因第一犧牲層130的移除而暴露出來。
接著，第二犧牲層140為遮罩，以形成接面場效電晶體區域150於基板110中。接面場效電晶體區域150相鄰並接觸井區域119，且與井區域119具有實質齊平的底部，並與源極區域118之間具有距離。在一些實施方式中，接面場效電晶體區域150係N型輕摻雜區域。具體而言，可對基板110執行N型輕摻雜植入，以於基板110中形成接面場效電晶體區域150。當保護層120以及第一犧牲層130皆設置於基板110上時，摻雜劑可穿過保護層120植入至基板110中。接面場效電晶體區域150形成於相鄰的兩井區域119之間，且接面場效電晶體區域150的外側151實質上對齊第二犧牲層140的內側壁141。當在步驟S13中未設置有保護層120時，接面場效電晶體區域150同樣可形成於相鄰的兩井區域119之間，且接面場效電晶體區域150的外側151實質上對齊第二犧牲層140的內側壁141。另一方面，通道區域CH便是由源極區域118的內側117延伸至接面場效電晶體區域150的外側151。
整體而言，在本實施方式中，透過精確控制濕式蝕刻製程的時間來逐步控制第一犧牲層130的退縮長度，以依序精準地定義出兩個離子摻雜區域(源極區域118以及井區域119)的形成位置，再透過退縮後的第一犧牲層130來定義出第二犧牲層140的覆蓋區域，並以第二犧牲層140為遮罩進而精準地定義出另一個離子摻雜區域(接面場效電晶體區域150)的形成位置。如此一來，延伸於源極區域118與接面場效電晶體區域150之間的通道區域CH的長度L得以被精確地控制，以藉此降低半導體裝置的阻抗。此外，值得說明的是，在本實施方式中，僅僅透過一次的黃光製程(步驟S14，第1D圖)便可形成三個離子摻雜區域，如此可節省光罩費用以降低成本。
請參閱第1J圖。在步驟S20中，移除第二犧牲層140及保護層120，以暴露基板110及其中的基體區域116、源極區域118、井區域119及接面場效電晶體區域150。在一些實施方式中，可藉由乾式蝕刻、濕式蝕刻或其組合來同時移除第二犧牲層140及保護層120。在一些實施方式中，當第二犧牲層140及保護層120為二氧化矽時，濕蝕刻劑可為氫氟酸。在移除第二犧牲層140及保護層120之後，可對基體區域116、源極區域118、井區域119及接面場效電晶體區域150執行退火製程，以修復基板110的各摻雜區域(基體區域116、源極區域118、井區域119及接面場效電晶體區域150)的晶格缺陷，並使摻雜物擴散到基板110的晶格取代位置，以活化成具有半導體電性的摻雜原子。應瞭解到，當在步驟S13中未設置有保護層120時，此步驟僅移除第二犧牲層140，以暴露基板110及其中的基體區域116、源極區域118及井區域119。
請參閱第1K圖。在步驟S21中，形成介電層160於基板110上，並形成導電層170於介電層160上且覆蓋介電層160。在一些實施方式中，介電層160可包括氧化矽、氮化矽、氮氧化矽、多晶矽、其組合或類似者。在一些實施方式中，導電層170可包含多晶矽、金屬、金屬化合物、其組合或類似者。
請參閱第1L圖。在步驟S22中，圖案化介電層160與導電層170以形成閘極介電層162與閘極層172於基板110上。在一些實施方式中，可先圖案化導電層170以形成閘極層172，再接著以閘極層172為遮罩，圖案化介電層160以形成閘極介電層162。因此，閘極介電層162與閘極層172的側壁可互相對齊。閘極介電層162接觸源極區域118，且閘極介電層162覆蓋在基板110表面的接面場效電晶體區域150及部分的井區域119，亦即，閘極介電層162從一側的源極區域118延伸至另一側的源極區域118。
請參閱第1M圖。在步驟S23中，可在閘極介電層162與閘極層172上形成介電層180。接著，在介電層180中形成源極觸點190。具體而言，可先在閘極介電層162與閘極層172上形成介電層180，使介電層180覆蓋住閘極介電層162、閘極層172與基板110。接著在介電層180中形成開口，並在開口中形成源極觸點190。源極觸點190接觸基體區域116以及源極區域118。另一方面，可在基板110下形成汲極電極。汲極電極可在重度摻雜層112下方並接觸重度摻雜層112。
在完成上述步驟後，所得的半導體裝置可如第1M圖所示，半導體裝置可包括基板110、基體區域116、源極區域118、井區域119、接面場效電晶體區域150、閘極介電層162與閘極層172。基體區域116在基板110中。源極區域118在基板110中且相鄰基體區域116。井區域119在基板110中且包覆基體區域116以及源極區域118。接面場效電晶體區域150相鄰源極區域118且與源極區域118具有距離。閘極介電層162覆蓋接面場效電晶體區域150、部分的井區域119以及部分的源極區域118。閘極層172在閘極介電層162上。在一些實施方式中，半導體裝置更包括介電層180、源極觸點190與汲極電極。介電層180在基板110與閘極層172上。源極觸點190被介電層180包圍，且接觸基體區域116與源極區域118。汲極電極在基板110背對於介電層180的表面。
第2A圖至第2K圖繪示根據本揭露另一些實施方式之半導體裝置的製造方法在各步驟的剖面示意圖。半導體裝置的製造方法包括步驟S31~S44，以下將依序由第2A圖至第2K圖說明各步驟。
請參閱第2A至第2C圖。第2A至第2C圖的步驟S31至步驟S33相同於前述第1A至第1C圖的步驟S11至步驟S13，具體細節請參考前文所述，於此便不再贅述。
請參閱第2D圖。在步驟S34中，執行一次黃光製程及第一蝕刻製程，以圖案化第一犧牲層130，使得第一犧牲層130的內側壁133被蝕刻至位於基體區域116的內側115的基板110上。在第一蝕刻製程之後，第一犧牲層130仍覆蓋基體區域116，且第一犧牲層130的內側壁133於基板110的垂直投影與基體區域116的內側115具有距離。具體而言，第一蝕刻製程可例如是濕式蝕刻製程，且當保護層120及第一犧牲層130皆設置於基板110上時，可使用對第一犧牲層130有高蝕刻選擇比的濕蝕刻劑，亦即，可選擇容易蝕刻第一犧牲層130而不容易蝕刻保護層120與基板110的濕蝕刻劑，以在蝕刻後暴露出部分的保護層120。在執行第一蝕刻製程後，保護層120仍在原位未被蝕刻。當保護層120的材料為二氧化矽，而第一犧牲層130的材料為氮化矽時，濕蝕刻劑可例如是熱磷酸，且在此實施方式中，濕式蝕刻製程的蝕刻溫度可介於160℃至180℃之間，在此蝕刻溫度下，第一犧牲層130與保護層120對於熱磷酸的蝕刻選擇比介於8：1至9：1之間，以確保部分的第一犧牲層130被徹底移除，而保護層120仍在原位且未被移除。由於摻雜區(例如，基體區域116)受到遮罩的覆蓋，因此不會被損害。在另一些實施方式中，當保護層120的材料為二氧化矽，第一犧牲層130的材料為多晶矽時，第一蝕刻製程則可例如是乾式蝕刻製程。
另一方面，當在步驟S33中未設置有保護層120時，同樣可使用對第一犧牲層130有高蝕刻選擇比的濕蝕刻劑，亦即，可選擇容易蝕刻第一犧牲層130而不容易蝕刻基板110的濕蝕刻劑以蝕刻第一犧牲層130，進而暴露出下方的基板110，其中第一犧牲層130仍覆蓋基體區域116，且第一犧牲層130的內側壁133於基板110的垂直投影與基體區域116的內側115具有距離。在一些實施方式中，當第一犧牲層130為二氧化矽時，濕蝕刻劑可為氫氟酸，當第一犧牲層130為氮化矽時，濕蝕刻劑可為熱磷酸。
整體而言，在步驟S34中，先透過黃光製程定義出後續欲形成之接面場效電晶體區域150的位置(可先參見第2E圖)，再透過非等向蝕刻製程蝕刻第一犧牲層130以暴露出接面場效電晶體區域150欲形成的位置。由於利用濕蝕刻劑去除第一犧牲層130並不會產生蝕刻飽和的問題，故可精準定義出第一犧牲層130的掏空長度，進而精準定義出接面場效電晶體區域150的位置。
請參閱第2E圖。在步驟S35中，以第一犧牲層130為遮罩，以形成接面場效電晶體區域150於基板110中，且接面場效電晶體區域150相鄰基體區域116，與基體區域116的內側115具有距離。在一些實施方式中，接面場效電晶體區域150係N型輕摻雜區域。具體而言，可對基板110執行N型輕摻雜植入，以於基板110中形成接面場效電晶體區域150。當保護層120以及第一犧牲層130皆設置於基板110上時，摻雜劑可穿過保護層120植入至基板110中。接面場效電晶體區域150形成於相鄰的兩基體區域116之間，且接面場效電晶體區域150的外側151實質上對齊第一犧牲層130的內側壁133。當在步驟S33中未設置有保護層120時，接面場效電晶體區域150同樣可形成於相鄰的兩基體區域116之間，且接面場效電晶體區域150的外側151實質上對齊第一犧牲層130的內側壁133。
請參閱第2F圖。在步驟S36中，形成第二犧牲層140於基板110上，並使第二犧牲層140覆蓋接面場效電晶體區域150。具體而言，可將介電材料沉積於基板110上，使介電材料完全地覆蓋第一犧牲層130及保護層120，接著再移除多餘的介電材料，使所形成第二犧牲層140與第一犧牲層130具有實質齊平的頂面。在一些實施方式中，當介電材料是矽-玻璃鍵合結構材料(SOG)時，可透過濕式蝕刻來移除多餘的介電材料，且所選用的濕蝕刻劑可例如是氫氟酸、緩衝氧化物刻蝕液(Buffered Oxide Etch，BOE)或其組合。在另一些實施方式中，當介電材料是二氧化矽時，可透過化學機械平坦化(CMP)來移除多餘的介電材料，且在此實施方式中，由於保護層120的材料同樣是二氧化矽，因此保護層120與所形成的第二犧牲層140之間不具有實質上的界面。另一方面，當在步驟S33中未設置有保護層120時，第二犧牲層140則直接接觸接面場效電晶體區域150，且第二犧牲層140與第一犧牲層130具有實質齊平的底面。
請參閱第2G圖。在步驟S37中，執行第二蝕刻製程，以去除第一犧牲層130。具體而言，第二蝕刻製程可例如是濕式或乾式蝕刻製程。詳細而言，當第一犧牲層130的材料是氮化矽，且第二犧牲層140及保護層120的材料是二氧化矽時，第二蝕刻製程為濕式蝕刻製程；而當第一犧牲層130的材料是多晶矽，且第二犧牲層140及保護層120的材料是二氧化矽時，第二蝕刻製程為乾式蝕刻製程。為省去遮罩的使用以及提升製程的便利性，第二蝕刻製程較佳為濕式蝕刻製程，且在此實施方式中，濕蝕刻劑可為熱磷酸，且濕式蝕刻製程的蝕刻溫度可介於160℃至180℃之間，在此蝕刻溫度下，第一犧牲層130與第二犧牲層140對於熱磷酸的蝕刻選擇比介於8：1至9：1之間，以確保部分的第一犧牲層130被徹底移除，而第二犧牲層140及保護層120仍在原位且未被移除。在完成此步驟後，部分的保護層120因第一犧牲層130的移除而暴露出來；而當在步驟S33中未設置保護層120時，則是部分的基板110(包含基體區域116)因第一犧牲層130的移除而暴露出來。在去除第一犧牲層130後，第二犧牲層140於基板110的垂直投影完全重疊於接面場效電晶體區域150。
請參閱第2H圖。在步驟S38中，以第二犧牲層140為遮罩，形成井區域119於基板110中，井區域119相鄰基體區域116，且接觸基體區域116的底部。在一些實施方式中，井區域119可例如是P型輕摻雜區域。具體而言，可對基板110執行P型輕摻雜植入，以形成井區域119於基板110中。當保護層120及第二犧牲層140皆設置於基板110上時，摻雜劑可穿過保護層120植入至基板110中。井區域119形成於基體區域116與第二犧牲層140於基板110的垂直投影之間，且井區域119的內側119a實質上是對齊第二犧牲層140的外側壁143。當在步驟S33中未設置有保護層120時，井區域119同樣可形成於基體區域116與第二犧牲層140於基板110的垂直投影之間，且井區域119的內側119a實質上是對齊第二犧牲層140的外側壁143。在一些實施方式中，在形成井區域119時，可在基體區域116上形成硬遮罩層，因此在形成井區域119時不會影響基體區域116；或者，可在第2B圖中，降低基體區域116的摻雜濃度，因此在形成井區域119時，可將基體區域116的離子濃度提升至期望的濃度。
請參閱第2I圖。在步驟S39中，外擴第二犧牲層140，使第二犧牲層140的外側壁143位於接面場效電晶體區域150的外側151及基體區域116的內側115的基板110上，亦即，使第二犧牲層140的外側壁143在基板110的垂直投影與接面場效電晶體區域150的外側151及基體區域116的內側115各自具有距離，以定義出後續欲形成之源極區域118的邊界(可先參見第2J圖)。具體而言，可先沉積介電材料於基板110上，使介電材料覆蓋第二犧牲層140之後，再移除(退縮)多餘的介電材料，以使作為遮罩的第二犧牲層140因介電材料的沉積而外擴(亦即，遮罩的長度L1增加)。在一些實施方式中，當所沉積的介電材料與第二犧牲層140的材料相同時，可執行等向濕式蝕刻製程以退縮介電材料，進而定義出源極區域118的位置。在一些實施方式中，可透過控制濕式蝕刻製程的時間來精確控制介電材料的退縮長度。具體而言，執行濕式蝕刻製程時，根據介電材料的外側壁的退縮程度以控制濕式蝕刻製程的時間。由於濕蝕刻劑對特定材料的蝕刻速率是固定的(或可計算的)，故可根據期望的退縮長度，計算出所需的蝕刻時間。當介電材料與第二犧牲層140的材料皆為二氧化矽時，濕蝕刻劑可為氫氟酸。此外，當保護層120及第二犧牲層140皆設置於基板110上時，為避免保護層120同時受到蝕刻，保護層120的材料可不同於第二犧牲層140(例如，保護層120的材料可為二氧化矽(SiO 2)、氮化矽(SiN)、多晶矽(Poly silicon))。在另一些實施方式中，當所沉積的介電材料為多晶矽時，可透過對介電材料執行氧化製程，使較外側的介電材料因受到氧化而被移除，進而介電材料以定義出源極區域118的位置。在完成步驟S39後，外擴後之第二犧牲層140的外側壁143即為後續欲形成之源極區域118的邊界位置。
請參閱第2J圖。在步驟S40中，以第二犧牲層140為遮罩，形成源極區域118於基板110中，源極區域118相鄰且接觸基體區域116，且井區域119相鄰源極區域118，並接觸基體區域116的底部以及源極區域118的底部。在一些實施方式中，源極區域118係N型重摻雜區域。具體而言，可對基板110執行N型重摻雜植入，以形成源極區域118於基板110中。當保護層120及第二犧牲層140皆設置於基板110上時，摻雜劑可穿過保護層120植入至基板110中。源極區域118形成於基體區域116與第二犧牲層140於基板110的垂直投影之間，且源極區域118的內側117實質對齊第二犧牲層140的外側壁143，並與接面場效電晶體區域150的外側151具有距離。當在步驟S33中未設置有保護層120時，源極區域118同樣可形成於基體區域116與第二犧牲層140於基板110的垂直投影之間，且源極區域118的內側117實質對齊第二犧牲層140的外側壁143。在一些實施方式中，源極區域118的摻雜濃度高於磊晶層114的摻雜濃度。在一些實施方式中，在形成源極區域118時，可在基體區域116上形成硬遮罩層，因此在形成源極區域118時不會影響基體區域116；或者，可在第1B圖中，提升基體區域116的摻雜濃度，因此在形成源極區域118時，可將基體區域116的離子濃度調整至期望的濃度。在形成源極區域118之後，便得到由源極區域118的內側117延伸至接面場效電晶體區域150的外側151的通道區域CH，且通道區域CH的長度L為200奈米至2000奈米。
整體而言，在本實施方式中，是依序形成基體區域116、接面場效電晶體區域150、井區域119及源極區域118。詳細而言，透過一次的黃光製程及蝕刻製程來精準定義出第一犧牲層130的覆蓋區域，進而定義出一個離子摻雜區域(接面場效電晶體區域150)的形成位置，再透過第一犧牲層130來定義出第二犧牲層140的覆蓋區域，並以第二犧牲層140為遮罩進而精準定義出另一個離子摻雜區域(井區域119)的形成位置，最後再透過外擴第二犧牲層140來定義出又一個離子摻雜區域(源極區域118)的形成位置。如此一來，便可將延伸於源極區域118與接面場效電晶體區域150之間的通道區域CH的長度L控制在元件的極限值，亦即通道區域CH的長度L所能夠接受的最短長度。因此，通道區域CH所貢獻的阻抗降低，因而降低半導體元件的整體阻抗。另一方面，若通道區域CH的長度L為可接受的最短長度，半導體裝置的尺寸也可相應地減小。同樣地，在本實施方式中，僅透過一次的黃光製程(步驟S34，第2D圖)便可形成三個離子摻雜區域，如此可節省光罩費用以降低成本。
請參閱第2K圖。在步驟S41中，移除第二犧牲層140及保護層120，以暴露基板110及其中的基體區域116、源極區域118、井區域119及接面場效電晶體區域150。在一些實施方式中，可藉由乾式蝕刻、濕式蝕刻或其組合來同時移除第二犧牲層140及保護層120。在一些實施方式中，當第二犧牲層140及保護層120為二氧化矽時，濕蝕刻劑可為氫氟酸。在移除第二犧牲層140及保護層120之後，可對基體區域116、源極區域118、井區域119及接面場效電晶體區域150執行退火製程，以修復基板110的各摻雜區域(基體區域116、源極區域118、井區域119及接面場效電晶體區域150)的晶格缺陷，並使摻雜物擴散到基板110的晶格取代位置，以活化成具有半導體電性的摻雜原子。應瞭解到，當在步驟S33中未設置有保護層120時，此步驟僅移除第二犧牲層140，以暴露基板110及其中的基體區域116、源極區域118及井區域119。
接下來的步驟S42至步驟S44相同於前述第1K至第1M圖的步驟S21至步驟S23，具體細節請參考前文所述，於此便不再贅述。在完成上述步驟後，所得的半導體裝置可如第1M圖所示。
綜上所述，本揭露的一些實施方式可用於降低半導體裝置(例如，電晶體)的阻抗。具體而言，可透過至少一層犧牲層搭配濕式蝕刻製程的時間控制來精確定地義出半導體裝置之通道長度的極限值，進而降低半導體裝置的阻抗，並減小半導體裝置的尺寸。此外，透過僅一次的黃光製程來精準定義出三個離子摻雜區域的位置，還可節省光罩費用以降低成本。另外，本揭露的半導體裝置的製造方法可依製程需求依序形成源極區域、井區域及接面場效電晶體區域，或者依序形成接面場效電晶體區域、井區域及源極區域，提供製程設計上的彈性。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
110:基板 112:重度摻雜層 114:磊晶層 115:內側 116:基體區域 117:內側 118:源極區域 119:井區域 119a:內側 120:保護層 130:第一犧牲層 131:外側壁 133:內側壁 140:第二犧牲層 141:內側壁 143:外側壁 150:接面場效電晶體區域 151:外側 160:介電層 162:閘極介電層 170:導電層 172:閘極層 180:介電層 190:源極觸點 PR:光阻層 CH:通道區域 H2,H3:厚度 L,L1:長度 S11~S23,S31~S44:步驟
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1A圖至第1M圖繪示根據本揭露一些實施方式之半導體裝置的製造方法在各步驟的剖面示意圖；以及 第2A圖至第2K圖繪示根據本揭露另一些實施方式之半導體裝置的製造方法在各步驟的剖面示意圖。
110:基板
112:重度摻雜層
114:磊晶層
116:基體區域
118:源極區域
119:井區域
150:接面場效電晶體區域
162:閘極介電層
172:閘極層
180:介電層
190:源極觸點
S23:步驟

Claims (10)

  1. 一種半導體裝置的製造方法，包括：形成一基體區域於一基板中；形成一第一犧牲層於該基板上，並覆蓋該基體區域；執行一黃光製程及一第一蝕刻製程，以圖案化該第一犧牲層，使得該第一犧牲層的一外側壁在該基板的垂直投影與該基體區域的一內側具有距離；以該第一犧牲層為遮罩，形成一源極區域於該基板中，該源極區域相鄰該基體區域；執行一第二蝕刻製程，以退縮該第一犧牲層，使該第一犧牲層的該外側壁在該基板的垂直投影與該源極區域的一內側具有距離；以該第一犧牲層為遮罩，形成一井區域於該基板中，該井區域相鄰該源極區域，且接觸該基體區域的一底部與該源極區域的一底部；形成一第二犧牲層於該基板上，並覆蓋該基體區域、該源極區域及該井區域；執行一第三蝕刻製程，以去除該第一犧牲層；以該第二犧牲層為遮罩，形成一接面場效電晶體區域於該基板中；以及移除該第二犧牲層。
  2. 如請求項1所述的半導體裝置的製造方法，其中執行該第二蝕刻製程時，透過第二蝕刻製程的時 間控制該第一犧牲層的退縮程度。
  3. 如請求項1或2所述的半導體裝置的製造方法，其中該第三蝕刻製程係濕式蝕刻製程，且在該第三蝕刻製程的蝕刻溫度下，該第一犧牲層與該第二犧牲層對於一蝕刻液的蝕刻選擇比介於8：1至9：1之間。
  4. 一種半導體裝置的製造方法，包括：形成一基體區域於一基板中；形成一第一犧牲層於該基板上，並覆蓋該基體區域；執行一黃光製程及一第一蝕刻製程，以圖案化該第一犧牲層，使得該第一犧牲層的一內側壁在該基板的垂直投影與該基體區域的一內側具有距離；以該第一犧牲層為遮罩，形成一接面場效電晶體區域於該基板中；形成一第二犧牲層於該基板上，並覆蓋該接面場效電晶體區域；執行一第二蝕刻製程，以去除該第一犧牲層；以該第二犧牲層為遮罩，形成一井區域於該基板中，該井區域相鄰該基體區域，且接觸該基體區域的一底部；外擴該第二犧牲層，使該第二犧牲層的一外側壁在該基板的垂直投影與該接面場效電晶體區域的一外側具有距離；以該第二犧牲層為遮罩，形成一源極區域於該基板中，該 井區域相鄰該源極區域，且接觸該基體區域的一底部與該源極區域的一底部；以及移除該第二犧牲層。
  5. 如請求項4所述的半導體裝置的製造方法，其中外擴該第二犧牲層包括：沉積一介電材料於該基板上，使該介電材料覆蓋該第二犧牲層，其中該介電材料與該第二犧牲層的材料相同；以及執行一等向蝕刻製程以退縮該介電材料，以定義出該源極區域的位置。
  6. 如請求項4或5所述的半導體裝置的製造方法，其中外擴該第二犧牲層包括：沉積一介電材料於該基板上，使該介電材料覆蓋該第二犧牲層，其中該介電材料包括多晶矽；以及執行一氧化製程以退縮該介電材料，以定義出該源極區域的位置。
  7. 一種半導體裝置的製造方法，包括：形成一基體區域於一基板中；形成一保護層於該基板上，並覆蓋該基體區域；形成一第一犧牲層及一第二犧牲層於該基板上，並覆蓋該保護層； 形成一源極區域、一井區域及一接面場效電晶體區域於該基板中，其中：該源極區域、該井區域及該接面場效電晶體區域係透過一黃光製程及多個蝕刻製程依序形成，該源極區域及該井區域係利用圖案化後的該第一犧牲層形成，且該接面場效電晶體區域係利用該第二犧牲層形成，或者該接面場效電晶體區域、該井區域及該源極區域係依序形成，該接面場效電晶體區域係利用圖案化後的該第一犧牲層形成，且該井區域及該源極區域係利用該第二犧牲層形成。
  8. 如請求項7所述的半導體裝置的製造方法，其中該保護層的材料與該第一犧牲層的材料不同。
  9. 如請求項7或8所述的半導體裝置的製造方法，其中該保護層的材料與該第二犧牲層的材料相同。
  10. 如請求項7至8任一項所述的半導體裝置的製造方法，其中形成該接面場效電晶體區域時，一摻雜劑穿過該保護層植入至該基板中。
TW111128674A 2022-07-29 2022-07-29 半導體裝置的製造方法 TWI818652B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111128674A TWI818652B (zh) 2022-07-29 2022-07-29 半導體裝置的製造方法
CN202211073704.2A CN117524872A (zh) 2022-07-29 2022-09-02 半导体装置的制造方法
US18/360,843 US20240038874A1 (en) 2022-07-29 2023-07-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111128674A TWI818652B (zh) 2022-07-29 2022-07-29 半導體裝置的製造方法

Publications (2)

Publication Number Publication Date
TWI818652B true TWI818652B (zh) 2023-10-11
TW202405888A TW202405888A (zh) 2024-02-01

Family

ID=89664863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128674A TWI818652B (zh) 2022-07-29 2022-07-29 半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US20240038874A1 (zh)
CN (1) CN117524872A (zh)
TW (1) TWI818652B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200931A1 (en) * 2009-02-10 2010-08-12 General Electric Company Mosfet devices and methods of making
US20150287817A1 (en) * 2012-09-24 2015-10-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
TWI536575B (zh) * 2013-08-08 2016-06-01 克立公司 垂直式功率電晶體裝置
US20180323299A1 (en) * 2015-11-12 2018-11-08 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same
TW201924060A (zh) * 2017-10-10 2019-06-16 美商格芯（美國）集成電路科技有限公司 具有減小的橫向電場之電晶體元件
US20200259012A1 (en) * 2019-02-13 2020-08-13 LogiSIC Device Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
US20220238674A1 (en) * 2021-01-22 2022-07-28 Applied Materials, Inc. Methods for forming planar metal-oxide-semiconductor field-effect transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200931A1 (en) * 2009-02-10 2010-08-12 General Electric Company Mosfet devices and methods of making
US20150287817A1 (en) * 2012-09-24 2015-10-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
TWI536575B (zh) * 2013-08-08 2016-06-01 克立公司 垂直式功率電晶體裝置
US20180323299A1 (en) * 2015-11-12 2018-11-08 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same
TW201924060A (zh) * 2017-10-10 2019-06-16 美商格芯（美國）集成電路科技有限公司 具有減小的橫向電場之電晶體元件
US20200259012A1 (en) * 2019-02-13 2020-08-13 LogiSIC Device Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
US20220238674A1 (en) * 2021-01-22 2022-07-28 Applied Materials, Inc. Methods for forming planar metal-oxide-semiconductor field-effect transistors

Also Published As

Publication number Publication date
TW202405888A (zh) 2024-02-01
US20240038874A1 (en) 2024-02-01
CN117524872A (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US6593197B2 (en) Sidewall spacer based fet alignment technology
CN114242596A (zh) 一种mosfet器件及其制造方法
KR100845103B1 (ko) 반도체소자의 제조방법
KR100895943B1 (ko) 반도체 고전압 소자 제조 방법
TWI818652B (zh) 半導體裝置的製造方法
US20030124804A1 (en) Method for fabricating a semiconductor device
US6566215B1 (en) Method of fabricating short channel MOS transistors with source/drain extensions
KR100771152B1 (ko) 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법
CN111883537B (zh) 嵌入式镜像位sonos存储器的工艺方法
TWI833266B (zh) 半導體裝置與其製造方法
US6492210B2 (en) Method for fully self-aligned FET technology
KR101060713B1 (ko) 반도체 소자의 제조 방법
TWM633748U (zh) 半導體裝置
KR20020055147A (ko) 반도체 소자의 제조방법
KR101004482B1 (ko) 반도체 소자의 형성 방법
KR20020001021A (ko) 고상 에피택시를 사용한 반도체 직접회로의 트렌치소자분리 방법
KR100880838B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20000003478A (ko) 반도체소자의 모스펫(mosfet) 제조방법
KR100313505B1 (ko) 반도체 메모리 제조방법
KR100732305B1 (ko) 디램 셀 및 그 제조 방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR100597084B1 (ko) 반도체 소자의 트랜지스터제조방법
KR100606952B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100654558B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법
JP2007528123A (ja) 高さが異なる隆起したドレインおよびソース領域を有するトランジスタを形成するための先進技術